JP3984746B2 - 警報検出回路 - Google Patents
警報検出回路 Download PDFInfo
- Publication number
- JP3984746B2 JP3984746B2 JP04324499A JP4324499A JP3984746B2 JP 3984746 B2 JP3984746 B2 JP 3984746B2 JP 04324499 A JP04324499 A JP 04324499A JP 4324499 A JP4324499 A JP 4324499A JP 3984746 B2 JP3984746 B2 JP 3984746B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- value
- flip
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、警報検出回路、特にデジタル伝送システムにおけるAIS(Alarm Indication Signal:警報表示信号)検出回路に関する。
【0002】
【従来の技術】
デジタル伝送システムにおいて、入力信号がm(予め定めた正の整数)ビット以上連続して「1」の場合には、これをエラーとしてAIS検出するAIS検出回路(以下警報検出回路という)を使用する。
【0003】
斯る目的、特にmビット中nビットの誤りを許容する警報検出回路の従来例は、例えば特開平3―277029号公報に開示されている。即ち、図3のブロック図に示す如く、mビットのシフトレジスタ101、アップダウンカウンタ102及びRSフリップフロップ103より構成される。シフトレジスタ101とアップダウンカウンタ102には、共にデータ(DATA)とクロック(CLK)が入力される。シフトレジスタ101の出力は、アップダウンカウンタ102に入力され、アップダウンカウンタ102の出力は、RSフリップフロップ103のR(リセット)及びS(セット)入力端に入力される。RSフリップフロップ103の出力端からAIS、即ち警報検出出力信号を出力する。
【0004】
mビットのシフトレジスタ101は、入力信号データを入力クロックでシフトする。アップダウンカウンタ102は、シフトレジスタ101の入力が「0」の場合には、カウント値を1つ加算する。他方、シフトレジスタ101の出力が「0」の場合には、カウント値を1つ減算する。更に、アップダウンカウンタ102は、カウント値がnのときセット信号を、カウント値が(n+1)の場合にリセット信号をRSフリップフロップ103のセット(S)入力及びリセット(R)入力端に出力する。RSフリップフロップ103は、アップダウンカウンタ102からのセット信号により出力を「1」とし、リセット信号により出力を「0」とする。また、セット信号及びリセット信号のどちらも出力されていない場合には、前の状態を保持する。
【0005】
次に、図3の警報検出回路の動作を説明する。初めに、シフトレジスタ101の全ての値を「0」に、アップダウンカウンタ102のカウント値をmに、RSフリップフロップ103の出力は「0」に設定する。入力信号データが「0」の場合、上述の如くアップダウンカウンタ102のカウント値を1つ加算し、シフトレジスタ101の出力値が「0」の場合には、アップダウンカウンタ102のカウント値を1つ減算する。つまり、アップダウンカウンタ102のカウント値は、常にシフトレジスタ101に保持されているデータに含まれる「0」の数を表していることとなる。アップダウンカウンタ102の出力は、RSフリップフロップ103に接続されており、カウント値がnの場合はセット、カウント値が(n+1)の場合はリセットを出力する。RSフリップフロップ103の出力が「1」であれば、AIS検出、「0」であればAIS非検出となる。
【0006】
図3の構成で、AIS検出条件が、入力信号データが512ビット以上連続して「1」の場合とし、512ビット中2ビットの誤りを許容するAIS検出回路を実現するには、D型フリップフロップが521個と、そのゲートが必要となる。D型フリップフロップの内訳は、シフトレジスタ101で512個、アップダウンカウンタで9個である。
【0007】
【発明が解決しようとする課題】
上述した従来の警報検出回路では、AIS検出条件における「入力データ中の「1」の連続ビット数」(上述したmビット)分のシフトレジスタを用いている。この為に、検出条件の「入力データ中の「1」の連続ビット数」が大きな警報検出回路では、その回路規模が大きくなるという問題があった。
【0008】
従って、本発明の目的は、小回路規模で構成可能な警報検出回路を提供することである。
【0009】
【課題を解決するための手段】
前述の課題を解決するため、本発明による警報検出回路は、次のような特徴的な構成を採用している。
【0010】
(1)入力信号データがmビット連続して「1」であるとき警報を検出し、但しmビット中nビット(m>n)の誤りを許容する警報検出回路において、
前期入力信号データ及び入力クロックを受け、前記入力信号データ中の連続する「1」期間中の前記入力クロック数を計数し、前記入力信号データが「0」のとき初期化するカウンタと、
該カウンタの出力側に接続され、各々前記入力信号データの反転信号でイネーブルされ、前記カウンタの計数値又は前段の値を保持する多段のシフトレジスタと、
前記カウンタの計数値及び前記シフトレジスタの各段の出力の総和を演算する加算器と、
該加算器の出力を設定値(m―n)と比較する比較器とを備える警報検出回路。
【0011】
(2)前記比較器の出力側に接続され、前記入力クロックにより前記比較器の出力をリタイミングするフリップフロップを含む上記(1)の警報検出回路。
【0012】
(3)前記カウンタ及び前記シフトレジスタは、D型フリップフロップにより構成される上記(1)の警報検出回路。
【0013】
(4)前記警報は、デジタル伝送信号のAIS(Alarm Indication Signal)である上記(1)、(2)、又は(3)の警報検出回路。
【0014】
【発明の実施の形態】
以下、本発明による警報検出回路の好適実施形態例を添付図1及び図2を参照して詳細に説明する。
【0015】
図1は、本発明による警報検出回路の好適実施形態例のブロック図である。ここで、AIS(警報)の検出条件は、入力信号データがmビット以上連続して「1」の場合とし、mビット中nビットの誤りを許容するものとする。
【0016】
図1の警報検出回路は、カウンタ1、シフトレジスタ2、加算器3、比較器4、フリップフロップ5及びインバータ回路6により構成される。シフトレジスタ2は、n個のフリップフロップ21〜2nの直列(縦続)回路で構成される。加算器3も、縦続接続されたn個の加算器31〜3nで構成される。
【0017】
ここで、カウンタ1は、Kビットの2進カウンタである。ここで、K=log2(m−n)で与えられる。このとき、Kは小数点以下を切り上げて整数にする。カウンタ1は、入力信号データが「1」のときに入力クロック(CLK)によりカウント値を1つ加算する。また、入力信号データが「0」のときには、カウント値に「0」を読み込む。具体的には、入力信号データをイネーブル入力ENと、ロード入力LDに接続する。更に、カウント値が最大値2K−1になった場合、出力Qは値を保持する。
【0018】
シフトレジスタ2は、上述の如く、n段で信号幅Kビットシフトレジスタである。入力信号データが「0」のときに、カウンタ1の出力又は前段のフリップフロップの出力値を保持する。具体的には、入力信号データをインバータ6で反転した信号を、シフトレジスタ2を構成するフリップフロップ群21〜2nのイネーブル入力ENに接続する。
【0019】
加算器3は、カウンタ1の出力及びシフトレジスタ2の各段出力の総和を演算し、比較器4に出力する。比較器4は、加算器3の出力値と設定値(m−n)を比較する。加算器3の出力が設定値(m−n)以上の場合には、比較器4は「1」を出力し、加算器3の出力が設定値(m−n)未満の場合には「0」を出力する。また、この比較器4の出力を入力とするフリップフロップ5は、比較器4の出力をクロックCLKでリタイミングして、出力信号AISを出力する。
【0020】
次に、図1の警報検出回路の動作を説明する。ここで、AIS検出条件は、入力信号データが512ビット以上連続して「1」の場合とし、512ビット中2ビットの誤りを許容するものとする。図2は、このAIS検出条件の場合の本発明による警報検出回路具体例であり、図2(A)はブロック図を、図2(B)は図2(A)の各部分の動作を説明するタイミングチャートである。
【0021】
初期状態として、カウンタ1及びシフトレジスタ2の出力が全て「0」であるとし、比較器4の設定(基準)値は、m−n=512−2=510とする。図2(B)の時刻t1で、入力信号データとして「1」が入力される。カウンタ1は、入力クロックCLKにより、カウンタ値が1つ加算され、出力Qの値は1となる。シフトレジスタを構成するフリップフロップ21及び22は、動作が禁止されている為に出力Qの値は変化せず「0」のままである。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップ21、22の総和を出力値として1を出力する。そこで、比較器4は、加算器3の出力値1と設定値510を比較し、加算器3の出力が設定値未満である為に「0」を出力する。フリップフロップ5は、比較器4の出力を入力クロックCLKでリタイミングして「0」を出力する。
【0022】
次に、時刻t2では、入力信号データに「1」が入力され、カウンタ1は、入力クロックCLKによりカウンタ値が1つ加算され、その出力Qの値は2となる。シフトレジスタ2を構成するフリップフロップ21、22は、動作が禁止されている為に出力Qの値は変化せず「0」のままである。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップの出力値の総和を演算して2を出力する。比較器4は、加算器3の出力値2と設定値510とを比較する。加算器3の出力が設定値510未満である為に「0」を出力する。また、フリップフロップ5は、比較器4の出力を入力クロックCLKでリタイミングして「0」を出力する。
【0023】
時刻t3では、入力信号データ「0」が入力され、カウンタ1は入力クロックCLKにより、カウンタ値に「0」が読み込まれる。シフトレジスタ2を構成するフリップフロップ21は、入力クロックCLKによりカウンタ1の出力を保持して3を出力する。フリップフロップ22は、入力クロックCLKにより、フリップフロップ21の出力を保持し、「0」を出力する。加算器3は、カウンタ1の出力値1とシフトレジスタ2を構成する各フリップフロップ21、22の出力値の総和を演算し、3を出力する。比較器4は、加算器3の出力値「3」と設定値510を比較し、加算器3の出力が設定値未満である為に「0」を出力する。フリップフロップ5は、比較器4の出力を入力クロックCLKでリタイミングして「0」を出力する。
【0024】
次に、上述した時刻t3より十分後の時刻t4では、入力信号データに「1」が入力され、カウンタ1は入力クロックCLKにより、カウンタ値が1つ加算され、出力値は506となる。シフトレジスタ2を構成するフリップフロップ21は動作が禁止されている為に、出力Qの値は変化せず「1」のままであり、フリップフロップ22も、動作が禁止されている為に出力Qの値は変化せず「3」のままである。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップ21、22の出力値の総和を演算し、510を出力する。そこで、比較器4は、加算器3の出力値510と設定値510を比較し、加算器3の出力が設定値以上(この場合には等しい)であるので、「1」を出力する。フリップフロップ5は比較器4の出力を入力クロックCLKでリタイミングして「0」を出力する。
【0025】
時刻t5では、入力信号データに「1」が入力され、カウンタ1は入力クロックCLKにより、カウンタ値が1加算され、出力Qの値は507となる。シフトレジスタ2を構成するフリップフロップ21は動作が禁止されているので、出力Qの値は変化せず「1」のままである。また、フリップフロップ22も動作が禁止されている為に、出力Qの値は変化せず「3」のままである。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップ21、22の出力値の総和を演算し、511を出力する。比較器4は、加算器3の出力値511と設定値510を比較し、加算器3の出力が設定値以上であるので「1」を出力する。フリップフロップ5は比較器4の出力を入力クロックCLKでリタイミングして「1」を出力する。
【0026】
時刻t6では、入力信号データに「1」が入力されるが、カウンタ1のカウンタ値は最大値である512となる為に、出力Qの値は511のままである。シフトレジスタ2を構成するフリップフロップ21は動作が禁止されている為に出力Qの値は変化せず「1」のままである。また、フリップフロップ22も動作が禁止されている為に出力Qの値は変化せず、「3」のままである。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップ21、22の出力値の総和を演算して516を出力する。比較器4は、加算器3の出力値516と設定値510を比較し、加算器3の出力が設定値以上であるので「1」を出力する。フリップフロップ5は、比較器4の出力を入力クロックCLKでリタイミングして「1」を出力する。
【0027】
時刻t7では、入力信号データに「0」が入力され、カウンタ1は入力クロックCLKにより、カウンタ値に「0」が読み込まれる。シフトレジスタ2を構成するフリップフロップ21は、入力クロックCLKによりカウンタ1の出力を保持し、「0」を出力する。、フリップフロップ22は、入力クロックCLKによりフリップフロップ21の出力を保持し、「0」を出力する。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップ21、22の出力値の総和を演算し、「0」を出力する。比較器4は、加算器3の出力値0と設定値510を比較し、加算器3の出力が設定値未満である為に「0」を出力する。フリップフロップ5は比較器4の出力を入力クロックCLKでリタイミングして「1」を出力する。
【0028】
時刻t8では、入力信号データに「1」が入力され、カウンタ1は入力クロックCLKによりカウンタ値が1つ加算されて、出力Qの値は1となる。シフトレジスタ2を構成するフリップフロップ21は動作が禁止されている為に出力Qの値は変化せず「0」のままである。また、フリップフロップ22も動作が禁止されている為に出力Qの値は変化せず「0」のままである。加算器3は、カウンタ1の出力値とシフトレジスタ2を構成する各フリップフロップ21、22の出力値の総和を演算し、1を出力する。比較器4は、加算器3の出力値1と設定値510を比較し、加算器3の出力が設定値未満である為に「0」を出力する。フリップフロップ5は比較器4の出力を入力クロックCLKでリタイミングして「0」を出力する。
【0029】
ここで、図2(A)の警報検出回路は、28個のD型フリップフロップとその他のゲートで実現可能である。このD型フリップフロップの内訳は、カウンタ1に9個、シフトレジスタ2に18個、フリップフロップ5に1個である。
【0030】
以上、本発明による警報(AIS)検出回路の好適実施形態例を詳述した。しかし、本発明は斯る特定例のみに限定されるべきではなく、特定用途に応じて、本発明の要旨を逸脱することなく種々の変形変更が可能であること、当業者には容易に理解できよう。
【0031】
例えば、上述した好適実施形態例では、AIS検出条件として、入力信号データが512ビット以上連続して「1」の場合とし、512ビット中2ビットの誤りを許容するものとした。しかし、「1」の連続数及び許容する誤り数は、この例に何ら限定されるべきでなく自由に設定可能である。また、上述した好適実施形態例において、シフトレジスタ2を構成するフリップフロップ21、22等はイネーブル(EN)入力として、入力信号データを入力クロックCLKの論理積(AND)をとり、入力信号データが「0」のときのみクロックパルスを発生させ、そのクロックによりフリップフロップを動作させるように回路構成を変更してもよい。また、カウンタ1に「0」を読み込ませる回路は、カウンタ1をリセットする回路構成に変更してもよい。更にまた、比較器4を使用する代わりに加算器3のキャリー信号や上位桁の信号を用いて回路を構成してもよい。また、VHDL(VHSCI Hardware Description Language)等の記述言語を使用しても同様回路が構成可能である。
【0032】
【発明の効果】
上述の説明から理解される如く、本発明の警報検出回路によると、極めて少数の回路素子により、小規模で実現可能である。即ち、同一のAIS検出条件を満す為に、従来技術では521個のD型フリップフロップを必要としたが、本発明の実施形態によると僅か28個を必要とするのみであり、従来技術の約5.4%という小規模である。
【図面の簡単な説明】
【図1】本発明による警報検出回路の好適実施形態例のブロック図である。
【図2】図1の警報検出回路の原理を用いる特定AIS検出を行う場合の具体例を示し、(A)は構成図、(B)は動作タイミングチャートである。
【図3】従来のAIS検出回路のブロック図である。
【符号の説明】
1 カウンタ
2 シフトレジスタ
3 加算器
4 比較器
5、21−2n フリップフロップ
Claims (4)
- 入力信号データがmビット連続して「1」であるとき警報を検出し、但しmビット中nビット(m>n)の誤りを許容する警報検出回路において、
前期入力信号データ及び入力クロックを受け、前記入力信号データ中の連続する「1」期間中の前記入力クロック数を計数し、前記入力信号データが「0」のとき初期化するカウンタと、
該カウンタの出力側に接続され、各々前記入力信号データの反転信号でイネーブルされ、前記カウンタの計数値又は前段の値を保持する多段のシフトレジスタと、
前記カウンタの計数値及び前記シフトレジスタの各段の出力の総和を演算する加算器と、
該加算器の出力を設定値(m―n)と比較する比較器とを備えることを特徴とする警報検出回路。 - 前記比較器の出力側に接続され、前記入力クロックにより前記比較器の出力をリタイミングするフリップフロップを含むことを特徴とする請求項1に記載の警報検出回路。
- 前記カウンタ及び前記シフトレジスタは、D型フリップフロップにより構成されることを特徴とする請求項1に記載の警報検出回路。
- 前記警報は、デジタル伝送信号のAIS(Alarm IndicationSignal)であることを特徴とする請求項1、2又は3に記載の警報検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04324499A JP3984746B2 (ja) | 1999-02-22 | 1999-02-22 | 警報検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04324499A JP3984746B2 (ja) | 1999-02-22 | 1999-02-22 | 警報検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000244462A JP2000244462A (ja) | 2000-09-08 |
JP3984746B2 true JP3984746B2 (ja) | 2007-10-03 |
Family
ID=12658487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04324499A Expired - Fee Related JP3984746B2 (ja) | 1999-02-22 | 1999-02-22 | 警報検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3984746B2 (ja) |
-
1999
- 1999-02-22 JP JP04324499A patent/JP3984746B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000244462A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3984746B2 (ja) | 警報検出回路 | |
JPH04227330A (ja) | 対称な出力信号を得るための分数周波数分割器 | |
US6434588B1 (en) | Binary counter with low power consumption | |
US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
US6741670B2 (en) | Counter circuit and reset therefor | |
CN115472204A (zh) | 移位寄存器电路和用于控制移位寄存器电路的方法 | |
US6967503B2 (en) | Comparator | |
JP4249374B2 (ja) | 警報検出回路 | |
JP3380651B2 (ja) | 可変分周器 | |
JP2004072364A (ja) | Ais検出回路 | |
JPH07162294A (ja) | パルス計数回路およびパルス切換回路 | |
KR100518141B1 (ko) | 디코드회로, 부호변환회로 및 부호변환방법 | |
JP2958220B2 (ja) | 位相信号変換方法及び位相信号変換器 | |
JP3201445B2 (ja) | チャタリング防止回路 | |
JP4189729B2 (ja) | タイマーカウント値の非同期読み出し方法及びタイマー | |
KR100367754B1 (ko) | 디지털 위상동기루프의 위상 검출기 | |
JP2002111482A (ja) | グレイコードカウンタ | |
US6400194B1 (en) | Synchronous feedback digital circuit having a minimized switching power loss | |
JPH11112296A (ja) | 両エッジdフリップフロップ回路 | |
JPH0683066B2 (ja) | カウンタ回路 | |
JPS6390236A (ja) | 誤り率劣化警報回路 | |
JPH11150479A (ja) | パルス幅信号変換回路 | |
JP2794950B2 (ja) | 積分回路 | |
KR0143245B1 (ko) | 래치 회로를 이용한 2의 보수 형태의 직렬 데이타 장치 | |
KR100348785B1 (ko) | 고속루프가산기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |