CN115472204A - 移位寄存器电路和用于控制移位寄存器电路的方法 - Google Patents

移位寄存器电路和用于控制移位寄存器电路的方法 Download PDF

Info

Publication number
CN115472204A
CN115472204A CN202210232153.3A CN202210232153A CN115472204A CN 115472204 A CN115472204 A CN 115472204A CN 202210232153 A CN202210232153 A CN 202210232153A CN 115472204 A CN115472204 A CN 115472204A
Authority
CN
China
Prior art keywords
signal
flip
output
output signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210232153.3A
Other languages
English (en)
Inventor
郑淦元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN115472204A publication Critical patent/CN115472204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/425—Out-of-phase gating or clocking signals applied to counter stages using bistables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Shift Register Type Memory (AREA)
  • Communication Control (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种移位寄存器电路和用于控制移位寄存器电路的方法。移位寄存器电路包含触发器链和控制电路。触发器链配置成接收输入信号且输出输出信号。控制电路耦合到触发器链。控制电路配置成接收输入信号和输出信号，且根据输入信号和输出信号的信号缘变化来输出控制信号以启动触发器链。

Description

移位寄存器电路和用于控制移位寄存器电路的方法
技术领域
本发明涉及一种移位寄存器电路和用于控制移位寄存器电路的方法。
背景技术
数字移位寄存器是一种常见的电路，其包含D型触发器链(chain of D-typeflip-flops)且根据输入时钟操作。输入时钟输入到每个D型触发器的时钟端。在输入时钟的上升缘，每个触发器在输出端Q上保持输入端D中所呈现的数据值，直到输入时钟的下一个上升缘。然而，即使当触发器的D端的输入值不变时，触发器的输入时钟也总是切换，消耗不必要的功率。
发明内容
本发明提供一种移位寄存器电路，能够在需要时被启动，因此可减少移位寄存器电路的功率消耗。另外，还提供一种用于控制移位寄存器电路的方法。
本发明的实施例提供一种包含触发器链和控制电路的移位寄存器电路。触发器链配置成接收输入信号且输出输出信号。控制电路耦合到触发器链。控制电路配置成接收输入信号和输出信号，且根据输入信号和输出信号的信号缘变化来输出控制信号以启动触发器链。
本发明的实施例提供一种用于控制移位寄存器电路的方法。移位寄存器电路包含触发器链。所述方法包含：从触发器链接收输入信号和输出信号；对输入信号和输出信号的信号缘变化进行计数，其中输入信号和输出信号的信号缘变化包括输入信号的转变事件的开始和输出信号的转变事件的结束；比较输入信号的转变事件的开始的第一计数数目与输出信号的转变事件的结束的第二计数数目；以及当第一计数数目与第二计数数目不同时，输出控制信号以启动触发器链。
附图说明
图1示出根据本发明的实施例的移位寄存器电路的示意图；
图2示出根据本发明的另一实施例的移位寄存器电路的示意图；
图3示出根据本发明的实施例的图2中所描绘的移位寄存器电路的波形图；
图4示出根据本发明的另一实施例的图2中所描绘的移位寄存器电路的波形图；
图5示出根据本发明的另一实施例的移位寄存器电路的示意图；
图6示出根据本发明的实施例的图5中所描绘的移位寄存器电路的波形图；
图7示出根据本发明的另一实施例的图5中所描绘的移位寄存器电路的波形图；
图8示出根据本发明的另一实施例的移位寄存器电路的示意图；
图9示出根据本发明的实施例的用于控制移位寄存器电路的方法中的步骤的流程图。
附图标号说明
100、400：移位寄存器电路；
110：触发器链；
112：触发器；
114：多路复用器电路；
120、420：控制电路；
121、821：第一计数器电路；
122、822：第二计数器电路；
123：第一检测器电路；
124：第二检测器电路；
125：比较器电路；
251：比较器；
252：与门；
310、610、620：上升缘；
320、710、720：下降缘；
CK：时钟端；
D：输入端；
I1：输入信号；
I2、I8：输出信号；
I3：输入时钟；
I4、I5：计数信号；
I6：比较信号；
I7：控制信号；
I9：第一检测信号；
I10：第二检测信号；
Q：输出端；
S1：选择信号；
S100、S110、S120、S130：步骤。
具体实施方式
参考图1，本实施例的移位寄存器电路100包含触发器链(flip-flop chain)110和控制电路120。控制电路120耦合到触发器链110。触发器链110配置成接收输入信号I1且输出输出信号I2。控制电路120配置成接收输入信号I1和输出信号I2，且根据输入信号I1和输出信号I2的信号缘变化(edge transitions)来输出控制信号I7以启动触发器链110。
具体来说，触发器链110包含串联耦合的N个触发器112和多任务器电路114，其中N是大于0的整数。触发器112为例如D型触发器。每一个触发器112包含输入端D、输出端Q以及时钟端CK。每个触发器112的输入端D连接到前一个触发器112的输出端Q。输入信号I1输入到第一个触发器112的输入端D，且输出信号I2从最后一个触发器112的输出端Q输出。控制信号I7输入到每个触发器112的时钟端CK。在控制信号I7的上升缘，启动触发器链110，使得每个触发器112在输出端Q上保持输入端D中所呈现的数据值，直到控制信号I7的下一个上升缘。
对于输入信号I1与输出信号I2的不同之间时延，将任选的多任务器电路114添加到触发器链110。如图1中所示，在两个触发器之间添加多任务器电路114。取决于输入信号I1与输出信号I2之间的所需时延，可改变选择信号S1以绕过特定数目的触发器112。用于不同多任务器电路114的选择信号S1可能不同，即，存在N-1个不同的选择信号S1，且一个选择信号S1用于一个多任务器电路114。
在本实施例中，输入信号I1和输出信号I2的信号缘变化包含输入信号I1的转变事件(shift event)的开始和输出信号I2的转变事件的结束。控制电路120对可以是输入信号I1的信号缘变化的转变事件的开始的数目进行计数；以及对可以是输出信号I2的信号缘变化的转变事件的结束的数目进行计数。输入信号I1的转变事件的开始指示输入信号I1的值的改变，且输出信号I2的转变事件的结束指示输出信号I2的值的改变。当输入信号I1的转变事件的开始的第一计数数目与输出信号I2的转变事件的结束的第二计数数目不同时，控制电路120进一步接收输入时钟I3且输出控制信号I7以启动触发器链110。控制电路120可进一步根据输入时钟I3输出控制信号I7。因此，当计数不同时，控制信号I7切换以启动触发器链110。在一实施例中，控制信号I7可以是门控时钟。触发器链110并不总是工作，因此可减少移位寄存器电路100的功率消耗。
参考图2，以触发器链110中的7个触发器为例，控制电路120包含第一计数器电路121、第二计数器电路122以及比较器电路125。第一计数器电路121耦合到触发器链110。第一计数器电路121配置成接收输入信号I1，对可以是输入信号I1的信号缘变化的转变事件的开始的数目进行计数，且输出包含第一计数数目的信息的计数信号I4。第二计数器电路122耦合到触发器链110。第二计数器电路122配置成接收输出信号I2，对可以是输出信号I2的信号缘变化的转变事件的结束的数目进行计数，且输出包含第二计数数目的信息的计数信号I5。
对于其中输入信号I1在输入信号未启动时保持在逻辑状态0(或逻辑状态1)，且在启动时切换到相反逻辑状态，即逻辑状态1(或逻辑状态0)，并在相反逻辑状态下保持较小周期(cycle)数(例如2个周期)的移位寄存器应用，转变事件的开始可定义为输入信号I1的上升缘，且转变事件的结束可定义为输出信号I2的下降缘。可参考所属技术领域的通常知识的计数器电路来实施第一计数器电路121和第二计数器电路122。
比较器电路125耦合到第一计数器电路121和第二计数器电路122。比较器电路125配置成接收计数信号I4和计数信号I5。比较器电路125进一步配置成比较第一计数数目与第二计数数目，且当第一计数数目与第二计数数目不同时，输出控制信号I7以启动触发器链110。具体来说，比较器电路125包含比较器251和与门252。比较器251可通过使用本领域中已知的数字比较器电路来实施。比较器251接收计数信号I4和计数信号I5且比较第一计数数目与第二计数数目。比较器251将包含比较结果的信息的比较信号I6输出到与门252。与门252接收比较信号I6和输入时钟I3。与门252根据比较信号I6和输入时钟I3的逻辑状态输出控制信号I7。也就是说，比较器电路125进一步根据输入时钟I3输出控制信号I7。
参考图2和图3，输入信号I1的上升缘310的转变指示输入信号I1的值的改变，例如从未启动逻辑状态0(低电位)到逻辑状态1(高电位)。第一计数器电路121在周期数为5之后输出包含等于1的第一计数数目的计数信号I4。
另一方面，输出信号I2的下降缘320的转变指示输出信号I2的值的改变，例如从逻辑状态1到逻辑状态0。第二计数器电路122在周期数为14之后输出包含等于1的第二计数数目的计数信号I5。
在周期数5到13期间，第一计数数目等于1且第二计数数目等于0。第一计数数目与第二计数数目不同，因此比较器电路125输出控制信号I7作为时钟信号以启动触发器链110。控制信号I7在输入计数器和输出计数器的内容不同时切换。图3中示出一个转变事件。输入信号I1的上升缘310的转变经检测为转变事件的开始，且输出信号I2的下降缘320的转变经检测为转变事件的结束。
参考图2和图4，图4中示出三个转变事件。输入信号I1的逻辑状态1的长度固定为两个周期，且输入信号I1的逻辑状态0的最小长度为两个周期。
在本实施例中，第一计数器电路121在输入信号I1中存在上升缘时增量，且第二计数器电路122在输出信号I2中存在下降缘时增量。在周期数1到17期间，第一计数数目与第二计数数目不同，因此比较器电路125输出控制信号I7作为时钟信号以启动触发器链110。控制信号I7在输入计数器和输出计数器的内容不同时切换。
另外，可参考所属技术领域的通常知识获得第一计数器电路121和第二计数器电路122的硬件结构的足够教示、建议以及实施说明。
在图3和图4的实施例中，输入信号的上升缘的转变经检测为转变事件的开始，且输出信号的下降缘的转变经检测为转变事件的结束，但本发明不限于此。在一实施例中，输入信号的下降缘的转变可经检测为转变事件的开始，且输出信号的上升缘的转变可经检测为转变事件的结束。也就是说，输入信号的上升缘和下降缘的其中一者的转变可经检测为转变事件的开始，且输出信号的上升缘和下降缘的其中另一者的转变可经检测为转变事件的结束。
参考图2和图5，图5的移位寄存器电路400与图2的移位寄存器电路100类似，主要差异在于控制电路420更包含第一检测器电路123和第二检测器电路124。
具体来说，第一检测器电路123耦合到触发器链110和第一计数器电路121。第一检测器电路123包含互斥或门。第一检测器电路123配置成检测触发器链110的第一个触发器112的输入信号I1和输出信号I8。输入信号I1和输出信号I8的不同逻辑状态指示输入信号I1的转变且为转变事件的开始。第一检测器电路123进一步配置成将待计数的第一检测信号I9输出到第一计数器电路121。第一检测信号I9指示输入信号I1的信号缘变化。
第二检测器电路124耦合到触发器链110和第二计数器电路122。第二检测器电路124包含互斥或门和触发器。触发器可以是D型触发器。第二检测器电路124配置成检测输出信号I2且将待计数的第二检测信号I10输出到第二计数器电路122。第二检测信号I10指示输出信号I2的信号缘变化作为转变事件的结束。第二检测器电路124由控制信号I7启动。
参考图5和图6，当输入信号I1从逻辑状态0改变到逻辑状态1时，互斥或门的输出将为1，且第一计数器电路121将增加1。也就是说，第一计数器电路121在互斥或门的输出较高时增量。类似地，第二计数器电路122在互斥或门的输出较高时增量。
在周期数3到9期间，第一计数数目等于1且第二计数数目等于0。第一计数数目与第二计数数目不同，因此比较器电路125输出控制信号I7作为时钟信号以启动触发器链110。在本实施例中，图6中示出一个转变事件。输入信号I1的上升缘610的转变经检测为转变事件的开始，且输出信号I2的上升缘620的转变经检测为转变事件的结束。
参考图5和图7，当输入信号I1从逻辑状态0改变到逻辑状态1，或从逻辑状态1改变到逻辑状态0时，第一检测器电路123的互斥或门的输出将为1，且第一计数器电路121将增加1。类似地，当输出信号I2从逻辑状态0改变到逻辑状态1，或从逻辑状态1改变到逻辑状态0时，第二检测器电路124的互斥或门的输出将为1，且第二计数器电路122将增加1。
在周期数1到14期间，第一计数数目与第二计数数目不同，因此比较器电路125输出控制信号I7作为时钟信号以启动触发器链110。控制信号I7在输入计数器和输出计数器的内容不同时切换。
图7中示出八个转变事件。输入信号I1的上升缘610的转变经检测为转变事件的开始，且输出信号I2的上升缘620的转变经检测为转变事件的结束。输入信号I1的下降缘710的转变经检测为另一转变事件的开始，且输出信号I2的下降缘720的转变经检测为另一转变事件的结束。
也就是说，在图7的实施例中，输入信号的上升缘和下降缘的其中一者的转变可经检测为转变事件的开始，且输出信号的上升缘和下降缘的其中另一者的转变可经检测为转变事件的结束。
参考图8，进一步公开了第一计数器电路821和第二计数器电路822的电路结构。输入信号I1的上升缘用于触发第一计数器电路821，且输出信号I2的下降缘用于触发第二计数器电路822。也就是说，输入信号I1用作第一计数器电路821中的正缘触发的触发器210的时钟，且输出信号I2用作第二计数器电路822中的负缘触发的触发器220的时钟。因此，不需要用于检测输入信号I1和输出信号I2的额外检测器电路。
参考图1和图9，用于控制本实施例的移位寄存器电路的方法至少适于图1的移位寄存器电路100，但本发明不限于此。以移位寄存器电路100为例，在步骤S100中，控制电路120从触发器链110接收输入信号I1和输出信号I2。在步骤S110中，控制电路120对输入信号I1和输出信号I2的信号缘变化进行计数，其中输入信号I1和输出信号I2的信号缘变化包含输入信号I1的转变事件的开始和输出信号I2的转变事件的结束。在步骤S120中，控制电路120比较输入信号I1的转变事件的开始的第一计数数目与输出信号I2的转变事件的结束的第二计数数目。在步骤S130中，当第一计数数目与第二计数数目不同时，控制电路120输出控制信号I7以启动触发器链110。
另外，可从图1到图8的实施例中获得关于本发明实施例的用于控制移位寄存器电路的方法的足够教示、建议以及实施说明，且因此下文中不再重复其相关描述。
综上所述，在本发明的实施例中，当输入计数与输出计数不同时，控制电路输出控制信号以启动触发器链。因此，触发器链并不总是工作，使得可减少移位寄存器电路的功率消耗。
对于本领域的技术人员将可以理解的是，可在不脱离本公开的范围或精神的情况下对所公开的实施例进行各种修改和变化。鉴于前述内容，希望本公开涵盖修改和变化，前提条件是所述修改和变化属于以下权利要求和其等效物的范围内。

Claims (16)

1.一种移位寄存器电路，包括：
触发器链，配置成接收输入信号且输出输出信号；以及
控制电路，耦合到所述触发器链，且配置成接收所述输入信号和所述输出信号，并根据所述输入信号和所述输出信号的信号缘变化来输出控制信号以启动所述触发器链。
2.根据权利要求1所述的移位寄存器电路，其中所述输入信号和所述输出信号的所述信号缘变化包括所述输入信号的转变事件的开始和所述输出信号的转变事件的结束，以及
所述控制电路对所述输入信号的所述转变事件的开始和所述输出信号的所述转变事件的结束进行计数，且当所述输入信号的所述转变事件的开始的第一计数数目与所述输出信号的所述转变事件的结束的第二计数数目不同时，所述控制电路输出所述控制信号以启动所述触发器链。
3.根据权利要求2所述的移位寄存器电路，其中所述控制电路包括：
第一计数器电路，耦合到所述触发器链，且配置成接收所述输入信号，对所述输入信号的所述转变事件的开始进行计数且输出所述第一计数数目；以及
第二计数器电路，耦合到所述触发器链，且配置成接收所述输出信号，对所述输出信号的所述转变事件的结束进行计数且输出所述第二计数数目。
4.根据权利要求3所述的移位寄存器电路，其中所述控制电路更包括：
比较器电路，耦合到所述第一计数器电路和所述第二计数器电路，且配置成接收并比较所述第一计数数目和所述第二计数数目，且当所述第一计数数目与所述第二计数数目不同时，输出所述控制信号以启动所述触发器链。
5.根据权利要求4所述的移位寄存器电路，其中所述比较器电路进一步根据输入时钟输出所述控制信号。
6.根据权利要求1所述的移位寄存器电路，其中所述控制电路接收输入时钟且进一步根据输入时钟输出所述控制信号。
7.根据权利要求3所述的移位寄存器电路，其中所述控制电路更包括：
第一检测器电路，耦合到所述触发器链和所述第一计数器电路，且配置成检测所述触发器链的触发器的所述输入信号和输出信号，并将第一检测信号输出到所述第一计数器电路，其中所述第一检测信号指示所述输入信号的所述转变事件的开始；以及
第二检测器电路，耦合到所述触发器链和所述第二计数器电路，且配置成检测所述输出信号并将第二检测信号输出到所述第二计数器电路，其中所述第二检测信号指示所述输出信号的所述信号缘变化。
8.根据权利要求2所述的移位寄存器电路，其中所述输入信号的所述转变事件的开始指示所述输入信号的值的改变，且所述输出信号的所述转变事件的结束指示所述输出信号的值的改变。
9.根据权利要求8所述的移位寄存器电路，其中所述输入信号的上升缘和下降缘的转变经检测为所述转变事件的开始，且所述输出信号的上升缘和下降缘的转变经检测为所述转变事件的结束。
10.根据权利要求8所述的移位寄存器电路，其中所述输入信号的上升缘和下降缘中的其中一者的转变经检测为所述转变事件的开始，且所述输出信号的所述上升缘和所述下降缘中的其中另一者的转变经检测为所述转变事件的结束。
11.一种用于控制移位寄存器电路的方法，其中所述移位寄存器电路包括触发器链，所述方法包括：
从所述触发器链接收输入信号和输出信号；
对所述输入信号和所述输出信号的信号缘变化进行计数，其中所述输入信号和所述输出信号的所述信号缘变化包括所述输入信号的转变事件的开始和所述输出信号的转变事件的结束；
比较所述输入信号的所述转变事件的开始的第一计数数目与所述输出信号的所述转变事件的结束的第二计数数目；以及
当所述第一计数数目与所述第二计数数目不同时，输出控制信号以启动所述触发器链。
12.根据权利要求11所述的用于控制移位寄存器电路的方法，更包括：
检测所述触发器链的触发器的所述输入信号和输出信号且输出第一检测信号，其中所述第一检测信号指示所述输入信号的所述转变事件的开始；以及
检测所述输出信号且输出第二检测信号，其中所述第二检测信号指示所述输出信号的所述信号缘变化。
13.根据权利要求12所述的用于控制移位寄存器电路的方法，其中所述输入信号的所述转变事件的开始指示所述输入信号的值的改变，且所述输出信号的所述转变事件的结束指示所述输出信号的值的改变。
14.根据权利要求13所述的用于控制移位寄存器电路的方法，其中所述输入信号的上升缘和下降缘的转变经检测为所述转变事件的开始，且所述输出信号的上升缘和下降缘的转变经检测为所述转变事件的结束。
15.根据权利要求13所述的用于控制移位寄存器电路的方法，其中所述输入信号的上升缘和下降缘中的其中一者的转变经检测为所述转变事件的开始，且所述输出信号的所述上升缘和所述下降缘中的其中另一者的转变经检测为所述转变事件的结束。
16.根据权利要求13所述的用于控制移位寄存器电路的方法，更包括：
接收输入时钟且进一步根据输入时钟输出所述控制信号。
CN202210232153.3A 2021-06-11 2022-03-09 移位寄存器电路和用于控制移位寄存器电路的方法 Pending CN115472204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/344,970 US11468958B1 (en) 2021-06-11 2021-06-11 Shift register circuit and a method for controlling a shift register circuit
US17/344,970 2021-06-11

Publications (1)

Publication Number Publication Date
CN115472204A true CN115472204A (zh) 2022-12-13

Family

ID=83547227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210232153.3A Pending CN115472204A (zh) 2021-06-11 2022-03-09 移位寄存器电路和用于控制移位寄存器电路的方法

Country Status (3)

Country Link
US (1) US11468958B1 (zh)
CN (1) CN115472204A (zh)
TW (1) TWI801100B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972154B2 (en) * 2022-08-02 2024-04-30 Allegro Microsystems, Llc Configurable variable-length shift register circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528789A (ja) 1991-07-25 1993-02-05 Sharp Corp 論理回路
EP0703663B1 (en) * 1994-09-21 1997-12-29 STMicroelectronics S.r.l. Programmable digital delay unit
FR2734966B1 (fr) * 1995-05-31 1997-08-14 Sgs Thomson Microelectronics Diviseur programmable rapide
US6009139A (en) * 1998-06-19 1999-12-28 International Business Machines Corporation Asynchronously programmable frequency divider circuit with a symmetrical output
TW419825B (en) * 1998-08-26 2001-01-21 Toshiba Corp Flip-flop circuit with clock signal control function and clock control signal
JP4095367B2 (ja) * 2002-07-23 2008-06-04 株式会社東芝 半導体集積回路装置
KR100487654B1 (ko) * 2002-10-22 2005-05-03 삼성전자주식회사 저전력 플립플롭 회로
US6989695B2 (en) * 2003-06-04 2006-01-24 Intel Corporation Apparatus and method for reducing power consumption by a data synchronizer
JP3726910B2 (ja) 2003-07-18 2005-12-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
DE102005060394B4 (de) * 2005-12-16 2012-10-11 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
JP2009141569A (ja) 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
TWI376879B (en) 2008-09-23 2012-11-11 Univ Nat Chiao Tung All digital fast-lock self-calibrated multiphase delay-locked loop
US8023612B2 (en) * 2008-09-25 2011-09-20 Cisco Technology, Inc. Shift register with dynamic entry point particularly useful for aligning skewed data
KR101882350B1 (ko) * 2009-10-09 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
DE102010023601A1 (de) * 2010-06-12 2011-12-15 Kostal Industrie Elektrik Gmbh Schaltungstopologie für einen Phasenanschluss eines Wechselrichters
KR101747885B1 (ko) * 2010-08-30 2017-06-27 에스케이하이닉스 주식회사 시프트 회로
US8654226B2 (en) 2011-03-16 2014-02-18 Analog Devices, Inc. Clock gated power saving shift register
CN103905035A (zh) * 2014-03-27 2014-07-02 四川和芯微电子股份有限公司 移位分频器电路

Also Published As

Publication number Publication date
US11468958B1 (en) 2022-10-11
TW202249024A (zh) 2022-12-16
TWI801100B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
US8395417B2 (en) Digital noise filter
CN110311659B (zh) 一种触发器及集成电路
US5526391A (en) N+1 frequency divider counter and method therefor
NL1021115C2 (nl) Gegevensherwinningsschakeling voor het minimaliseren van het vermogensverbruik door niet gehele malen te overbemonsteren.
CN115472204A (zh) 移位寄存器电路和用于控制移位寄存器电路的方法
US5398270A (en) Data coincidence detecting circuit
CN1870429B (zh) 半导体集成电路和降低噪声的方法
US7015726B1 (en) Edge detector and method
US6469544B2 (en) Device for detecting abnormality of clock signal
US6246261B1 (en) Circuit for detecting the disappearing of a periodic signal
US7130984B2 (en) First-in first-out memory system with shift register fill indication
US6741670B2 (en) Counter circuit and reset therefor
CN115129296A (zh) 真实随机数产生器及真实随机数产生方法
US7092479B1 (en) Ripple counter circuits in integrated circuit devices having fast terminal count capability and methods of operating the same
CN103905035A (zh) 移位分频器电路
US11177799B2 (en) Debounce circuit with noise immunity and glitch event tracking
CN114679158B (zh) 周期信号发生装置、信号处理系统及其周期信号发生方法
US20220303483A1 (en) Digital serial read-out architecture
CN112688670A (zh) 具有抗噪性和毛刺事件跟踪的去抖动电路
JPH08102658A (ja) ロード機能付きカウンタ回路
JP3201445B2 (ja) チャタリング防止回路
JP2003216267A (ja) クロック断検出回路
US6983299B1 (en) Programmable digital filter implementation for loss-of-signal detection for serial communications applications
CN113765835A (zh) 半导体器件和解码方法
JP2002026704A (ja) クロック異常検出装置及びその方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination