JP4095367B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4095367B2 JP4095367B2 JP2002214326A JP2002214326A JP4095367B2 JP 4095367 B2 JP4095367 B2 JP 4095367B2 JP 2002214326 A JP2002214326 A JP 2002214326A JP 2002214326 A JP2002214326 A JP 2002214326A JP 4095367 B2 JP4095367 B2 JP 4095367B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- input
- signal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
- H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置に係り、特にフリップフロップ回路に関する。
【０００２】
【従来の技術】
図７は、従来のフリップフロップ回路の回路図である。図７（ａ）が、フリップフロップ回路の信号伝送回路であり、図７（ｂ）が、フリップフロップ回路のクロック供給回路である。
【０００３】
フリップフロップ回路の信号伝送回路は、Ｄ入力に入力ノードが接続された第一のクロックドインバータＩＮＶ２１と、第一のクロックドインバータＩＮＶ２１の出力ノードに縦続接続された第二のインバータＩＮＶ２２と、第二のインバータＩＮＶ２２に相互接続された第三のクロックドインバータＩＮＶ２３と、第二のインバータＩＮＶ２２の出力ノードに縦続接続されたトランスミッションゲートＴＧ２１と、トランスミッションゲートＴＧ２１の出力ノードに縦続接続された第四のインバータＩＮＶ２４と、第四のインバータＩＮＶ２４に相互接続された第五のクロックドインバータＩＮＶ２５と、第四のインバータＩＮＶ２４の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第六のインバータＩＮＶ２６とを備えている。
【０００４】
フリップフロップ回路のクロック供給回路は、クロック信号ＣＬＫの供給ノードに入力ノードが接続された第七のインバータＩＮＶ２７と、第七のインバータＩＮＶ２７の出力ノードに縦続接続された第八のインバータＩＮＶ２８とを備え、第八のインバータＩＮＶ２８の出力ノードから内部クロック信号ＣＫＩを供給し、第七のインバータＩＮＶ２７の出力ノードから反転内部クロック信号ＣＫＩＢを供給する。
【０００５】
内部クロック信号ＣＫＩは、第三のクロックドインバータＩＮＶ２３及びトランスミッションゲートＴＧ２１のＮチャネルＭＯＳトランジスタ並びに第一のクロックドインバータＩＮＶ２１及び第五のクロックドインバータＩＮＶ２５のＰチャネルＭＯＳトランジスタに供給され、反転内部クロック信号ＣＫＩＢは、第一のクロックドインバータＩＮＶ２１及び第五のクロックドインバータＩＮＶ２５のＮチャネルＭＯＳトランジスタ並びに第三のクロックドインバータＩＮＶ２３及びトランスミッションゲートＴＧ２１のＰチャネルＭＯＳトランジスタに供給される。尚、図７においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【０００６】
クロック信号ＣＬＫがＬ（Ｌｏｗ）レベルのとき、内部クロック信号ＣＫＩはＬレベル、反転内部クロック信号ＣＫＩＢはＨ（Ｈｉｇｈ）レベルになり、クロック信号ＣＬＫがＨレベルのとき、内部クロック信号ＣＫＩはＨレベル、反転内部クロック信号ＣＫＩＢはＬレベルになる。
【０００７】
Ｄ入力から入力された入力信号は、クロック信号ＣＬＫがＬレベルのとき、即ち、反転内部クロック信号ＣＫＩＢがＨレベルのとき、第一のクロックドインバータＩＮＶ２１を通過して第二のインバータＩＮＶ２２に入力されるが、このとき内部クロック信号ＣＫＩがＬレベルなので、トランスミッションゲートＴＧ２１及び第三のクロックドインバータＩＮＶ２３は閉じており、入力信号はここで阻止される。
【０００８】
クロック信号ＣＬＫがＬレベルからＨレベルに切り替わると、第一のクロックドインバータＩＮＶ２１が閉じる一方、トランスミッションゲートＴＧ２１及び第三のクロックドインバータＩＮＶ２３は開いた状態となる。従って、クロック信号ＣＬＫが切り替わる瞬間にＤ入力から入力されていた入力信号は、第二のインバータＩＮＶ２２及び第三のクロックドインバータＩＮＶ２３によりラッチされると共に、トランスミッションゲートＴＧ２１、第四のインバータＩＮＶ２４、第六のインバータＩＮＶ２６を通過してＱ出力から出力信号として出力される。
【０００９】
そして、次にクロック信号ＣＬＫがＨレベルからＬレベルに切り替わると、トランスミッションゲートＴＧ２１が閉じる一方、第五のクロックドインバータＩＮＶ２５が開いた状態となる。従って、クロック信号ＣＬＫが切り替わる瞬間にトランスミッションゲートＴＧ２１を通過してきていた入力信号は、第四のインバータＩＮＶ２４及び第五のクロックドインバータＩＮＶ２５にラッチされ、第六のインバータＩＮＶ２６を通過してＱ出力から出力信号として出力される。この状態は、その後、トランスミッションゲートＴＧ２１が開いて、異なったレベルの入力信号が入力されてくるまで継続する。
【００１０】
【発明が解決しようとする課題】
ところで、大規模集積回路（ＬＳＩ）の中でもフリップフロップ回路は、消費電力が大きいことが知られている。
【００１１】
図７に示した従来のフリップフロップ回路は、クロック信号ＣＬＫに基づく動作に応じて多数のノードが充放電され、電力を消費する。例えば、図７に示したフリップフロップ回路では、全トランジスタ数が２４個であるのに対して、１２個のトランジスタが充放電される。その結果として、Ｄ入力から入力される入力信号のレベルが変化しない場合であっても、変化した場合の４０％程度の電力を消費している。
【００１２】
濱田らは、特許出願 特願平１０−２４０７１３号において、図８に示す低消費電力フリップフロップ回路を開示している。
【００１３】
図８は、先に開示された低消費電力フリップフロップ回路の回路図である。
【００１４】
この低消費電力フリップフロップ回路には、Ｄ入力に入力ノードが接続された第一のインバータＩＮＶ４１と、第一のインバータＩＮＶ４１の出力ノードに縦続接続されたトランスミッションゲートＴＧ３１と、トランスミッションゲートＴＧ３１の出力ノードに縦続接続された第二のインバータＩＮＶ４２と、第二のインバータＩＮＶ４２に相互接続された第三のクロックドインバータＩＮＶ４３と、トランスミッションゲートＴＧ３１の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第四のインバータＩＮＶ４４とが備えられている。以上の第一乃至第三のインバータＩＮＶ４１−４３及びトランスミッションゲートＴＧ３１によりラッチ回路が信号伝送回路として構成されている。尚、Ｑ出力は、第二のインバータＩＮＶ４２の出力ノードから取り出してもよいが、Ｑ出力の安定供給のために第四のインバータＩＮＶ４４によりＱ出力を取り出している。
【００１５】
また、この低消費電力フリップフロップ回路には、相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ２１及び第一のＰチャネルＭＯＳトランジスタＰＭ２１であって、第一のＮチャネルＭＯＳトランジスタＮＭ２１のドレイン及び第一のＰチャネルＭＯＳトランジスタＰＭ２１のソースがトランスミッションゲートＴＧ３１の出力ノードに接続され、第一のＮチャネルＭＯＳトランジスタＮＭ２１のゲートが第一のインバータＩＮＶ４１の出力ノードに接続され、第一のＰチャネルＭＯＳトランジスタＰＭ２１のゲートがＤ入力に接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ２１及び第一のＰチャネルＭＯＳトランジスタＰＭ２１と、相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２２及び第二のＰチャネルＭＯＳトランジスタＰＭ２２であって、第二のＮチャネルＭＯＳトランジスタＮＭ２２のドレイン及び第二のＰチャネルＭＯＳトランジスタＰＭ２２のソースが第二のインバータＩＮＶ４２の出力ノードに接続され、第二のＮチャネルＭＯＳトランジスタＮＭ２２のゲートがＤ入力に接続され、第二のＰチャネルＭＯＳトランジスタＰＭ２２のゲートが第一のインバータＩＮＶ４１の出力ノードに接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２２及び第二のＰチャネルＭＯＳトランジスタＰＭ２２とが備えられている。以上の一対の第一のＮチャネルＭＯＳトランジスタＮＭ２１及び第一のＰチャネルＭＯＳトランジスタＰＭ２１及び一対の第二のＮチャネルＭＯＳトランジスタＮＭ２２及び第二のＰチャネルＭＯＳトランジスタＰＭ２２により、Ｄ入力とＱ出力との排他的否定論理和を論理演算するＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ３を構成している。
【００１６】
さらに、この低消費電力フリップフロップ回路には、クロック信号ＣＬＫが一方側入力に入力される２入力ＡＮＤ論理回路ＡＮＤ２１と、第一のＮチャネルＭＯＳトランジスタＮＭ２１のソース及び第一のＰチャネルＭＯＳトランジスタＰＭ２１のドレイン並びに第二のＮチャネルＭＯＳトランジスタＮＭ２２のソース及び第二のＰチャネルＭＯＳトランジスタＰＭ２２のドレインが一方側入力に接続され、ＡＮＤ論理回路ＡＮＤ２１の出力ノードが他方側入力に接続された２入力ＮＯＲ論理回路ＮＯＲ２１と、クロック信号ＣＬＫが一方側入力に入力され、ＮＯＲ論理回路ＮＯＲ２１の出力ノードが他方側入力に接続された２入力ＮＡＮＤ論理回路ＮＡＮＤ２１と、ＮＯＲ論理回路ＮＯＲ２１の出力ノードが入力ノードに接続され、ＡＮＤ論理回路ＡＮＤ２１の他方側入力に出力ノードが接続された第五のインバータＩＮＶ４５と、ＮＡＮＤ論理回路ＮＡＮＤ２１の出力ノードに縦続接続された第六のインバータＩＮＶ４６とが、クロック制御回路ＣＬＫ−ＣＴＲＬ３として備えられており、第六のインバータＩＮＶ４６の出力ノードから内部クロック信号ＣＫＩが供給され、ＮＡＮＤ論理回路ＮＡＮＤ２１の出力ノードから反転内部クロック信号ＣＫＩＢが供給される。
【００１７】
内部クロック信号ＣＫＩは、トランスミッションゲートＴＧ３１のＮチャネルＭＯＳトランジスタ及び第三のクロックドインバータＩＮＶ４３のＰチャネルＭＯＳトランジスタに供給され、反転内部クロック信号ＣＫＩＢは、第三のクロックドインバータＩＮＶ４３のＮチャネルＭＯＳトランジスタ及びトランスミッションゲートＴＧ３１のＰチャネルＭＯＳトランジスタに供給される。尚、図８においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【００１８】
図８に示す低消費電力フリップフロップ回路は、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ３においてＤ入力とＱ出力とを比較して、その比較結果に応じた論理信号によりクロック制御回路ＣＬＫ−ＣＴＲＬ３を制御する。そして、Ｄ入力がＱ出力と異なる場合にのみ、クロック信号ＣＬＫから生成した内部クロック信号ＣＫＩ及び反転内部クロック信号ＣＫＩＢを信号伝送回路に供給することにより、消費電力を低減している。
【００１９】
しかし、図８に示す低消費電力フリップフロップ回路は、信号伝送回路を一つのラッチ回路により構成し、全トランジスタ数を抑制しているものの、クロック制御回路ＣＬＫ−ＣＴＲＬ３のトランジスタ数が多いという欠点があった。
【００２０】
本発明は、上記問題点に鑑みてなされたもので、その目的は、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の消費電力を低減することが可能な構成のフリップフロップ回路を提供することである。
【００２１】
【課題を解決するための手段】
本発明の一態様によれば、第一の内部クロック信号が第一の信号レベルのときに入力信号を通過させ、前記第一の内部クロック信号が第二の信号レベルのときに入力信号を保持する第一のラッチ回路と、前記第一のラッチ回路に縦続接続され、第二の内部クロック信号が第二の信号レベルのときに入力信号を通過させ、前記第二の内部クロック信号が第一の信号レベルのときに入力信号を保持する第二のラッチ回路と、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第一の比較回路と、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第二の比較回路と、前記第一の比較回路による比較の結果、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は所定のクロック信号を前記第一の内部クロック信号として出力する第一のクロック制御回路と、前記第二の比較回路による比較の結果、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は前記所定のクロック信号を前記第二の内部クロック信号として出力する第二のクロック制御回路と、を備えていることを特徴とする半導体集積回路装置が提供される。
【００２２】
本発明の具体的構成に係る半導体集積回路装置によれば、Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号が第一の信号レベルである間は信号を通過させ、第一の内部クロック信号が第二の信号レベルである間は信号を保持する第一のラッチ回路と、前記ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号が第二の信号レベルである間は信号を通過させ、第二の内部クロック信号が第一の信号レベルである間は信号を保持する第二のラッチ回路と、前記Ｄ入力が一方側入力に入力され、前記ノードＸに他方側入力が接続された第一の比較回路と、前記第一の比較回路の出力ノードが一方側入力に接続され、所定のクロック信号が他方側入力に入力され、前記第一の内部クロック信号を出力する第一のクロック制御回路と、前記ノードＸに一方側入力が接続され、前記Ｑ出力が他方側入力に入力される第二の比較回路と、前記第二の比較回路の出力ノードが一方側入力に接続され、前記所定のクロック信号が他方側入力に入力され、前記第二の内部クロック信号を出力する第二のクロック制御回路と、を備えていることを特徴とする。
【００２３】
【発明の実施の形態】
本発明に係る半導体集積回路装置は、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の入力信号が出力信号と同一論理値の場合は内部クロック信号を一定値に保持して信号伝送回路の動作を抑制し、信号伝送回路の入力信号が出力信号と異なる論理値の場合は内部クロック信号を通常のクロック信号として信号伝送回路を動作させて、低消費電力を実現したフリップフロップ回路である。
【００２４】
以下、本発明に係る半導体集積回路装置の実施の形態について、図面を参照しながら説明する。
【００２５】
図１は、本発明の第一の実施の形態に係るフリップフロップ回路のブロック図である。
【００２６】
本発明の第一の実施の形態に係るフリップフロップ回路は、Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号がＬレベル（第一の信号レベル）である間は信号を通過させ、第一の内部クロック信号がＨレベル（第二の信号レベル）である間は信号を保持する第一のラッチ回路ＬＴＬ１と、ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号がＨレベルである間は信号を通過させ、第二の内部クロック信号がＬレベルである間は信号を保持する第二のラッチ回路ＨＴＬ１と、Ｄ入力が一方側入力に入力され、ノードＸに他方側入力が接続された２入力ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１（第一の比較回路）と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬが一方側入力に接続され、所定のクロック信号ＣＫが他方側入力に入力され、第一の内部クロック信号を出力する２入力ＯＲ論理回路ＯＲ１（第一のクロック制御回路）と、ノードＸに一方側入力が接続され、Ｑ出力が他方側入力に入力される２入力ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１（第二の比較回路）と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１の出力ノードＣＨが一方側入力に接続され、クロック信号ＣＫが他方側入力に入力され、第二の内部クロック信号を出力する２入力ＡＮＤ論理回路ＡＮＤ１（第二のクロック制御回路）とを備えている。
【００２７】
図２は、本発明の第一の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【００２８】
図１及び図２を参照して、本発明の第一の実施の形態に係るフリップフロップ回路の動作について説明する。
【００２９】
Ｄ入力とノードＸとが同一の論理値を取るとき、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬはＨレベルとなり、第一のラッチ回路ＬＴＬ１に入力される第一の内部クロック信号は常にＨレベルとなる。また、そのときノードＸとＱ出力とは同一の論理値を取り、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１の出力ノードＣＨはＬレベルとなるので、第二のラッチ回路ＨＴＬ１に入力される第二の内部クロック信号は常にＬレベルとなる。従って、第一のラッチ回路ＬＴＬ１、第二のラッチ回路ＨＴＬ１にそれぞれ供給される第一、第二の内部クロック信号はいずれも、各ラッチ回路のクロック入力ノードにそれぞれ接続されているＯＲ論理回路ＯＲ１、ＡＮＤ論理回路ＡＮＤ１において阻止されることとなる。
【００３０】
一方、Ｄ入力とノードＸとが異なる論理値を取るとき、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬはＬレベルとなり、第一のラッチ回路ＬＴＬ１に入力される第一の内部クロック信号は、クロック信号ＣＫと同一のものとなる。クロック信号ＣＫがＬレベルになると、ノードＸがＤ入力と同一の論理値となり、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬはＨレベルとなる。すると、今度はノードＸとＱ出力とが異なる論理値となり、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１の出力ＣＨはＨレベルとなるので、第二のラッチ回路ＨＴＬ１に入力される内部クロック信号は、クロック信号ＣＫと同一のものとなる。そこで、クロック信号ＣＫがＨレベルになると、ノードＸとＱ出力とが同一の論理値となり、Ｄ入力がクロック信号ＣＫの立ち上がりに同期してＱ出力から出力されることになる。
【００３１】
以上のように、本発明の第一の実施の形態に係るフリップフロップ回路の構成においては、通常のＤ型フリップフロップの動作を行いつつ、Ｄ入力とＱ出力とが同一の論理値を取るときは、フリップフロップを構成する各ラッチ回路の手前で内部クロック信号を阻止することにより、不要な回路動作を排除し、消費電力の低減を図ることができる。
【００３２】
図３は、本発明の第一の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【００３３】
図３に示す本発明の第一の実施の形態に係るフリップフロップ回路の具体例は、図１に示す本発明の第一の実施の形態に係るフリップフロップ回路の基本構成に従って、第一のラッチ回路ＬＴＬ１と、第二のラッチ回路ＨＴＬ１と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１と、クロック制御回路ＣＬＫ−ＣＴＲＬ１とを備えている。
【００３４】
第一のラッチ回路ＬＴＬ１は、Ｄ入力に入力ノードが接続された第一のインバータＩＮＶ１と、第一のインバータＩＮＶ１の出力ノードに縦続接続された第一のトランスミッションゲートＴＧ１と、第一のトランスミッションゲートＴＧ１の出力ノードに縦続接続され、ノードＸに出力ノードが接続された第二のインバータＩＮＶ２と、第二のインバータＩＮＶ２に相互接続された第一のクロックドインバータＩＮＶ３とを備えている。
【００３５】
第二のラッチ回路ＨＴＬ１は、ノードＸに入力ノードが接続された第三のインバータＩＮＶ４と、第三のインバータＩＮＶ４の出力ノードに縦続接続された第二のトランスミッションゲートＴＧ２と、第二のトランスミッションゲートＴＧ２の出力ノードに縦続接続された第四のインバータＩＮＶ５と、第四のインバータＩＮＶ５に相互接続された第二のクロックドインバータＩＮＶ６と、第二のトランスミッションゲートＴＧ２の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第七のインバータＩＮＶ７とを備えている。Ｑ出力は、第四のインバータＩＮＶ５の出力ノードから取り出してもよいが、Ｑ出力の安定供給のために第七のインバータＩＮＶ７によりＱ出力を取り出している。尚、第四のインバータＩＮＶ５の出力ノードからＱ出力を取り出す場合は、第七のインバータＩＮＶ７は不要である。
【００３６】
ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１は、相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１及び第一のＰチャネルＭＯＳトランジスタＰＭ１であって、第一のＮチャネルＭＯＳトランジスタＮＭ１のドレイン及び第一のＰチャネルＭＯＳトランジスタＰＭ１のソースが第一のトランスミッションゲートＴＧ１の出力ノードに接続され、第一のＮチャネルＭＯＳトランジスタＮＭ１のゲートが第一のインバータＩＮＶ１の出力ノードに接続され、第一のＰチャネルＭＯＳトランジスタＰＭ１のゲートがＤ入力に接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１及び第一のＰチャネルＭＯＳトランジスタＰＭ１と、相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２及び第二のＰチャネルＭＯＳトランジスタＰＭ２であって、第二のＮチャネルＭＯＳトランジスタＮＭ２のドレイン及び第二のＰチャネルＭＯＳトランジスタＰＭ２のソースがノードＸ即ち第二のインバータＩＮＶ２の出力ノードに接続され、第二のＮチャネルＭＯＳトランジスタＮＭ２のゲートがＤ入力に接続され、第二のＰチャネルＭＯＳトランジスタＰＭ２のゲートが第一のインバータＩＮＶ１の出力ノードに接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２及び第二のＰチャネルＭＯＳトランジスタＰＭ２とを備えている。ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１は、Ｄ入力とノードＸとの排他的否定論理和を論理演算する。
【００３７】
ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１は、相互に並列接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ３及び第三のＰチャネルＭＯＳトランジスタＰＭ３であって、第三のＮチャネルＭＯＳトランジスタＮＭ３のドレイン及び第三のＰチャネルＭＯＳトランジスタＰＭ３のソースが第二のトランスミッションゲートＴＧ２の出力ノードに接続され、第三のＮチャネルＭＯＳトランジスタＮＭ３のゲートが第三のインバータＩＮＶ４の入力ノードに接続され、第三のＰチャネルＭＯＳトランジスタＰＭ３のゲートが第三のインバータＩＮＶ４の出力ノードに接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ３及び第三のＰチャネルＭＯＳトランジスタＰＭ３と、相互に並列接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ４及び第四のＰチャネルＭＯＳトランジスタＰＭ４であって、第四のＮチャネルＭＯＳトランジスタＮＭ４のドレイン及び第四のＰチャネルＭＯＳトランジスタＰＭ４のソースがＱ出力又は第四のインバータＩＮＶ５の出力ノードに接続され、第四のＮチャネルＭＯＳトランジスタＮＭ４のゲートが第三のインバータＩＮＶ４の出力ノードに接続され、第四のＰチャネルＭＯＳトランジスタＰＭ４のゲートが第三のインバータＩＮＶ４の入力ノードに接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ４及び第四のＰチャネルＭＯＳトランジスタＰＭ４とを備えている。ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１は、ノードＸとＱ出力との排他的論理和を論理演算する。
【００３８】
クロック制御回路ＣＬＫ−ＣＴＲＬ１は、クロック信号ＣＫが一方側入力に入力され、第一のＮチャネルＭＯＳトランジスタＮＭ１のソース及び第一のＰチャネルＭＯＳトランジスタＰＭ１のドレイン並びに第二のＮチャネルＭＯＳトランジスタＮＭ２のソース及び第二のＰチャネルＭＯＳトランジスタＰＭ２のドレインが他方側入力に接続されたＮＯＲ論理回路ＮＯＲ１と、ＮＯＲ論理回路ＮＯＲ１の出力ノードに縦続接続された第五のインバータＩＮＶ８と、クロック信号ＣＫが一方側入力に入力され、第三のＮチャネルＭＯＳトランジスタＮＭ３のソース及び第三のＰチャネルＭＯＳトランジスタＰＭ３のドレイン並びに第四のＮチャネルＭＯＳトランジスタＮＭ４のソース及び第四のＰチャネルＭＯＳトランジスタＰＭ４のドレインが他方側入力に接続されたＮＡＮＤ論理回路ＮＡＮＤ１と、ＮＡＮＤ論理回路ＮＡＮＤ１の出力ノードに縦続接続された第六のインバータＩＮＶ９とを備え、第五のインバータＩＮＶ８の出力ノードから第一の内部クロック信号ＣＬＩを供給し、ＮＯＲ論理回路ＮＯＲ１の出力ノードから第一の反転内部クロック信号ＣＬＩＢを供給し、第六のインバータＩＮＶ９の出力ノードから第二の内部クロック信号ＣＨＩを供給し、ＮＡＮＤ論理回路ＮＡＮＤ１の出力ノードから第二の反転内部クロック信号ＣＨＩＢを供給する。第一の内部クロック信号ＣＬＩＢは第一のトランスミッションゲートＴＧ１のＮチャネルＭＯＳトランジスタ及び第一のクロックドインバータＩＮＶ３のＰチャネルＭＯＳトランジスタに供給され、第一の反転内部クロック信号ＣＬＩは第一のクロックドインバータＩＮＶ３のＮチャネルＭＯＳトランジスタ及び第一のトランスミッションゲートＴＧ１のＰチャネルＭＯＳトランジスタに供給され、第二の内部クロック信号ＣＨＩは第二のトランスミッションゲートＴＧ２のＮチャネルＭＯＳトランジスタ及び第二のクロックドインバータＩＮＶ６のＰチャネルＭＯＳトランジスタに供給され、第二の反転内部クロック信号ＣＨＩＢは第二のクロックドインバータＩＮＶ６のＮチャネルＭＯＳトランジスタ及び第二のトランスミッションゲートＴＧ２のＰチャネルＭＯＳトランジスタに供給される。尚、図３においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【００３９】
図３に示す本発明の第一の実施の形態に係るフリップフロップ回路の具体的動作は、図１に示す本発明の第一の実施の形態に係るフリップフロップ回路の基本動作に従って全く同様に行われる。尚、図３に示す本発明の第一の実施の形態に係るフリップフロップ回路は、具体的回路構成の一例であるので、同様の機能を確保しつつ、その構成を変更することができる。
【００４０】
図４は、本発明の第二の実施の形態に係るフリップフロップ回路のブロック図である。
【００４１】
本発明の第二の実施の形態に係るフリップフロップ回路は、Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号がＨレベル（第一の信号レベル）である間は信号を通過させ、第一の内部クロック信号がＬレベル（第二の信号レベル）である間は信号を保持する第一のラッチ回路ＨＴＬ２と、ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号がＬレベルである間は信号を通過させ、第二の内部クロック信号がＨレベルである間は信号を保持する第二のラッチ回路ＬＴＬ２と、Ｄ入力が一方側入力に入力され、ノードＸに他方側入力が接続された２入力ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２（第一の比較回路）と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ノードＣＨが一方側入力に接続され、所定のクロック信号ＣＫが他方側入力に入力され、第一の内部クロック信号を出力する２入力ＡＮＤ論理回路ＡＮＤ２（第一のクロック制御回路）と、ノードＸに一方側入力が接続され、Ｑ出力が他方側入力に入力される２入力ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２（第二の比較回路）と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２の出力ノードＣＬが一方側入力に接続され、クロック信号ＣＫが他方側入力に入力され、第二の内部クロック信号を出力する２入力ＯＲ論理回路ＯＲ２（第二のクロック制御回路）とを備えている。
【００４２】
図５は、本発明の第二の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【００４３】
図４及び図５を参照して、本発明の第二の実施の形態に係るフリップフロップ回路の動作について説明する。
【００４４】
Ｄ入力とノードＸとが同一の論理値を取るとき、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ノードＣＨはＬレベルとなり、第一のラッチ回路ＨＴＬ２に入力される第一の内部クロック信号は常にＬレベルとなる。また、そのときノードＸとＱ出力とは同一の論理値を取り、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２の出力ノードＣＬはＨレベルとなるので、第二のラッチ回路ＬＴＬ２に入力される第二の内部クロック信号は常にＨレベルとなる。従って、第一のラッチ回路ＨＴＬ２、第二のラッチ回路ＬＴＬ２にそれぞれ供給される第一、第二の内部クロック信号はいずれも、各ラッチ回路のクロック入力ノードにそれぞれ接続されているＯＲ論理回路ＯＲ２、ＡＮＤ論理回路ＡＮＤ２において阻止されることとなる。
【００４５】
一方、Ｄ入力とノードＸとが異なる論理値を取るとき、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ＣＨはＨレベルとなり、第一のラッチ回路ＨＴＬ２に入力される第一の内部クロック信号は、クロック信号ＣＫと同一のものとなる。クロック信号ＣＫがＨレベルになると、ノードＸがＤ入力と同一の論理値となり、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ＣＨはＬレベルとなる。すると、今度はノードＸとＱ出力とが異なる論理値となり、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２の出力ＣＬはＬレベルとなるので、第二のラッチ回路ＬＴＬ２に入力される内部クロック信号は、クロック信号ＣＫと同一のものとなる。そこで、クロック信号ＣＫがＬレベルになると、ノードＸとＱ出力とが同一の論理値となり、Ｄ入力がクロック信号ＣＫの立ち下がりに同期してＱ出力から出力されることになる。
【００４６】
以上のように、本発明の第二の実施の形態に係るフリップフロップ回路の構成においても、第一の実施の形態と同様に、通常のＤ型フリップフロップの動作を行いつつ、Ｄ入力とＱ出力とが同一の論理値を取るときは、フリップフロップを構成する各ラッチ回路の手前で内部クロック信号を阻止することにより、不要な回路動作を排除し、消費電力の低減を図ることができる。
【００４７】
図６は、本発明の第二の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【００４８】
図６に示す本発明の第二の実施の形態に係るフリップフロップ回路の具体例は、図４に示す本発明の第二の実施の形態に係るフリップフロップ回路の基本構成に従って、第一のラッチ回路ＨＴＬ２と、第二のラッチ回路ＬＴＬ２と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２と、クロック制御回路ＣＬＫ−ＣＴＲＬ２とを備えている。
【００４９】
第一のラッチ回路ＨＴＬ２は、Ｄ入力に入力ノードが接続された第一のインバータＩＮＶ１１と、第一のインバータＩＮＶ１１の出力ノードに縦続接続された第一のトランスミッションゲートＴＧ１１と、第一のトランスミッションゲートＴＧ１１の出力ノードに縦続接続され、ノードＸに出力ノードが接続された第二のインバータＩＮＶ１２と、第二のインバータＩＮＶ１２に相互接続された第一のクロックドインバータＩＮＶ１３とを備えている。
【００５０】
第二のラッチ回路ＬＴＬ２は、ノードＸに入力ノードが接続された第三のインバータＩＮＶ１４と、第三のインバータＩＮＶ１４の出力ノードに縦続接続された第二のトランスミッションゲートＴＧ１２と、第二のトランスミッションゲートＴＧ１２の出力ノードに縦続接続された第四のインバータＩＮＶ１５と、第四のインバータＩＮＶ１５に相互接続された第二のクロックドインバータＩＮＶ１６と、第二のトランスミッションゲートＴＧ１２の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第七のインバータＩＮＶ１７とを備えている。Ｑ出力は、第四のインバータＩＮＶ１５の出力ノードから取り出してもよいが、Ｑ出力の安定供給のために第七のインバータＩＮＶ１７によりＱ出力を取り出している。尚、第四のインバータＩＮＶ１５の出力ノードからＱ出力を取り出す場合は、第七のインバータＩＮＶ１７は不要である。
【００５１】
ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２は、相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１１及び第一のＰチャネルＭＯＳトランジスタＰＭ１１であって、第一のＮチャネルＭＯＳトランジスタＮＭ１１のドレイン及び第一のＰチャネルＭＯＳトランジスタＰＭ１１のソースが第一のトランスミッションゲートＴＧ１１の出力ノードに接続され、第一のＮチャネルＭＯＳトランジスタＮＭ１１のゲートがＤ入力に接続され、第一のＰチャネルＭＯＳトランジスタＰＭ１１のゲートが第一のインバータＩＮＶ１１の出力ノードに接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１１及び第一のＰチャネルＭＯＳトランジスタＰＭ１１と、相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ１２及び第二のＰチャネルＭＯＳトランジスタＰＭ１２であって、第二のＮチャネルＭＯＳトランジスタＮＭ１２のドレイン及び第二のＰチャネルＭＯＳトランジスタＰＭ１２のソースがノードＸ即ち第二のインバータＩＮＶ１２の出力ノードに接続され、第二のＮチャネルＭＯＳトランジスタＮＭ１２のゲートが第一のインバータＩＮＶ１１の出力ノードに接続され、第二のＰチャネルＭＯＳトランジスタＰＭ１２のゲートがＤ入力に接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ１２及び第二のＰチャネルＭＯＳトランジスタＰＭ１２とを備えている。ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２は、Ｄ入力とノードＸとの排他的論理和を論理演算する。
【００５２】
ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２は、相互に並列接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ１３及び第三のＰチャネルＭＯＳトランジスタＰＭ１３であって、第三のＮチャネルＭＯＳトランジスタＮＭ１３のドレイン及び第三のＰチャネルＭＯＳトランジスタＰＭ１３のソースが第二のトランスミッションゲートＴＧ１２の出力ノードに接続され、第三のＮチャネルＭＯＳトランジスタＮＭ１３のゲートが第三のインバータＩＮＶ４の出力ノードに接続され、第三のＰチャネルＭＯＳトランジスタＰＭ１３のゲートが第三のインバータＩＮＶ４の入力ノードに接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ１３及び第三のＰチャネルＭＯＳトランジスタＰＭ１３と、相互に並列接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ１４及び第四のＰチャネルＭＯＳトランジスタＰＭ１４であって、第四のＮチャネルＭＯＳトランジスタＮＭ１４のドレイン及び第四のＰチャネルＭＯＳトランジスタＰＭ１４のソースがＱ出力又は第四のインバータＩＮＶ１５の出力ノードに接続され、第四のＮチャネルＭＯＳトランジスタＮＭ１４のゲートが第三のインバータＩＮＶ１４の入力ノードに接続され、第四のＰチャネルＭＯＳトランジスタＰＭ１４のゲートが第三のインバータＩＮＶ４の出力ノードに接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ１４及び第四のＰチャネルＭＯＳトランジスタＰＭ１４とを備えている。ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２は、ノードＸとＱ出力との排他的否定論理和を論理演算する。
【００５３】
クロック制御回路ＣＬＫ−ＣＴＲＬ２は、クロック信号ＣＫが一方側入力に入力され、第一のＮチャネルＭＯＳトランジスタＮＭ１１のソース及び第一のＰチャネルＭＯＳトランジスタＰＭ１１のドレイン並びに第二のＮチャネルＭＯＳトランジスタＮＭ１２のソース及び第二のＰチャネルＭＯＳトランジスタＰＭ１２のドレインが他方側入力に接続されたＮＡＮＤ論理回路ＮＡＮＤ１１と、ＮＡＮＤ論理回路ＮＡＮＤ１１の出力ノードに縦続接続された第五のインバータＩＮＶ１８と、クロック信号ＣＫが一方側入力に入力され、第三のＮチャネルＭＯＳトランジスタＮＭ１３のソース及び第三のＰチャネルＭＯＳトランジスタＰＭ１３のドレイン並びに第四のＮチャネルＭＯＳトランジスタＮＭ１４のソース及び第四のＰチャネルＭＯＳトランジスタＰＭ１４のドレインが他方側入力に接続されたＮＯＲ論理回路ＮＯＲ１１と、ＮＯＲ論理回路ＮＯＲ１１の出力ノードに縦続接続された第六のインバータＩＮＶ１９とを備え、第五のインバータＩＮＶ１８の出力ノードから第一の内部クロック信号ＣＨＩを供給し、ＮＡＮＤ論理回路ＮＡＮＤ１１の出力ノードから第一の反転内部クロック信号ＣＨＩＢを供給し、第六のインバータＩＮＶ１９の出力ノードから第二の内部クロック信号ＣＬＩを供給し、ＮＯＲ論理回路ＮＯＲ１１の出力ノードから第二の反転内部クロック信号ＣＬＩＢを供給する。第一の内部クロック信号ＣＨＩは第一のトランスミッションゲートＴＧ１１のＮチャネルＭＯＳトランジスタ及び第一のクロックドインバータＩＮＶ１３のＰチャネルＭＯＳトランジスタに供給され、第一の反転内部クロック信号ＣＨＩＢは第一のクロックドインバータＩＮＶ１３のＮチャネルＭＯＳトランジスタ及び第一のトランスミッションゲートＴＧ１１のＰチャネルＭＯＳトランジスタに供給され、第二の内部クロック信号ＣＬＩは第二のトランスミッションゲートＴＧ１２のＮチャネルＭＯＳトランジスタ及び第二のクロックドインバータＩＮＶ１６のＰチャネルＭＯＳトランジスタに供給され、第二の反転内部クロック信号ＣＬＩＢは第二のクロックドインバータＩＮＶ１６のＮチャネルＭＯＳトランジスタ及び第二のトランスミッションゲートＴＧ１２のＰチャネルＭＯＳトランジスタに供給される。尚、図６においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【００５４】
図６に示す本発明の第二の実施の形態に係るフリップフロップ回路の具体的動作は、図４に示す本発明の第二の実施の形態に係るフリップフロップ回路の基本動作に従って全く同様に行われる。尚、図６に示す本発明の第二の実施の形態に係るフリップフロップ回路は、具体的回路構成の一例であるので、同様の機能を確保しつつ、その構成を変更することができる。
【００５５】
【発明の効果】
本発明に係る半導体集積回路装置によれば、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の入力信号が出力信号と同一論理値の場合は内部クロック信号を一定値に保持して信号伝送回路の動作を抑制し、信号伝送回路の入力信号が出力信号と異なる論理値の場合は内部クロック信号を通常のクロック信号として信号伝送回路を動作させて、信号伝送回路の消費電力を低減することが可能な構成のフリップフロップ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係るフリップフロップ回路のブロック図である。
【図２】本発明の第一の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【図３】本発明の第一の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【図４】本発明の第二の実施の形態に係るフリップフロップ回路のブロック図である。
【図５】本発明の第二の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【図６】本発明の第二の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【図７】従来のフリップフロップ回路の回路図である。
【図８】先に開示された低消費電力フリップフロップ回路の回路図である。
【符号の説明】
ＬＴＬ ラッチ回路
ＨＴＬ ラッチ回路
ＥＸ−ＯＲ ＥＸ−ＯＲ論理回路
ＥＸ−ＮＯＲ ＥＸ−ＮＯＲ論理回路
ＯＲ ＯＲ論理回路
ＡＮＤ ＡＮＤ論理回路
ＮＯＲ ＮＯＲ論理回路
ＮＡＮＤ ＮＡＮＤ論理回路
ＩＮＶ インバータ又はクロックドインバータ
ＴＧ トランスミッションゲート
ＮＭ ＮチャネルＭＯＳトランジスタ
ＰＭ ＰチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明は半導体集積回路装置に係り、特にフリップフロップ回路に関する。
【０００２】
【従来の技術】
図７は、従来のフリップフロップ回路の回路図である。図７（ａ）が、フリップフロップ回路の信号伝送回路であり、図７（ｂ）が、フリップフロップ回路のクロック供給回路である。
【０００３】
フリップフロップ回路の信号伝送回路は、Ｄ入力に入力ノードが接続された第一のクロックドインバータＩＮＶ２１と、第一のクロックドインバータＩＮＶ２１の出力ノードに縦続接続された第二のインバータＩＮＶ２２と、第二のインバータＩＮＶ２２に相互接続された第三のクロックドインバータＩＮＶ２３と、第二のインバータＩＮＶ２２の出力ノードに縦続接続されたトランスミッションゲートＴＧ２１と、トランスミッションゲートＴＧ２１の出力ノードに縦続接続された第四のインバータＩＮＶ２４と、第四のインバータＩＮＶ２４に相互接続された第五のクロックドインバータＩＮＶ２５と、第四のインバータＩＮＶ２４の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第六のインバータＩＮＶ２６とを備えている。
【０００４】
フリップフロップ回路のクロック供給回路は、クロック信号ＣＬＫの供給ノードに入力ノードが接続された第七のインバータＩＮＶ２７と、第七のインバータＩＮＶ２７の出力ノードに縦続接続された第八のインバータＩＮＶ２８とを備え、第八のインバータＩＮＶ２８の出力ノードから内部クロック信号ＣＫＩを供給し、第七のインバータＩＮＶ２７の出力ノードから反転内部クロック信号ＣＫＩＢを供給する。
【０００５】
内部クロック信号ＣＫＩは、第三のクロックドインバータＩＮＶ２３及びトランスミッションゲートＴＧ２１のＮチャネルＭＯＳトランジスタ並びに第一のクロックドインバータＩＮＶ２１及び第五のクロックドインバータＩＮＶ２５のＰチャネルＭＯＳトランジスタに供給され、反転内部クロック信号ＣＫＩＢは、第一のクロックドインバータＩＮＶ２１及び第五のクロックドインバータＩＮＶ２５のＮチャネルＭＯＳトランジスタ並びに第三のクロックドインバータＩＮＶ２３及びトランスミッションゲートＴＧ２１のＰチャネルＭＯＳトランジスタに供給される。尚、図７においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【０００６】
クロック信号ＣＬＫがＬ（Ｌｏｗ）レベルのとき、内部クロック信号ＣＫＩはＬレベル、反転内部クロック信号ＣＫＩＢはＨ（Ｈｉｇｈ）レベルになり、クロック信号ＣＬＫがＨレベルのとき、内部クロック信号ＣＫＩはＨレベル、反転内部クロック信号ＣＫＩＢはＬレベルになる。
【０００７】
Ｄ入力から入力された入力信号は、クロック信号ＣＬＫがＬレベルのとき、即ち、反転内部クロック信号ＣＫＩＢがＨレベルのとき、第一のクロックドインバータＩＮＶ２１を通過して第二のインバータＩＮＶ２２に入力されるが、このとき内部クロック信号ＣＫＩがＬレベルなので、トランスミッションゲートＴＧ２１及び第三のクロックドインバータＩＮＶ２３は閉じており、入力信号はここで阻止される。
【０００８】
クロック信号ＣＬＫがＬレベルからＨレベルに切り替わると、第一のクロックドインバータＩＮＶ２１が閉じる一方、トランスミッションゲートＴＧ２１及び第三のクロックドインバータＩＮＶ２３は開いた状態となる。従って、クロック信号ＣＬＫが切り替わる瞬間にＤ入力から入力されていた入力信号は、第二のインバータＩＮＶ２２及び第三のクロックドインバータＩＮＶ２３によりラッチされると共に、トランスミッションゲートＴＧ２１、第四のインバータＩＮＶ２４、第六のインバータＩＮＶ２６を通過してＱ出力から出力信号として出力される。
【０００９】
そして、次にクロック信号ＣＬＫがＨレベルからＬレベルに切り替わると、トランスミッションゲートＴＧ２１が閉じる一方、第五のクロックドインバータＩＮＶ２５が開いた状態となる。従って、クロック信号ＣＬＫが切り替わる瞬間にトランスミッションゲートＴＧ２１を通過してきていた入力信号は、第四のインバータＩＮＶ２４及び第五のクロックドインバータＩＮＶ２５にラッチされ、第六のインバータＩＮＶ２６を通過してＱ出力から出力信号として出力される。この状態は、その後、トランスミッションゲートＴＧ２１が開いて、異なったレベルの入力信号が入力されてくるまで継続する。
【００１０】
【発明が解決しようとする課題】
ところで、大規模集積回路（ＬＳＩ）の中でもフリップフロップ回路は、消費電力が大きいことが知られている。
【００１１】
図７に示した従来のフリップフロップ回路は、クロック信号ＣＬＫに基づく動作に応じて多数のノードが充放電され、電力を消費する。例えば、図７に示したフリップフロップ回路では、全トランジスタ数が２４個であるのに対して、１２個のトランジスタが充放電される。その結果として、Ｄ入力から入力される入力信号のレベルが変化しない場合であっても、変化した場合の４０％程度の電力を消費している。
【００１２】
濱田らは、特許出願 特願平１０−２４０７１３号において、図８に示す低消費電力フリップフロップ回路を開示している。
【００１３】
図８は、先に開示された低消費電力フリップフロップ回路の回路図である。
【００１４】
この低消費電力フリップフロップ回路には、Ｄ入力に入力ノードが接続された第一のインバータＩＮＶ４１と、第一のインバータＩＮＶ４１の出力ノードに縦続接続されたトランスミッションゲートＴＧ３１と、トランスミッションゲートＴＧ３１の出力ノードに縦続接続された第二のインバータＩＮＶ４２と、第二のインバータＩＮＶ４２に相互接続された第三のクロックドインバータＩＮＶ４３と、トランスミッションゲートＴＧ３１の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第四のインバータＩＮＶ４４とが備えられている。以上の第一乃至第三のインバータＩＮＶ４１−４３及びトランスミッションゲートＴＧ３１によりラッチ回路が信号伝送回路として構成されている。尚、Ｑ出力は、第二のインバータＩＮＶ４２の出力ノードから取り出してもよいが、Ｑ出力の安定供給のために第四のインバータＩＮＶ４４によりＱ出力を取り出している。
【００１５】
また、この低消費電力フリップフロップ回路には、相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ２１及び第一のＰチャネルＭＯＳトランジスタＰＭ２１であって、第一のＮチャネルＭＯＳトランジスタＮＭ２１のドレイン及び第一のＰチャネルＭＯＳトランジスタＰＭ２１のソースがトランスミッションゲートＴＧ３１の出力ノードに接続され、第一のＮチャネルＭＯＳトランジスタＮＭ２１のゲートが第一のインバータＩＮＶ４１の出力ノードに接続され、第一のＰチャネルＭＯＳトランジスタＰＭ２１のゲートがＤ入力に接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ２１及び第一のＰチャネルＭＯＳトランジスタＰＭ２１と、相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２２及び第二のＰチャネルＭＯＳトランジスタＰＭ２２であって、第二のＮチャネルＭＯＳトランジスタＮＭ２２のドレイン及び第二のＰチャネルＭＯＳトランジスタＰＭ２２のソースが第二のインバータＩＮＶ４２の出力ノードに接続され、第二のＮチャネルＭＯＳトランジスタＮＭ２２のゲートがＤ入力に接続され、第二のＰチャネルＭＯＳトランジスタＰＭ２２のゲートが第一のインバータＩＮＶ４１の出力ノードに接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２２及び第二のＰチャネルＭＯＳトランジスタＰＭ２２とが備えられている。以上の一対の第一のＮチャネルＭＯＳトランジスタＮＭ２１及び第一のＰチャネルＭＯＳトランジスタＰＭ２１及び一対の第二のＮチャネルＭＯＳトランジスタＮＭ２２及び第二のＰチャネルＭＯＳトランジスタＰＭ２２により、Ｄ入力とＱ出力との排他的否定論理和を論理演算するＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ３を構成している。
【００１６】
さらに、この低消費電力フリップフロップ回路には、クロック信号ＣＬＫが一方側入力に入力される２入力ＡＮＤ論理回路ＡＮＤ２１と、第一のＮチャネルＭＯＳトランジスタＮＭ２１のソース及び第一のＰチャネルＭＯＳトランジスタＰＭ２１のドレイン並びに第二のＮチャネルＭＯＳトランジスタＮＭ２２のソース及び第二のＰチャネルＭＯＳトランジスタＰＭ２２のドレインが一方側入力に接続され、ＡＮＤ論理回路ＡＮＤ２１の出力ノードが他方側入力に接続された２入力ＮＯＲ論理回路ＮＯＲ２１と、クロック信号ＣＬＫが一方側入力に入力され、ＮＯＲ論理回路ＮＯＲ２１の出力ノードが他方側入力に接続された２入力ＮＡＮＤ論理回路ＮＡＮＤ２１と、ＮＯＲ論理回路ＮＯＲ２１の出力ノードが入力ノードに接続され、ＡＮＤ論理回路ＡＮＤ２１の他方側入力に出力ノードが接続された第五のインバータＩＮＶ４５と、ＮＡＮＤ論理回路ＮＡＮＤ２１の出力ノードに縦続接続された第六のインバータＩＮＶ４６とが、クロック制御回路ＣＬＫ−ＣＴＲＬ３として備えられており、第六のインバータＩＮＶ４６の出力ノードから内部クロック信号ＣＫＩが供給され、ＮＡＮＤ論理回路ＮＡＮＤ２１の出力ノードから反転内部クロック信号ＣＫＩＢが供給される。
【００１７】
内部クロック信号ＣＫＩは、トランスミッションゲートＴＧ３１のＮチャネルＭＯＳトランジスタ及び第三のクロックドインバータＩＮＶ４３のＰチャネルＭＯＳトランジスタに供給され、反転内部クロック信号ＣＫＩＢは、第三のクロックドインバータＩＮＶ４３のＮチャネルＭＯＳトランジスタ及びトランスミッションゲートＴＧ３１のＰチャネルＭＯＳトランジスタに供給される。尚、図８においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【００１８】
図８に示す低消費電力フリップフロップ回路は、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ３においてＤ入力とＱ出力とを比較して、その比較結果に応じた論理信号によりクロック制御回路ＣＬＫ−ＣＴＲＬ３を制御する。そして、Ｄ入力がＱ出力と異なる場合にのみ、クロック信号ＣＬＫから生成した内部クロック信号ＣＫＩ及び反転内部クロック信号ＣＫＩＢを信号伝送回路に供給することにより、消費電力を低減している。
【００１９】
しかし、図８に示す低消費電力フリップフロップ回路は、信号伝送回路を一つのラッチ回路により構成し、全トランジスタ数を抑制しているものの、クロック制御回路ＣＬＫ−ＣＴＲＬ３のトランジスタ数が多いという欠点があった。
【００２０】
本発明は、上記問題点に鑑みてなされたもので、その目的は、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の消費電力を低減することが可能な構成のフリップフロップ回路を提供することである。
【００２１】
【課題を解決するための手段】
本発明の一態様によれば、第一の内部クロック信号が第一の信号レベルのときに入力信号を通過させ、前記第一の内部クロック信号が第二の信号レベルのときに入力信号を保持する第一のラッチ回路と、前記第一のラッチ回路に縦続接続され、第二の内部クロック信号が第二の信号レベルのときに入力信号を通過させ、前記第二の内部クロック信号が第一の信号レベルのときに入力信号を保持する第二のラッチ回路と、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第一の比較回路と、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第二の比較回路と、前記第一の比較回路による比較の結果、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は所定のクロック信号を前記第一の内部クロック信号として出力する第一のクロック制御回路と、前記第二の比較回路による比較の結果、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は前記所定のクロック信号を前記第二の内部クロック信号として出力する第二のクロック制御回路と、を備えていることを特徴とする半導体集積回路装置が提供される。
【００２２】
本発明の具体的構成に係る半導体集積回路装置によれば、Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号が第一の信号レベルである間は信号を通過させ、第一の内部クロック信号が第二の信号レベルである間は信号を保持する第一のラッチ回路と、前記ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号が第二の信号レベルである間は信号を通過させ、第二の内部クロック信号が第一の信号レベルである間は信号を保持する第二のラッチ回路と、前記Ｄ入力が一方側入力に入力され、前記ノードＸに他方側入力が接続された第一の比較回路と、前記第一の比較回路の出力ノードが一方側入力に接続され、所定のクロック信号が他方側入力に入力され、前記第一の内部クロック信号を出力する第一のクロック制御回路と、前記ノードＸに一方側入力が接続され、前記Ｑ出力が他方側入力に入力される第二の比較回路と、前記第二の比較回路の出力ノードが一方側入力に接続され、前記所定のクロック信号が他方側入力に入力され、前記第二の内部クロック信号を出力する第二のクロック制御回路と、を備えていることを特徴とする。
【００２３】
【発明の実施の形態】
本発明に係る半導体集積回路装置は、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の入力信号が出力信号と同一論理値の場合は内部クロック信号を一定値に保持して信号伝送回路の動作を抑制し、信号伝送回路の入力信号が出力信号と異なる論理値の場合は内部クロック信号を通常のクロック信号として信号伝送回路を動作させて、低消費電力を実現したフリップフロップ回路である。
【００２４】
以下、本発明に係る半導体集積回路装置の実施の形態について、図面を参照しながら説明する。
【００２５】
図１は、本発明の第一の実施の形態に係るフリップフロップ回路のブロック図である。
【００２６】
本発明の第一の実施の形態に係るフリップフロップ回路は、Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号がＬレベル（第一の信号レベル）である間は信号を通過させ、第一の内部クロック信号がＨレベル（第二の信号レベル）である間は信号を保持する第一のラッチ回路ＬＴＬ１と、ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号がＨレベルである間は信号を通過させ、第二の内部クロック信号がＬレベルである間は信号を保持する第二のラッチ回路ＨＴＬ１と、Ｄ入力が一方側入力に入力され、ノードＸに他方側入力が接続された２入力ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１（第一の比較回路）と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬが一方側入力に接続され、所定のクロック信号ＣＫが他方側入力に入力され、第一の内部クロック信号を出力する２入力ＯＲ論理回路ＯＲ１（第一のクロック制御回路）と、ノードＸに一方側入力が接続され、Ｑ出力が他方側入力に入力される２入力ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１（第二の比較回路）と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１の出力ノードＣＨが一方側入力に接続され、クロック信号ＣＫが他方側入力に入力され、第二の内部クロック信号を出力する２入力ＡＮＤ論理回路ＡＮＤ１（第二のクロック制御回路）とを備えている。
【００２７】
図２は、本発明の第一の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【００２８】
図１及び図２を参照して、本発明の第一の実施の形態に係るフリップフロップ回路の動作について説明する。
【００２９】
Ｄ入力とノードＸとが同一の論理値を取るとき、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬはＨレベルとなり、第一のラッチ回路ＬＴＬ１に入力される第一の内部クロック信号は常にＨレベルとなる。また、そのときノードＸとＱ出力とは同一の論理値を取り、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１の出力ノードＣＨはＬレベルとなるので、第二のラッチ回路ＨＴＬ１に入力される第二の内部クロック信号は常にＬレベルとなる。従って、第一のラッチ回路ＬＴＬ１、第二のラッチ回路ＨＴＬ１にそれぞれ供給される第一、第二の内部クロック信号はいずれも、各ラッチ回路のクロック入力ノードにそれぞれ接続されているＯＲ論理回路ＯＲ１、ＡＮＤ論理回路ＡＮＤ１において阻止されることとなる。
【００３０】
一方、Ｄ入力とノードＸとが異なる論理値を取るとき、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬはＬレベルとなり、第一のラッチ回路ＬＴＬ１に入力される第一の内部クロック信号は、クロック信号ＣＫと同一のものとなる。クロック信号ＣＫがＬレベルになると、ノードＸがＤ入力と同一の論理値となり、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１の出力ノードＣＬはＨレベルとなる。すると、今度はノードＸとＱ出力とが異なる論理値となり、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１の出力ＣＨはＨレベルとなるので、第二のラッチ回路ＨＴＬ１に入力される内部クロック信号は、クロック信号ＣＫと同一のものとなる。そこで、クロック信号ＣＫがＨレベルになると、ノードＸとＱ出力とが同一の論理値となり、Ｄ入力がクロック信号ＣＫの立ち上がりに同期してＱ出力から出力されることになる。
【００３１】
以上のように、本発明の第一の実施の形態に係るフリップフロップ回路の構成においては、通常のＤ型フリップフロップの動作を行いつつ、Ｄ入力とＱ出力とが同一の論理値を取るときは、フリップフロップを構成する各ラッチ回路の手前で内部クロック信号を阻止することにより、不要な回路動作を排除し、消費電力の低減を図ることができる。
【００３２】
図３は、本発明の第一の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【００３３】
図３に示す本発明の第一の実施の形態に係るフリップフロップ回路の具体例は、図１に示す本発明の第一の実施の形態に係るフリップフロップ回路の基本構成に従って、第一のラッチ回路ＬＴＬ１と、第二のラッチ回路ＨＴＬ１と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１と、クロック制御回路ＣＬＫ−ＣＴＲＬ１とを備えている。
【００３４】
第一のラッチ回路ＬＴＬ１は、Ｄ入力に入力ノードが接続された第一のインバータＩＮＶ１と、第一のインバータＩＮＶ１の出力ノードに縦続接続された第一のトランスミッションゲートＴＧ１と、第一のトランスミッションゲートＴＧ１の出力ノードに縦続接続され、ノードＸに出力ノードが接続された第二のインバータＩＮＶ２と、第二のインバータＩＮＶ２に相互接続された第一のクロックドインバータＩＮＶ３とを備えている。
【００３５】
第二のラッチ回路ＨＴＬ１は、ノードＸに入力ノードが接続された第三のインバータＩＮＶ４と、第三のインバータＩＮＶ４の出力ノードに縦続接続された第二のトランスミッションゲートＴＧ２と、第二のトランスミッションゲートＴＧ２の出力ノードに縦続接続された第四のインバータＩＮＶ５と、第四のインバータＩＮＶ５に相互接続された第二のクロックドインバータＩＮＶ６と、第二のトランスミッションゲートＴＧ２の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第七のインバータＩＮＶ７とを備えている。Ｑ出力は、第四のインバータＩＮＶ５の出力ノードから取り出してもよいが、Ｑ出力の安定供給のために第七のインバータＩＮＶ７によりＱ出力を取り出している。尚、第四のインバータＩＮＶ５の出力ノードからＱ出力を取り出す場合は、第七のインバータＩＮＶ７は不要である。
【００３６】
ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１は、相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１及び第一のＰチャネルＭＯＳトランジスタＰＭ１であって、第一のＮチャネルＭＯＳトランジスタＮＭ１のドレイン及び第一のＰチャネルＭＯＳトランジスタＰＭ１のソースが第一のトランスミッションゲートＴＧ１の出力ノードに接続され、第一のＮチャネルＭＯＳトランジスタＮＭ１のゲートが第一のインバータＩＮＶ１の出力ノードに接続され、第一のＰチャネルＭＯＳトランジスタＰＭ１のゲートがＤ入力に接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１及び第一のＰチャネルＭＯＳトランジスタＰＭ１と、相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２及び第二のＰチャネルＭＯＳトランジスタＰＭ２であって、第二のＮチャネルＭＯＳトランジスタＮＭ２のドレイン及び第二のＰチャネルＭＯＳトランジスタＰＭ２のソースがノードＸ即ち第二のインバータＩＮＶ２の出力ノードに接続され、第二のＮチャネルＭＯＳトランジスタＮＭ２のゲートがＤ入力に接続され、第二のＰチャネルＭＯＳトランジスタＰＭ２のゲートが第一のインバータＩＮＶ１の出力ノードに接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ２及び第二のＰチャネルＭＯＳトランジスタＰＭ２とを備えている。ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ１は、Ｄ入力とノードＸとの排他的否定論理和を論理演算する。
【００３７】
ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１は、相互に並列接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ３及び第三のＰチャネルＭＯＳトランジスタＰＭ３であって、第三のＮチャネルＭＯＳトランジスタＮＭ３のドレイン及び第三のＰチャネルＭＯＳトランジスタＰＭ３のソースが第二のトランスミッションゲートＴＧ２の出力ノードに接続され、第三のＮチャネルＭＯＳトランジスタＮＭ３のゲートが第三のインバータＩＮＶ４の入力ノードに接続され、第三のＰチャネルＭＯＳトランジスタＰＭ３のゲートが第三のインバータＩＮＶ４の出力ノードに接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ３及び第三のＰチャネルＭＯＳトランジスタＰＭ３と、相互に並列接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ４及び第四のＰチャネルＭＯＳトランジスタＰＭ４であって、第四のＮチャネルＭＯＳトランジスタＮＭ４のドレイン及び第四のＰチャネルＭＯＳトランジスタＰＭ４のソースがＱ出力又は第四のインバータＩＮＶ５の出力ノードに接続され、第四のＮチャネルＭＯＳトランジスタＮＭ４のゲートが第三のインバータＩＮＶ４の出力ノードに接続され、第四のＰチャネルＭＯＳトランジスタＰＭ４のゲートが第三のインバータＩＮＶ４の入力ノードに接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ４及び第四のＰチャネルＭＯＳトランジスタＰＭ４とを備えている。ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ１は、ノードＸとＱ出力との排他的論理和を論理演算する。
【００３８】
クロック制御回路ＣＬＫ−ＣＴＲＬ１は、クロック信号ＣＫが一方側入力に入力され、第一のＮチャネルＭＯＳトランジスタＮＭ１のソース及び第一のＰチャネルＭＯＳトランジスタＰＭ１のドレイン並びに第二のＮチャネルＭＯＳトランジスタＮＭ２のソース及び第二のＰチャネルＭＯＳトランジスタＰＭ２のドレインが他方側入力に接続されたＮＯＲ論理回路ＮＯＲ１と、ＮＯＲ論理回路ＮＯＲ１の出力ノードに縦続接続された第五のインバータＩＮＶ８と、クロック信号ＣＫが一方側入力に入力され、第三のＮチャネルＭＯＳトランジスタＮＭ３のソース及び第三のＰチャネルＭＯＳトランジスタＰＭ３のドレイン並びに第四のＮチャネルＭＯＳトランジスタＮＭ４のソース及び第四のＰチャネルＭＯＳトランジスタＰＭ４のドレインが他方側入力に接続されたＮＡＮＤ論理回路ＮＡＮＤ１と、ＮＡＮＤ論理回路ＮＡＮＤ１の出力ノードに縦続接続された第六のインバータＩＮＶ９とを備え、第五のインバータＩＮＶ８の出力ノードから第一の内部クロック信号ＣＬＩを供給し、ＮＯＲ論理回路ＮＯＲ１の出力ノードから第一の反転内部クロック信号ＣＬＩＢを供給し、第六のインバータＩＮＶ９の出力ノードから第二の内部クロック信号ＣＨＩを供給し、ＮＡＮＤ論理回路ＮＡＮＤ１の出力ノードから第二の反転内部クロック信号ＣＨＩＢを供給する。第一の内部クロック信号ＣＬＩＢは第一のトランスミッションゲートＴＧ１のＮチャネルＭＯＳトランジスタ及び第一のクロックドインバータＩＮＶ３のＰチャネルＭＯＳトランジスタに供給され、第一の反転内部クロック信号ＣＬＩは第一のクロックドインバータＩＮＶ３のＮチャネルＭＯＳトランジスタ及び第一のトランスミッションゲートＴＧ１のＰチャネルＭＯＳトランジスタに供給され、第二の内部クロック信号ＣＨＩは第二のトランスミッションゲートＴＧ２のＮチャネルＭＯＳトランジスタ及び第二のクロックドインバータＩＮＶ６のＰチャネルＭＯＳトランジスタに供給され、第二の反転内部クロック信号ＣＨＩＢは第二のクロックドインバータＩＮＶ６のＮチャネルＭＯＳトランジスタ及び第二のトランスミッションゲートＴＧ２のＰチャネルＭＯＳトランジスタに供給される。尚、図３においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【００３９】
図３に示す本発明の第一の実施の形態に係るフリップフロップ回路の具体的動作は、図１に示す本発明の第一の実施の形態に係るフリップフロップ回路の基本動作に従って全く同様に行われる。尚、図３に示す本発明の第一の実施の形態に係るフリップフロップ回路は、具体的回路構成の一例であるので、同様の機能を確保しつつ、その構成を変更することができる。
【００４０】
図４は、本発明の第二の実施の形態に係るフリップフロップ回路のブロック図である。
【００４１】
本発明の第二の実施の形態に係るフリップフロップ回路は、Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号がＨレベル（第一の信号レベル）である間は信号を通過させ、第一の内部クロック信号がＬレベル（第二の信号レベル）である間は信号を保持する第一のラッチ回路ＨＴＬ２と、ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号がＬレベルである間は信号を通過させ、第二の内部クロック信号がＨレベルである間は信号を保持する第二のラッチ回路ＬＴＬ２と、Ｄ入力が一方側入力に入力され、ノードＸに他方側入力が接続された２入力ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２（第一の比較回路）と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ノードＣＨが一方側入力に接続され、所定のクロック信号ＣＫが他方側入力に入力され、第一の内部クロック信号を出力する２入力ＡＮＤ論理回路ＡＮＤ２（第一のクロック制御回路）と、ノードＸに一方側入力が接続され、Ｑ出力が他方側入力に入力される２入力ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２（第二の比較回路）と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２の出力ノードＣＬが一方側入力に接続され、クロック信号ＣＫが他方側入力に入力され、第二の内部クロック信号を出力する２入力ＯＲ論理回路ＯＲ２（第二のクロック制御回路）とを備えている。
【００４２】
図５は、本発明の第二の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【００４３】
図４及び図５を参照して、本発明の第二の実施の形態に係るフリップフロップ回路の動作について説明する。
【００４４】
Ｄ入力とノードＸとが同一の論理値を取るとき、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ノードＣＨはＬレベルとなり、第一のラッチ回路ＨＴＬ２に入力される第一の内部クロック信号は常にＬレベルとなる。また、そのときノードＸとＱ出力とは同一の論理値を取り、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２の出力ノードＣＬはＨレベルとなるので、第二のラッチ回路ＬＴＬ２に入力される第二の内部クロック信号は常にＨレベルとなる。従って、第一のラッチ回路ＨＴＬ２、第二のラッチ回路ＬＴＬ２にそれぞれ供給される第一、第二の内部クロック信号はいずれも、各ラッチ回路のクロック入力ノードにそれぞれ接続されているＯＲ論理回路ＯＲ２、ＡＮＤ論理回路ＡＮＤ２において阻止されることとなる。
【００４５】
一方、Ｄ入力とノードＸとが異なる論理値を取るとき、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ＣＨはＨレベルとなり、第一のラッチ回路ＨＴＬ２に入力される第一の内部クロック信号は、クロック信号ＣＫと同一のものとなる。クロック信号ＣＫがＨレベルになると、ノードＸがＤ入力と同一の論理値となり、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２の出力ＣＨはＬレベルとなる。すると、今度はノードＸとＱ出力とが異なる論理値となり、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２の出力ＣＬはＬレベルとなるので、第二のラッチ回路ＬＴＬ２に入力される内部クロック信号は、クロック信号ＣＫと同一のものとなる。そこで、クロック信号ＣＫがＬレベルになると、ノードＸとＱ出力とが同一の論理値となり、Ｄ入力がクロック信号ＣＫの立ち下がりに同期してＱ出力から出力されることになる。
【００４６】
以上のように、本発明の第二の実施の形態に係るフリップフロップ回路の構成においても、第一の実施の形態と同様に、通常のＤ型フリップフロップの動作を行いつつ、Ｄ入力とＱ出力とが同一の論理値を取るときは、フリップフロップを構成する各ラッチ回路の手前で内部クロック信号を阻止することにより、不要な回路動作を排除し、消費電力の低減を図ることができる。
【００４７】
図６は、本発明の第二の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【００４８】
図６に示す本発明の第二の実施の形態に係るフリップフロップ回路の具体例は、図４に示す本発明の第二の実施の形態に係るフリップフロップ回路の基本構成に従って、第一のラッチ回路ＨＴＬ２と、第二のラッチ回路ＬＴＬ２と、ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２と、ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２と、クロック制御回路ＣＬＫ−ＣＴＲＬ２とを備えている。
【００４９】
第一のラッチ回路ＨＴＬ２は、Ｄ入力に入力ノードが接続された第一のインバータＩＮＶ１１と、第一のインバータＩＮＶ１１の出力ノードに縦続接続された第一のトランスミッションゲートＴＧ１１と、第一のトランスミッションゲートＴＧ１１の出力ノードに縦続接続され、ノードＸに出力ノードが接続された第二のインバータＩＮＶ１２と、第二のインバータＩＮＶ１２に相互接続された第一のクロックドインバータＩＮＶ１３とを備えている。
【００５０】
第二のラッチ回路ＬＴＬ２は、ノードＸに入力ノードが接続された第三のインバータＩＮＶ１４と、第三のインバータＩＮＶ１４の出力ノードに縦続接続された第二のトランスミッションゲートＴＧ１２と、第二のトランスミッションゲートＴＧ１２の出力ノードに縦続接続された第四のインバータＩＮＶ１５と、第四のインバータＩＮＶ１５に相互接続された第二のクロックドインバータＩＮＶ１６と、第二のトランスミッションゲートＴＧ１２の出力ノードに縦続接続され、出力ノードがＱ出力に接続された第七のインバータＩＮＶ１７とを備えている。Ｑ出力は、第四のインバータＩＮＶ１５の出力ノードから取り出してもよいが、Ｑ出力の安定供給のために第七のインバータＩＮＶ１７によりＱ出力を取り出している。尚、第四のインバータＩＮＶ１５の出力ノードからＱ出力を取り出す場合は、第七のインバータＩＮＶ１７は不要である。
【００５１】
ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２は、相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１１及び第一のＰチャネルＭＯＳトランジスタＰＭ１１であって、第一のＮチャネルＭＯＳトランジスタＮＭ１１のドレイン及び第一のＰチャネルＭＯＳトランジスタＰＭ１１のソースが第一のトランスミッションゲートＴＧ１１の出力ノードに接続され、第一のＮチャネルＭＯＳトランジスタＮＭ１１のゲートがＤ入力に接続され、第一のＰチャネルＭＯＳトランジスタＰＭ１１のゲートが第一のインバータＩＮＶ１１の出力ノードに接続された一対の第一のＮチャネルＭＯＳトランジスタＮＭ１１及び第一のＰチャネルＭＯＳトランジスタＰＭ１１と、相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ１２及び第二のＰチャネルＭＯＳトランジスタＰＭ１２であって、第二のＮチャネルＭＯＳトランジスタＮＭ１２のドレイン及び第二のＰチャネルＭＯＳトランジスタＰＭ１２のソースがノードＸ即ち第二のインバータＩＮＶ１２の出力ノードに接続され、第二のＮチャネルＭＯＳトランジスタＮＭ１２のゲートが第一のインバータＩＮＶ１１の出力ノードに接続され、第二のＰチャネルＭＯＳトランジスタＰＭ１２のゲートがＤ入力に接続された一対の第二のＮチャネルＭＯＳトランジスタＮＭ１２及び第二のＰチャネルＭＯＳトランジスタＰＭ１２とを備えている。ＥＸ−ＯＲ論理回路ＥＸ−ＯＲ２は、Ｄ入力とノードＸとの排他的論理和を論理演算する。
【００５２】
ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２は、相互に並列接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ１３及び第三のＰチャネルＭＯＳトランジスタＰＭ１３であって、第三のＮチャネルＭＯＳトランジスタＮＭ１３のドレイン及び第三のＰチャネルＭＯＳトランジスタＰＭ１３のソースが第二のトランスミッションゲートＴＧ１２の出力ノードに接続され、第三のＮチャネルＭＯＳトランジスタＮＭ１３のゲートが第三のインバータＩＮＶ４の出力ノードに接続され、第三のＰチャネルＭＯＳトランジスタＰＭ１３のゲートが第三のインバータＩＮＶ４の入力ノードに接続された一対の第三のＮチャネルＭＯＳトランジスタＮＭ１３及び第三のＰチャネルＭＯＳトランジスタＰＭ１３と、相互に並列接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ１４及び第四のＰチャネルＭＯＳトランジスタＰＭ１４であって、第四のＮチャネルＭＯＳトランジスタＮＭ１４のドレイン及び第四のＰチャネルＭＯＳトランジスタＰＭ１４のソースがＱ出力又は第四のインバータＩＮＶ１５の出力ノードに接続され、第四のＮチャネルＭＯＳトランジスタＮＭ１４のゲートが第三のインバータＩＮＶ１４の入力ノードに接続され、第四のＰチャネルＭＯＳトランジスタＰＭ１４のゲートが第三のインバータＩＮＶ４の出力ノードに接続された一対の第四のＮチャネルＭＯＳトランジスタＮＭ１４及び第四のＰチャネルＭＯＳトランジスタＰＭ１４とを備えている。ＥＸ−ＮＯＲ論理回路ＥＸ−ＮＯＲ２は、ノードＸとＱ出力との排他的否定論理和を論理演算する。
【００５３】
クロック制御回路ＣＬＫ−ＣＴＲＬ２は、クロック信号ＣＫが一方側入力に入力され、第一のＮチャネルＭＯＳトランジスタＮＭ１１のソース及び第一のＰチャネルＭＯＳトランジスタＰＭ１１のドレイン並びに第二のＮチャネルＭＯＳトランジスタＮＭ１２のソース及び第二のＰチャネルＭＯＳトランジスタＰＭ１２のドレインが他方側入力に接続されたＮＡＮＤ論理回路ＮＡＮＤ１１と、ＮＡＮＤ論理回路ＮＡＮＤ１１の出力ノードに縦続接続された第五のインバータＩＮＶ１８と、クロック信号ＣＫが一方側入力に入力され、第三のＮチャネルＭＯＳトランジスタＮＭ１３のソース及び第三のＰチャネルＭＯＳトランジスタＰＭ１３のドレイン並びに第四のＮチャネルＭＯＳトランジスタＮＭ１４のソース及び第四のＰチャネルＭＯＳトランジスタＰＭ１４のドレインが他方側入力に接続されたＮＯＲ論理回路ＮＯＲ１１と、ＮＯＲ論理回路ＮＯＲ１１の出力ノードに縦続接続された第六のインバータＩＮＶ１９とを備え、第五のインバータＩＮＶ１８の出力ノードから第一の内部クロック信号ＣＨＩを供給し、ＮＡＮＤ論理回路ＮＡＮＤ１１の出力ノードから第一の反転内部クロック信号ＣＨＩＢを供給し、第六のインバータＩＮＶ１９の出力ノードから第二の内部クロック信号ＣＬＩを供給し、ＮＯＲ論理回路ＮＯＲ１１の出力ノードから第二の反転内部クロック信号ＣＬＩＢを供給する。第一の内部クロック信号ＣＨＩは第一のトランスミッションゲートＴＧ１１のＮチャネルＭＯＳトランジスタ及び第一のクロックドインバータＩＮＶ１３のＰチャネルＭＯＳトランジスタに供給され、第一の反転内部クロック信号ＣＨＩＢは第一のクロックドインバータＩＮＶ１３のＮチャネルＭＯＳトランジスタ及び第一のトランスミッションゲートＴＧ１１のＰチャネルＭＯＳトランジスタに供給され、第二の内部クロック信号ＣＬＩは第二のトランスミッションゲートＴＧ１２のＮチャネルＭＯＳトランジスタ及び第二のクロックドインバータＩＮＶ１６のＰチャネルＭＯＳトランジスタに供給され、第二の反転内部クロック信号ＣＬＩＢは第二のクロックドインバータＩＮＶ１６のＮチャネルＭＯＳトランジスタ及び第二のトランスミッションゲートＴＧ１２のＰチャネルＭＯＳトランジスタに供給される。尚、図６においては、簡単のため、ＮチャネルＭＯＳトランジスタ側に供給される内部クロック信号及び反転内部クロック信号のみ示している。
【００５４】
図６に示す本発明の第二の実施の形態に係るフリップフロップ回路の具体的動作は、図４に示す本発明の第二の実施の形態に係るフリップフロップ回路の基本動作に従って全く同様に行われる。尚、図６に示す本発明の第二の実施の形態に係るフリップフロップ回路は、具体的回路構成の一例であるので、同様の機能を確保しつつ、その構成を変更することができる。
【００５５】
【発明の効果】
本発明に係る半導体集積回路装置によれば、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の入力信号が出力信号と同一論理値の場合は内部クロック信号を一定値に保持して信号伝送回路の動作を抑制し、信号伝送回路の入力信号が出力信号と異なる論理値の場合は内部クロック信号を通常のクロック信号として信号伝送回路を動作させて、信号伝送回路の消費電力を低減することが可能な構成のフリップフロップ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係るフリップフロップ回路のブロック図である。
【図２】本発明の第一の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【図３】本発明の第一の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【図４】本発明の第二の実施の形態に係るフリップフロップ回路のブロック図である。
【図５】本発明の第二の実施の形態に係るフリップフロップ回路の動作タイミングチャートである。
【図６】本発明の第二の実施の形態に係るフリップフロップ回路の具体例の回路図である。
【図７】従来のフリップフロップ回路の回路図である。
【図８】先に開示された低消費電力フリップフロップ回路の回路図である。
【符号の説明】
ＬＴＬ ラッチ回路
ＨＴＬ ラッチ回路
ＥＸ−ＯＲ ＥＸ−ＯＲ論理回路
ＥＸ−ＮＯＲ ＥＸ−ＮＯＲ論理回路
ＯＲ ＯＲ論理回路
ＡＮＤ ＡＮＤ論理回路
ＮＯＲ ＮＯＲ論理回路
ＮＡＮＤ ＮＡＮＤ論理回路
ＩＮＶ インバータ又はクロックドインバータ
ＴＧ トランスミッションゲート
ＮＭ ＮチャネルＭＯＳトランジスタ
ＰＭ ＰチャネルＭＯＳトランジスタ
Claims (8)
- 第一の内部クロック信号が第一の信号レベルのときに入力信号を通過させ、前記第一の内部クロック信号が第二の信号レベルのときに入力信号を保持する第一のラッチ回路と、
前記第一のラッチ回路に縦続接続され、第二の内部クロック信号が第二の信号レベルのときに入力信号を通過させ、前記第二の内部クロック信号が第一の信号レベルのときに入力信号を保持する第二のラッチ回路と、
前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第一の比較回路と、
前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第二の比較回路と、
前記第一の比較回路による比較の結果、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は所定のクロック信号を前記第一の内部クロック信号として出力する第一のクロック制御回路と、
前記第二の比較回路による比較の結果、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は前記所定のクロック信号を前記第二の内部クロック信号として出力する第二のクロック制御回路と、
を備えていることを特徴とする半導体集積回路装置。 - 前記第一の比較回路はＥＸ−ＮＯＲ論理回路、前記第二の比較回路はＥＸ−ＯＲ論理回路、前記第一のクロック制御回路はＯＲ論理回路、前記第二のクロック制御回路はＡＮＤ論理回路であることを特徴とする請求項１に記載の半導体集積回路装置。
- 前記第一の比較回路はＥＸ−ＯＲ論理回路、前記第二の比較回路はＥＸ−ＮＯＲ論理回路、前記第一のクロック制御回路はＡＮＤ論理回路、前記第二のクロック制御回路はＯＲ論理回路であることを特徴とする請求項１に記載の半導体集積回路装置。
- Ｄ入力に入力ノードが接続され、所定のノードＸに出力ノードが接続され、クロック入力ノードに入力される第一の内部クロック信号が第一の信号レベルである間は信号を通過させ、第一の内部クロック信号が第二の信号レベルである間は信号を保持する第一のラッチ回路と、
前記ノードＸに入力ノードが接続され、Ｑ出力に出力ノードが接続され、クロック入力ノードに入力される第二の内部クロック信号が第二の信号レベルである間は信号を通過させ、第二の内部クロック信号が第一の信号レベルである間は信号を保持する第二のラッチ回路と、
前記Ｄ入力が一方側入力に入力され、前記ノードＸに他方側入力が接続された第一の比較回路と、
前記第一の比較回路の出力ノードが一方側入力に接続され、所定のクロック信号が他方側入力に入力され、前記第一の内部クロック信号を出力する第一のクロック制御回路と、
前記ノードＸに一方側入力が接続され、前記Ｑ出力が他方側入力に入力される第二の比較回路と、
前記第二の比較回路の出力ノードが一方側入力に接続され、前記所定のクロック信号が他方側入力に入力され、前記第二の内部クロック信号を出力する第二のクロック制御回路と、
を備えていることを特徴とする半導体集積回路装置。 - 前記第一のラッチ回路は、前記Ｄ入力に入力ノードが接続された第一のインバータと、前記第一のインバータの出力ノードに縦続接続された第一のトランスミッションゲートと、前記第一のトランスミッションゲートの出力ノードに縦続接続され、前記ノードＸに出力ノードが接続された第二のインバータと、前記第二のインバータに相互接続された第一のクロックドインバータとを備えており、
前記第二のラッチ回路は、前記ノードＸに入力ノードが接続された第三のインバータと、前記第三のインバータの出力ノードに縦続接続された第二のトランスミッションゲートと、前記第二のトランスミッションゲートの出力ノードに縦続接続された第四のインバータと、前記第四のインバータに相互接続された第二のクロックドインバータとを備えていることを特徴とする請求項４に記載の半導体集積回路装置。 - 前記第一の比較回路は、
相互に並列接続された一対の第一のＮチャネルＭＯＳトランジスタ及び第一のＰチャネルＭＯＳトランジスタであって、前記第一のＮチャネルＭＯＳトランジスタのドレイン及び前記第一のＰチャネルＭＯＳトランジスタのソースが前記第一のトランスミッションゲートの出力ノードに接続され、前記第一のＮチャネルＭＯＳトランジスタのゲートが前記第一のインバータの出力ノードに接続され、前記第一のＰチャネルＭＯＳトランジスタのゲートが前記Ｄ入力に接続された一対の前記第一のＮチャネルＭＯＳトランジスタ及び前記第一のＰチャネルＭＯＳトランジスタと、
相互に並列接続された一対の第二のＮチャネルＭＯＳトランジスタ及び第二のＰチャネルＭＯＳトランジスタであって、前記第二のＮチャネルＭＯＳトランジスタのドレイン及び前記第二のＰチャネルＭＯＳトランジスタのソースが前記ノードＸに接続され、前記第二のＮチャネルＭＯＳトランジスタのゲートが前記Ｄ入力に接続され、前記第二のＰチャネルＭＯＳトランジスタのゲートが前記第一のインバータの出力ノードに接続された一対の前記第二のＮチャネルＭＯＳトランジスタ及び前記第二のＰチャネルＭＯＳトランジスタとを備えており、
前記第二の比較回路は、
相互に並列接続された一対の第三のＮチャネルＭＯＳトランジスタ及び第三のＰチャネルＭＯＳトランジスタであって、前記第三のＮチャネルＭＯＳトランジスタのドレイン及び前記第三のＰチャネルＭＯＳトランジスタのソースが前記第二のトランスミッションゲートの出力ノードに接続され、前記第三のＮチャネルＭＯＳトランジスタのゲートが前記第三のインバータの入力ノードに接続され、前記第三のＰチャネルＭＯＳトランジスタのゲートが前記第三のインバータの出力ノードに接続された一対の前記第三のＮチャネルＭＯＳトランジスタ及び前記第三のＰチャネルＭＯＳトランジスタと、
相互に並列接続された一対の第四のＮチャネルＭＯＳトランジスタ及び第四のＰチャネルＭＯＳトランジスタであって、前記第四のＮチャネルＭＯＳトランジスタのドレイン及び前記第四のＰチャネルＭＯＳトランジスタのソースが前記第四のインバータの出力ノードに接続され、前記第四のＮチャネルＭＯＳトランジスタのゲートが前記第三のインバータの出力ノードに接続され、前記第四のＰチャネルＭＯＳトランジスタのゲートが前記第三のインバータの入力ノードに接続された一対の第四のＮチャネルＭＯＳトランジスタ及び第四のＰチャネルＭＯＳトランジスタとを備えていることを特徴とする請求項５に記載の半導体集積回路装置。 - 前記第一のクロック制御回路は、
前記クロック信号が一方側入力に入力され、前記第一のＮチャネルＭＯＳトランジスタのソース及び前記第一のＰチャネルＭＯＳトランジスタのドレイン並びに前記第二のＮチャネルＭＯＳトランジスタのソース及び前記第二のＰチャネルＭＯＳトランジスタのドレインが他方側入力に接続されたＮＯＲ論理回路と、
前記ＮＯＲ論理回路の出力ノードに縦続接続された第五のインバータとを備え、
前記第二のクロック制御回路は、
前記クロック信号が一方側入力に入力され、前記第三のＮチャネルＭＯＳトランジスタのソース及び前記第三のＰチャネルＭＯＳトランジスタのドレイン並びに前記第四のＮチャネルＭＯＳトランジスタのソース及び前記第四のＰチャネルＭＯＳトランジスタのドレインが他方側入力に接続されたＮＡＮＤ論理回路と、
前記ＮＡＮＤ論理回路の出力ノードに縦続接続された第六のインバータとを備え、
前記第五のインバータの出力ノードから前記第一の内部クロック信号を前記第一のトランスミッションゲートのＮチャネルＭＯＳトランジスタ及び前記第一のクロックドインバータのＰチャネルＭＯＳトランジスタに供給し、前記ＮＯＲ論理回路の出力ノードから前記第一の内部クロック信号の論理反転信号である第一の反転内部クロック信号を前記第一のクロックドインバータのＮチャネルＭＯＳトランジスタ及び前記第一のトランスミッションゲートのＰチャネルＭＯＳトランジスタに供給し、前記第六のインバータの出力ノードから前記第二の内部クロック信号を前記第二のトランスミッションゲートのＮチャネルＭＯＳトランジスタ及び前記第二のクロックドインバータのＰチャネルＭＯＳトランジスタに供給し、前記ＮＡＮＤ論理回路の出力ノードから前記第二の内部クロック信号の論理反転信号である第二の反転内部クロック信号を前記第二のクロックドインバータのＮチャネルＭＯＳトランジスタ及び前記第二のトランスミッションゲートのＰチャネルＭＯＳトランジスタに供給することを特徴とする請求項６に記載の半導体集積回路装置。 - 前記第二のラッチ回路はさらに、前記第二のトランスミッションゲートの出力ノードに縦続接続され、出力ノードが前記Ｑ出力に接続された第七のインバータを備えていることを特徴とする請求項５に記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214326A JP4095367B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体集積回路装置 |
| US10/230,308 US6630853B1 (en) | 2002-07-23 | 2002-08-29 | Semiconductor integrated circuit including conditional clocking flip-flop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214326A JP4095367B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056667A JP2004056667A (ja) | 2004-02-19 |
| JP4095367B2 true JP4095367B2 (ja) | 2008-06-04 |
Family
ID=28672724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002214326A Expired - Fee Related JP4095367B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6630853B1 (ja) |
| JP (1) | JP4095367B2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487652B1 (ko) * | 2002-08-22 | 2005-05-03 | 삼성전자주식회사 | 클럭신호 라인에 대한 부하를 줄일 수 있는 플립플롭 |
| KR100487654B1 (ko) * | 2002-10-22 | 2005-05-03 | 삼성전자주식회사 | 저전력 플립플롭 회로 |
| JP4288066B2 (ja) * | 2002-12-27 | 2009-07-01 | エヌエックスピー ビー ヴィ | 回路装置 |
| JP2006101269A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | ラッチクロック生成回路及びシリアル−パラレル変換回路 |
| US7631209B2 (en) * | 2004-12-13 | 2009-12-08 | Lsi Corporation | Turning off clock to flip flops |
| JP5355665B2 (ja) * | 2005-05-25 | 2013-11-27 | 株式会社東芝 | 半導体集積回路装置 |
| JP2007006463A (ja) | 2005-05-25 | 2007-01-11 | Toshiba Corp | 半導体集積回路装置 |
| JP4820586B2 (ja) | 2005-06-29 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| DE102005060394B4 (de) * | 2005-12-16 | 2012-10-11 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung |
| US20090195285A1 (en) * | 2006-06-05 | 2009-08-06 | Panasonic Corporation | Semiconductor integrated circuit |
| US7508902B2 (en) * | 2006-07-17 | 2009-03-24 | Chunghwa Picture Tubes Ltd. | Shift register |
| JP2008028930A (ja) * | 2006-07-25 | 2008-02-07 | Toshiba Corp | 半導体集積回路及びその設計方法 |
| JP4224094B2 (ja) | 2006-09-27 | 2009-02-12 | 株式会社東芝 | 半導体集積回路装置 |
| WO2008113105A1 (en) * | 2007-03-16 | 2008-09-25 | G2 Microsystems Pty Ltd | Low power flip-flop circuit and operation |
| TWI337006B (en) * | 2007-04-14 | 2011-02-01 | Raydium Semiconductor Corp | Flip-flop and shift register |
| JP2009053989A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | 半導体回路設計方法 |
| WO2009084271A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | シフトレジスタ |
| JP5139132B2 (ja) * | 2008-03-31 | 2013-02-06 | 株式会社東芝 | 半導体集積回路 |
| US7772906B2 (en) * | 2008-04-09 | 2010-08-10 | Advanced Micro Devices, Inc. | Low power flip flop through partially gated slave clock |
| EP2149886B1 (fr) * | 2008-07-30 | 2012-06-06 | STMicroelectronics (Rousset) SAS | Protection d'un circuit électronique à bascules contre des injections de fautes |
| JP5117957B2 (ja) * | 2008-08-11 | 2013-01-16 | ラピスセミコンダクタ株式会社 | フリップフロップ回路 |
| EP2515437A4 (en) * | 2009-12-18 | 2014-02-26 | Fujitsu Ltd | LOCKING CIRCUIT AND CLOCK SIGNAL CONTROL CIRCUIT |
| US8289048B2 (en) * | 2010-04-28 | 2012-10-16 | Intel Corporation | State transitioning clock gating |
| US8432195B2 (en) * | 2010-11-05 | 2013-04-30 | Qualcomm Incorporated | Latch circuits with synchronous data loading and self-timed asynchronous data capture |
| JP2013025338A (ja) | 2011-07-15 | 2013-02-04 | Renesas Electronics Corp | 半導体装置の設計方法、設計装置、及び半導体装置 |
| US8558594B2 (en) * | 2011-09-27 | 2013-10-15 | Apple Inc. | Reduced frequency clock delivery with local recovery |
| US9911470B2 (en) | 2011-12-15 | 2018-03-06 | Nvidia Corporation | Fast-bypass memory circuit |
| US9435861B2 (en) | 2012-10-29 | 2016-09-06 | Nvidia Corporation | Efficient scan latch systems and methods |
| US9842631B2 (en) | 2012-12-14 | 2017-12-12 | Nvidia Corporation | Mitigating external influences on long signal lines |
| US8860484B2 (en) * | 2013-03-15 | 2014-10-14 | Oracle International Corporation | Fine grain data-based clock gating |
| US10141930B2 (en) | 2013-06-04 | 2018-11-27 | Nvidia Corporation | Three state latch |
| US9306545B2 (en) * | 2014-01-14 | 2016-04-05 | Arm Limited | Master-slave flip-flop circuit and method of operating the master-slave flip-flop circuit |
| US9356583B2 (en) | 2014-08-29 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Flip-flop circuit |
| US9525401B2 (en) * | 2015-03-11 | 2016-12-20 | Nvidia Corporation | Low clocking power flip-flop |
| US9876488B2 (en) * | 2015-11-02 | 2018-01-23 | Mediatek Inc. | Flip-flop circuit with data-driven clock |
| US10056882B2 (en) * | 2015-12-30 | 2018-08-21 | Texas Instruments Incorporated | Ultra-low power static state flip flop |
| US9923552B2 (en) | 2016-07-20 | 2018-03-20 | Nxp B.V. | Latch circuitry |
| US11468958B1 (en) * | 2021-06-11 | 2022-10-11 | Winbond Electronics Corp. | Shift register circuit and a method for controlling a shift register circuit |
| KR20220169805A (ko) | 2021-06-21 | 2022-12-28 | 삼성전자주식회사 | 제어 신호 생성 회로를 포함하는 플립 플롭 |
| US20230198527A1 (en) * | 2021-12-17 | 2023-06-22 | Advanced Micro Devices, Inc. | Clock gating using a cascaded clock gating control signal |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
| US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
| US5027085A (en) * | 1989-10-03 | 1991-06-25 | Analog Devices, Inc. | Phase detector for phase-locked loop clock recovery system |
| US5799048A (en) * | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
| TW419825B (en) | 1998-08-26 | 2001-01-21 | Toshiba Corp | Flip-flop circuit with clock signal control function and clock control signal |
-
2002
- 2002-07-23 JP JP2002214326A patent/JP4095367B2/ja not_active Expired - Fee Related
- 2002-08-29 US US10/230,308 patent/US6630853B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004056667A (ja) | 2004-02-19 |
| US6630853B1 (en) | 2003-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095367B2 (ja) | 半導体集積回路装置 | |
| JP5140459B2 (ja) | 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法 | |
| JP4820586B2 (ja) | 半導体集積回路装置 | |
| JP5175399B2 (ja) | 改良クロック・ゲーティング・セルを用いるシステム、及び方法 | |
| KR101736437B1 (ko) | 플립플롭 회로 | |
| JP5807333B2 (ja) | ディレイラッチ回路、および、ディレイフリップフロップ | |
| TWI475352B (zh) | 狀態保持電路及該種電路之操作方法 | |
| US7779372B2 (en) | Clock gater with test features and low setup time | |
| JP2007043666A (ja) | 半導体集積回路装置 | |
| JP2009288056A (ja) | スキャン出力信号遮断機能付きスキャンフリップフロップ | |
| JP3900126B2 (ja) | 論理処理回路、半導体デバイス及び論理処理装置 | |
| JP2007006463A (ja) | 半導体集積回路装置 | |
| JP2006121197A (ja) | レジスタ回路、レジスタ回路を含む同期式集積回路 | |
| JP2004056428A (ja) | バッファ回路とバッファツリー及び半導体装置 | |
| US20080012619A1 (en) | Master-Slave Flip-Flop, Trigger Flip-Flop and Counter | |
| US7557616B2 (en) | Limited switch dynamic logic cell based register | |
| JPH08256044A (ja) | 記憶回路およびフリップフロップ回路 | |
| US8026754B2 (en) | Low latency flop circuit | |
| JP3339562B2 (ja) | フリップフロップ回路 | |
| JP3655505B2 (ja) | トライステートバッファ回路 | |
| JP2008109608A (ja) | フリップフロップ回路 | |
| US20210184657A1 (en) | Apparatus for Asynchronous Latch with Improved Performance and Associated Methods | |
| JP5457727B2 (ja) | 半導体集積回路装置 | |
| JP2002026697A (ja) | フリップフロップ回路 | |
| JP3789251B2 (ja) | レジスタ回路及びラッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |