JP2002026704A - クロック異常検出装置及びその方法 - Google Patents
クロック異常検出装置及びその方法Info
- Publication number
- JP2002026704A JP2002026704A JP2000204442A JP2000204442A JP2002026704A JP 2002026704 A JP2002026704 A JP 2002026704A JP 2000204442 A JP2000204442 A JP 2000204442A JP 2000204442 A JP2000204442 A JP 2000204442A JP 2002026704 A JP2002026704 A JP 2002026704A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- frequency
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成で入力クロック信号の異常を
検出する。 【解決手段】 入力クロック信号を２分周し、この分周
出力信号を夫々のデータとする２つのＤフリップフロッ
プ１４、１５において、この分周出力を入力クロック信
号の略１／２周期分遅延回路１２で遅延した信号、及び
この遅延信号を反転回路１３で反転した信号を夫々クロ
ックとし、これらのクロックの立ち上がりタイミングで
分周出力信号のサンプリングを行う。これにより、分周
出力信号のパルス幅が入力クロック信号の略１／２周期
未満になると、Ｄフリップフロップ１４又は１５の出力
が変化し、入力クロック信号の異常が検出可能となる。
検出する。 【解決手段】 入力クロック信号を２分周し、この分周
出力信号を夫々のデータとする２つのＤフリップフロッ
プ１４、１５において、この分周出力を入力クロック信
号の略１／２周期分遅延回路１２で遅延した信号、及び
この遅延信号を反転回路１３で反転した信号を夫々クロ
ックとし、これらのクロックの立ち上がりタイミングで
分周出力信号のサンプリングを行う。これにより、分周
出力信号のパルス幅が入力クロック信号の略１／２周期
未満になると、Ｄフリップフロップ１４又は１５の出力
が変化し、入力クロック信号の異常が検出可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はクロック異常検出装
置及びその方法に関するものであり、特に入力クロック
信号にひげ状のパルスが混入している場合に入力クロッ
ク信号の異常を検出する好適なクロック異常検出装置及
びその方法を提供するものである。
置及びその方法に関するものであり、特に入力クロック
信号にひげ状のパルスが混入している場合に入力クロッ
ク信号の異常を検出する好適なクロック異常検出装置及
びその方法を提供するものである。
【０００２】
【従来の技術】図５に、特開平３−１９６２０９号公報
に示された従来方式のクロック異常検出回路の構成を示
す。図５において、周波数ｆ１の監視クロックＣＫｓ
で、周波数ｆ２（ｆ１＞ｆ２）の被監視クロックＣＫに
混入するヒゲ状パルスを検出するに当たり、被監視クロ
ックＣＫを分周する第１分周部５１と、第１分周部５１
出力Ｄ１を監視クロックＣＫｓに同期してサンプリング
する第１サンプリング部５３と、被監視クロックＣＫを
監視クロックＣＫｓに同期してサンプリングする第２サ
ンプリング部５２と、第２サンプリング部５２出力Ｓ２
を第１分周部５１と同一の分周比で分周する第２分周部
５４と、第２分周部５４出力Ｄ２と第１サンプリング部
５３出力Ｓ１との不一致を検出する第１検出部５６と、
第２サンプリング部５２出力Ｓ２を入力としてそのレベ
ル変化の周期性が乱れたことを検出する第２検出部５５
からなり、第１検出部５６又は第２検出部５５からの第
１検出出力ＡＬＭ１又は第２検出出力ＡＬＭ２をクロッ
ク異常検出信号ＡＬＭとして得るものである。
に示された従来方式のクロック異常検出回路の構成を示
す。図５において、周波数ｆ１の監視クロックＣＫｓ
で、周波数ｆ２（ｆ１＞ｆ２）の被監視クロックＣＫに
混入するヒゲ状パルスを検出するに当たり、被監視クロ
ックＣＫを分周する第１分周部５１と、第１分周部５１
出力Ｄ１を監視クロックＣＫｓに同期してサンプリング
する第１サンプリング部５３と、被監視クロックＣＫを
監視クロックＣＫｓに同期してサンプリングする第２サ
ンプリング部５２と、第２サンプリング部５２出力Ｓ２
を第１分周部５１と同一の分周比で分周する第２分周部
５４と、第２分周部５４出力Ｄ２と第１サンプリング部
５３出力Ｓ１との不一致を検出する第１検出部５６と、
第２サンプリング部５２出力Ｓ２を入力としてそのレベ
ル変化の周期性が乱れたことを検出する第２検出部５５
からなり、第１検出部５６又は第２検出部５５からの第
１検出出力ＡＬＭ１又は第２検出出力ＡＬＭ２をクロッ
ク異常検出信号ＡＬＭとして得るものである。
【０００３】従来のクロック異常検出回路の他の例とし
て、特許第２５８１０２４号公報に記載されているクロ
ック異常検出回路の例を図６に示す。図６において、周
期ｔ１のクロック信号ＣＫを入力し入力信号の立上りか
ら一定時間のパルスを生成する単安定マルチバイブレー
タ６３と、クロック信号を入力し反転信号を出力する反
転回路６１と、反転回路６１の出力信号の立上りでカウ
ント動作し単安定マルチバイブレータ６３で生成された
パルスの立下りでクリアされる非同期クリアカウンタ６
２とから構成されており、非同期クリアカウンタ６２の
ＱＢの出力ＡＬをクロック異常検出信号としているもの
である。
て、特許第２５８１０２４号公報に記載されているクロ
ック異常検出回路の例を図６に示す。図６において、周
期ｔ１のクロック信号ＣＫを入力し入力信号の立上りか
ら一定時間のパルスを生成する単安定マルチバイブレー
タ６３と、クロック信号を入力し反転信号を出力する反
転回路６１と、反転回路６１の出力信号の立上りでカウ
ント動作し単安定マルチバイブレータ６３で生成された
パルスの立下りでクリアされる非同期クリアカウンタ６
２とから構成されており、非同期クリアカウンタ６２の
ＱＢの出力ＡＬをクロック異常検出信号としているもの
である。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た図５の従来方式のクロック異常検出回路では、被監視
クロックＣＫよりも周波数の高い監視用クロックＣＫｓ
を必要とするため、回路構成が複雑になると共に、被監
視クロック信号の周波数ｆ２が監視用クロック信号の周
波数ｆ１より高い場合（ｆ１＜ｆ２）、全く対応できな
いという問題がある。
た図５の従来方式のクロック異常検出回路では、被監視
クロックＣＫよりも周波数の高い監視用クロックＣＫｓ
を必要とするため、回路構成が複雑になると共に、被監
視クロック信号の周波数ｆ２が監視用クロック信号の周
波数ｆ１より高い場合（ｆ１＜ｆ２）、全く対応できな
いという問題がある。
【０００５】更に、図６に示した特許第２５８１０２４
号公報のクロック異常検出回路では、コンデンサ、抵
抗、及び単安定マルチバイブレータＩＣから構成される
単安定マルチバイブレータを使用しており、ＬＳＩに組
み込むことを考えた場合、実装面積が大きくなったり、
単安定マルチバイブレータを構成する素子自体の個体差
とコンデンサの定常誤差があるため、特にｎｓオーダー
の短いパルス幅の精度が得られず、出力パルス幅に限界
があり、クロック信号の周波数が高い場合、適用できな
いという問題がある。
号公報のクロック異常検出回路では、コンデンサ、抵
抗、及び単安定マルチバイブレータＩＣから構成される
単安定マルチバイブレータを使用しており、ＬＳＩに組
み込むことを考えた場合、実装面積が大きくなったり、
単安定マルチバイブレータを構成する素子自体の個体差
とコンデンサの定常誤差があるため、特にｎｓオーダー
の短いパルス幅の精度が得られず、出力パルス幅に限界
があり、クロック信号の周波数が高い場合、適用できな
いという問題がある。
【０００６】そこで、本発明はかかる従来技術の問題点
を解決すべくなされたものであって、その目的とすると
ころは、入力クロック信号の２分周信号を入力クロック
信号の略１／２周期遅延したタイミングで、２分周信号
のサンプリングを行うことにより、入力クロック信号の
異常を検出するといった従来より簡単な構成でクロック
異常検出装置及びクロック異常検出方法を提供すること
にある。
を解決すべくなされたものであって、その目的とすると
ころは、入力クロック信号の２分周信号を入力クロック
信号の略１／２周期遅延したタイミングで、２分周信号
のサンプリングを行うことにより、入力クロック信号の
異常を検出するといった従来より簡単な構成でクロック
異常検出装置及びクロック異常検出方法を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明によれば、入力ク
ロック信号を２分周する分周手段と、この分周出力を前
記入力クロック信号の略１／２周期分遅延する遅延手段
と、この遅延出力で前記分周出力をサンプリングするサ
ンプリング手段とを含み、このサンプリング出力により
前記入力クロック信号の異常検出をなすようにしたこと
を特徴とするクロック異常検出装置が得られる。
ロック信号を２分周する分周手段と、この分周出力を前
記入力クロック信号の略１／２周期分遅延する遅延手段
と、この遅延出力で前記分周出力をサンプリングするサ
ンプリング手段とを含み、このサンプリング出力により
前記入力クロック信号の異常検出をなすようにしたこと
を特徴とするクロック異常検出装置が得られる。
【０００８】そして、前記サンプリング手段は、前記遅
延出力から正相信号及び逆相信号を生成する手段を含
み、前記分周出力を前記正相信号のタイミングでサンプ
リングを行う第１のサンプリング手段と、前記分周出力
を前記逆相信号のタイミングでサンプリングを行う第２
のサンプリング手段とから構成されていることを特徴と
する。
延出力から正相信号及び逆相信号を生成する手段を含
み、前記分周出力を前記正相信号のタイミングでサンプ
リングを行う第１のサンプリング手段と、前記分周出力
を前記逆相信号のタイミングでサンプリングを行う第２
のサンプリング手段とから構成されていることを特徴と
する。
【０００９】また、前記第１、第２のサンプリング手段
は、前記分周出力をデ−タ入力とし前記正相信号、前記
逆相信号をクロック入力とするＤフリップフロップであ
ることを特徴とし、前記第１及び第２のサンプリング手
段のサンプリング出力の論理和を行って、前記入力クロ
ック信号の異常検出信号を生成する論理和回路を更に含
むことを特徴とする。
は、前記分周出力をデ−タ入力とし前記正相信号、前記
逆相信号をクロック入力とするＤフリップフロップであ
ることを特徴とし、前記第１及び第２のサンプリング手
段のサンプリング出力の論理和を行って、前記入力クロ
ック信号の異常検出信号を生成する論理和回路を更に含
むことを特徴とする。
【００１０】更に、本発明によれば、入力クロック信号
を２分周する分周ステップと、この分周出力を前記入力
クロック信号の略１／２周期分遅延する遅延ステップ
と、この遅延出力で前記分周出力をサンプリングするサ
ンプリングステップとを含み、このサンプリング出力に
より前記入力クロック信号の異常検出をなすようにした
ことを特徴とするクロック異常検出方法が得られる。。
を２分周する分周ステップと、この分周出力を前記入力
クロック信号の略１／２周期分遅延する遅延ステップ
と、この遅延出力で前記分周出力をサンプリングするサ
ンプリングステップとを含み、このサンプリング出力に
より前記入力クロック信号の異常検出をなすようにした
ことを特徴とするクロック異常検出方法が得られる。。
【００１１】そして、前記サンプリングステップは、前
記遅延出力から正相信号及び逆相信号を生成するステッ
プと、前記分周出力を前記正相信号のタイミングでサン
プリングを行う第１のサンプリングステップと、前記分
周出力を前記逆相信号のタイミングでサンプリングを行
う第２のサンプリングステップと、前記第１及び第２の
サンプリングステップのサンプリング出力の論理和を行
って、前記入力クロック信号の異常検出信号を生成する
ステップとを有することを特徴とする。
記遅延出力から正相信号及び逆相信号を生成するステッ
プと、前記分周出力を前記正相信号のタイミングでサン
プリングを行う第１のサンプリングステップと、前記分
周出力を前記逆相信号のタイミングでサンプリングを行
う第２のサンプリングステップと、前記第１及び第２の
サンプリングステップのサンプリング出力の論理和を行
って、前記入力クロック信号の異常検出信号を生成する
ステップとを有することを特徴とする。
【００１２】本発明の作用を述べる。入力クロック信号
を２分周し、この分周出力信号を夫々のデータとする２
つのＤフリップフロップにおいて、この分周出力を入力
クロック信号の略１／２周期分遅延した信号、及びこの
遅延信号を反転した信号を夫々クロックとし、これらの
クロックの立ち上がりタイミングで分周出力信号のサン
プリングを行う。これにより、分周出力信号のパルス幅
が入力クロック信号の略１／２周期未満になると、Ｄフ
リップフロップの出力が変化し、その結果、入力クロッ
クの異常が検出可能となる。
を２分周し、この分周出力信号を夫々のデータとする２
つのＤフリップフロップにおいて、この分周出力を入力
クロック信号の略１／２周期分遅延した信号、及びこの
遅延信号を反転した信号を夫々クロックとし、これらの
クロックの立ち上がりタイミングで分周出力信号のサン
プリングを行う。これにより、分周出力信号のパルス幅
が入力クロック信号の略１／２周期未満になると、Ｄフ
リップフロップの出力が変化し、その結果、入力クロッ
クの異常が検出可能となる。
【００１３】
【発明の実施の形態】以下に、図面を参照しつつ本発明
の実施の形態について説明する。図１は本発明の実施の
形態としてのクロック異常検出装置の構成を示すブロッ
ク図である。図１を参照すると、本発明におけるクロッ
ク異常検出装置は、２分周回路１１、遅延回路１２、反
転回路１３、Ｄフリップフロップ１４、１５及び論理和
回路１６から成る構成である。
の実施の形態について説明する。図１は本発明の実施の
形態としてのクロック異常検出装置の構成を示すブロッ
ク図である。図１を参照すると、本発明におけるクロッ
ク異常検出装置は、２分周回路１１、遅延回路１２、反
転回路１３、Ｄフリップフロップ１４、１５及び論理和
回路１６から成る構成である。
【００１４】２分周回路１１は本発明における監視対象
信号である周期ｔの入力クロック信号ＣＫの２分周信号
ＣＫＤを生成する。２分周信号ＣＫＤは遅延回路１２に
よりｔ／２だけ遅延された遅延信号Ｄｄとなる。Ｄフリ
ップフロップ１４は遅延信号Ｄｄをクロック、２分周信
号ＣＫＤをデータとして取り込む。つまり、遅延信号Ｄ
ｄの立ち上がりタイミングで２分周信号ＣＫＤのサンプ
リングを行う。サンプリング結果をＤフリップフロップ
１４の反転出力ＦＦ１として出力する。
信号である周期ｔの入力クロック信号ＣＫの２分周信号
ＣＫＤを生成する。２分周信号ＣＫＤは遅延回路１２に
よりｔ／２だけ遅延された遅延信号Ｄｄとなる。Ｄフリ
ップフロップ１４は遅延信号Ｄｄをクロック、２分周信
号ＣＫＤをデータとして取り込む。つまり、遅延信号Ｄ
ｄの立ち上がりタイミングで２分周信号ＣＫＤのサンプ
リングを行う。サンプリング結果をＤフリップフロップ
１４の反転出力ＦＦ１として出力する。
【００１５】また、遅延信号Ｄｄは、反転回路１３によ
り論理反転され反転信号Ｄｉとなる。Ｄフリップフロッ
プ１５は反転信号Ｄｉをクロック、２分周信号ＣＫＤを
データとして取り込む。つまり、反転信号Ｄｉの立ち上
がりタイミングで２分周信号ＣＫＤのサンプリングを行
う。サンプリング結果をＤフリップフロップ１５の出力
ＦＦ２として出力する。
り論理反転され反転信号Ｄｉとなる。Ｄフリップフロッ
プ１５は反転信号Ｄｉをクロック、２分周信号ＣＫＤを
データとして取り込む。つまり、反転信号Ｄｉの立ち上
がりタイミングで２分周信号ＣＫＤのサンプリングを行
う。サンプリング結果をＤフリップフロップ１５の出力
ＦＦ２として出力する。
【００１６】Ｄフリップフロップ１４の反転出力ＦＦ１
及びＤフリップフロップ１５の出力ＦＦ２は共に論理和
回路１６に入力され、論理和回路１６は入力クロック信
号の状態をアラ−ム信号ＡＬＭとして出力する。
及びＤフリップフロップ１５の出力ＦＦ２は共に論理和
回路１６に入力され、論理和回路１６は入力クロック信
号の状態をアラ−ム信号ＡＬＭとして出力する。
【００１７】次に、図１に示すクロック異常検出装置の
動作について図２〜図４を参照しながら説明する。入力
クロック信号ＣＫが正常な場合、図１の各ブロックにお
けるタイミングチャートを図２に示す。図２に示す様
に、入力クロック信号ＣＫの２分周信号ＣＫＤは、ハイ
レベル、ロウレベルのパルス幅が夫々ｔとなる。Ｄフリ
ップフロップ１４は遅延信号Ｄｄの立ち上がりタイミン
グで２分周信号ＣＫＤを取り込み、サンプリング結果と
して得られるＤフリップフロップ１４の反転出力ＦＦ１
は常にロウレベルとなる。
動作について図２〜図４を参照しながら説明する。入力
クロック信号ＣＫが正常な場合、図１の各ブロックにお
けるタイミングチャートを図２に示す。図２に示す様
に、入力クロック信号ＣＫの２分周信号ＣＫＤは、ハイ
レベル、ロウレベルのパルス幅が夫々ｔとなる。Ｄフリ
ップフロップ１４は遅延信号Ｄｄの立ち上がりタイミン
グで２分周信号ＣＫＤを取り込み、サンプリング結果と
して得られるＤフリップフロップ１４の反転出力ＦＦ１
は常にロウレベルとなる。
【００１８】同様に、Ｄフリップフロップ１５は反転信
号Ｄｉの立ち上がりタイミングで２分周信号ＣＫＤを取
り込み、サンプリング結果として得られるＤフリップフ
ロップ１５の出力ＦＦ２は常にロウレベルとなる。従っ
て論理和回路１６の出力ＡＬＭは常にロウレベルとな
り、入力クロック信号ＣＫが正常であることを示す。
号Ｄｉの立ち上がりタイミングで２分周信号ＣＫＤを取
り込み、サンプリング結果として得られるＤフリップフ
ロップ１５の出力ＦＦ２は常にロウレベルとなる。従っ
て論理和回路１６の出力ＡＬＭは常にロウレベルとな
り、入力クロック信号ＣＫが正常であることを示す。
【００１９】また、入力クロック信号ＣＫが異常な場
合、図１の各ブロックにおけるタイミングチャートは、
図３の場合と図４の場合に大別される。すなわち、入力
クロック信号ＣＫに発生したパルス幅ｔ／２未満の異常
パルスが２分周回路１１で２分周された結果、２分周信
号ＣＫＤにパルス幅ｔ／２未満のハイレベルパルスとし
て現れる場合と、パルス幅ｔ／２未満のロウレベルパル
スとして現れる場合である。
合、図１の各ブロックにおけるタイミングチャートは、
図３の場合と図４の場合に大別される。すなわち、入力
クロック信号ＣＫに発生したパルス幅ｔ／２未満の異常
パルスが２分周回路１１で２分周された結果、２分周信
号ＣＫＤにパルス幅ｔ／２未満のハイレベルパルスとし
て現れる場合と、パルス幅ｔ／２未満のロウレベルパル
スとして現れる場合である。
【００２０】図３において、入力クロック信号ＣＫのＴ
１とＴ２の間に発生したパルス幅ｔ／２未満の異常パル
スにより、２分周信号ＣＫＤにパルス幅α（ｔ／２未
満）のハイレベルパルスが発生する。従って、図３に示
す様に、遅延信号Ｄｄにも同様なハイレベルパルスが存
在することになる。Ｄフリップフロップ１４は遅延信号
Ｄｄの立ち上がりタイミングで２分周信号ＣＫＤを取り
込む。その結果、入力クロック信号ＣＫに発生した異常
パルスにより現れた２分周信号ＣＫＤのパルス幅αのハ
イレベルパルスにも対応してサンプリングされることに
なり、Ｄフリップフロップ１４の反転出力ＦＦ１はｔ＋
αの間ハイレベルを出力する。
１とＴ２の間に発生したパルス幅ｔ／２未満の異常パル
スにより、２分周信号ＣＫＤにパルス幅α（ｔ／２未
満）のハイレベルパルスが発生する。従って、図３に示
す様に、遅延信号Ｄｄにも同様なハイレベルパルスが存
在することになる。Ｄフリップフロップ１４は遅延信号
Ｄｄの立ち上がりタイミングで２分周信号ＣＫＤを取り
込む。その結果、入力クロック信号ＣＫに発生した異常
パルスにより現れた２分周信号ＣＫＤのパルス幅αのハ
イレベルパルスにも対応してサンプリングされることに
なり、Ｄフリップフロップ１４の反転出力ＦＦ１はｔ＋
αの間ハイレベルを出力する。
【００２１】一方、Ｄフリップフロップ１５は反転信号
Ｄｉの立ち上がりタイミングで２分周信号ＣＫＤを取り
込むが、Ｄフリップフロップ１５は、２分周信号ＣＫＤ
のパルス幅αのハイレベルパルスをサンプリング出来な
いため、Ｄフリップフロップ１５の出力ＦＦ２はロウレ
ベルのままとなる。従って、論理回路１６の出力ＡＬＭ
はＤフリップフロップ１４の反転出力ＦＦ１がハイレベ
ルを出力する間、つまりｔ＋αの間ハイレベルとなり、
入力クロック信号ＣＫに異常が発生していることが検出
される。
Ｄｉの立ち上がりタイミングで２分周信号ＣＫＤを取り
込むが、Ｄフリップフロップ１５は、２分周信号ＣＫＤ
のパルス幅αのハイレベルパルスをサンプリング出来な
いため、Ｄフリップフロップ１５の出力ＦＦ２はロウレ
ベルのままとなる。従って、論理回路１６の出力ＡＬＭ
はＤフリップフロップ１４の反転出力ＦＦ１がハイレベ
ルを出力する間、つまりｔ＋αの間ハイレベルとなり、
入力クロック信号ＣＫに異常が発生していることが検出
される。
【００２２】同様に、図４において、入力クロック信号
ＣＫのＴ２とＴ３の間に発生したパルス幅ｔ／２未満の
異常パルスにより、２分周信号ＣＫＤにパルス幅α（ｔ
／２未満）のハイレベルパルスが発生する。従って、図
４に示す様に、遅延信号Ｄｄ及び反転信号Ｄｉにも同様
なパルスが存在することになる。Ｄフリップフロップ１
５は反転信号Ｄｉの立ち上がりタイミングで２分周信号
ＣＫＤを取り込む。その結果、入力クロック信号ＣＫに
発生した異常パルスにより現れた２分周信号ＣＫＤのパ
ルス幅αのロウレベルパルスにも対応してサンプリング
されることになり、Ｄフリップフロップ１５の出力ＦＦ
２はｔ＋αの間ハイレベルを出力する。
ＣＫのＴ２とＴ３の間に発生したパルス幅ｔ／２未満の
異常パルスにより、２分周信号ＣＫＤにパルス幅α（ｔ
／２未満）のハイレベルパルスが発生する。従って、図
４に示す様に、遅延信号Ｄｄ及び反転信号Ｄｉにも同様
なパルスが存在することになる。Ｄフリップフロップ１
５は反転信号Ｄｉの立ち上がりタイミングで２分周信号
ＣＫＤを取り込む。その結果、入力クロック信号ＣＫに
発生した異常パルスにより現れた２分周信号ＣＫＤのパ
ルス幅αのロウレベルパルスにも対応してサンプリング
されることになり、Ｄフリップフロップ１５の出力ＦＦ
２はｔ＋αの間ハイレベルを出力する。
【００２３】一方、Ｄフリップフロップ１４は遅延信号
Ｄｄの立ち上がりタイミングで２分周信号ＣＫＤを取り
込むが、Ｄフリップフロップ１４は２分周信号ＣＫＤの
パルス幅αのハイレベルパルスをサンプリング出来ない
ため、Ｄフリップフロップ１４の反転出力ＦＦ１はロウ
レベルのままとなる。従って、論理回路１６の出力ＡＬ
ＭはＤフリップフロップ１５の出力ＦＦ２がハイレベル
を出力する間、つまりｔ＋αの間ハイレベルとなり、入
力クロック信号ＣＫに異常が発生していることが検出さ
れる。
Ｄｄの立ち上がりタイミングで２分周信号ＣＫＤを取り
込むが、Ｄフリップフロップ１４は２分周信号ＣＫＤの
パルス幅αのハイレベルパルスをサンプリング出来ない
ため、Ｄフリップフロップ１４の反転出力ＦＦ１はロウ
レベルのままとなる。従って、論理回路１６の出力ＡＬ
ＭはＤフリップフロップ１５の出力ＦＦ２がハイレベル
を出力する間、つまりｔ＋αの間ハイレベルとなり、入
力クロック信号ＣＫに異常が発生していることが検出さ
れる。
【００２４】尚、上記実施例において、遅延回路１２に
よって遅延される２分周信号ＣＫＤの遅延量は、周期ｔ
の入力クロック信号ＣＫの１／２周期として説明してい
るが、遅延量が略ｔ／２の場合であっても適用可能であ
ることは明らかである。
よって遅延される２分周信号ＣＫＤの遅延量は、周期ｔ
の入力クロック信号ＣＫの１／２周期として説明してい
るが、遅延量が略ｔ／２の場合であっても適用可能であ
ることは明らかである。
【００２５】
【発明の効果】叙上の如く、本発明によれば、入力クロ
ック信号の２分周信号を入力クロック信号の略１／２周
期遅延したタイミングで２分周信号のサンプリングを行
うことによって、入力クロック信号の異常検出を実現し
ているため、入力クロック信号以外に他の信号を必要と
せず、また、入力クロック信号の周波数に特に制限を受
けることなく、簡単な回路構成で入力クロック信号の異
常を検出できるという効果がある。
ック信号の２分周信号を入力クロック信号の略１／２周
期遅延したタイミングで２分周信号のサンプリングを行
うことによって、入力クロック信号の異常検出を実現し
ているため、入力クロック信号以外に他の信号を必要と
せず、また、入力クロック信号の周波数に特に制限を受
けることなく、簡単な回路構成で入力クロック信号の異
常を検出できるという効果がある。
【００２６】更に、本発明を構成する２分周回路、遅延
回路、反転回路及びＤフリップフロップはまとめてＬＳ
Ｉに組み込むことも可能なため、実装面積を大幅に縮小
することができるという効果もある。
回路、反転回路及びＤフリップフロップはまとめてＬＳ
Ｉに組み込むことも可能なため、実装面積を大幅に縮小
することができるという効果もある。
【図１】本発明のクロック異常検出装置のブロック図で
ある。
ある。
【図２】本発明におけるクロック正常時のタイミングチ
ャート図である。
ャート図である。
【図３】本発明におけるクロック異常発生時のタイミン
グチャート図である。
グチャート図である。
【図４】本発明におけるクロック異常発生時の他のタイ
ミングチャート図である。
ミングチャート図である。
【図５】従来のクロック異常検出装置のブロック図であ
る。
る。
【図６】従来の他のクロック異常検出装置のブロック図
である。
である。
１１ ２分周回路 １２ 遅延回路 １３ 反転回路 １４、１５ Ｄフリップフロップ １６ 論理和回路
Claims (6)
- 【請求項１】 入力クロック信号を２分周する分周手段
と、この分周出力を前記入力クロック信号の略１／２周
期分遅延する遅延手段と、この遅延出力で前記分周出力
をサンプリングするサンプリング手段とを含み、このサ
ンプリング出力により前記入力クロック信号の異常検出
をなすようにしたことを特徴とするクロック異常検出装
置。 - 【請求項２】 前記サンプリング手段は、前記遅延出力
から正相信号及び逆相信号を生成する手段を含み、前記
分周出力を前記正相信号のタイミングでサンプリングを
行う第１のサンプリング手段と、前記分周出力を前記逆
相信号のタイミングでサンプリングを行う第２のサンプ
リング手段とから構成されていることを特徴とする請求
項１記載のクロック異常検出装置。 - 【請求項３】 前記第１、第２のサンプリング手段は、
前記分周出力をデ−タ入力とし前記正相信号、前記逆相
信号をクロック入力とするＤフリップフロップであるこ
とを特徴とする請求項１又は２記載のクロック異常検出
装置。 - 【請求項４】 前記第１及び第２のサンプリング手段の
サンプリング出力の論理和を行って、前記入力クロック
信号の異常検出信号を生成する論理和回路を更に含むこ
とを特徴とする請求項２又は３記載のクロック異常検出
装置。 - 【請求項５】 入力クロック信号を２分周する分周ステ
ップと、この分周出力を前記入力クロック信号の略１／
２周期分遅延する遅延ステップと、この遅延出力で前記
分周出力をサンプリングするサンプリングステップとを
含み、このサンプリング出力により前記入力クロック信
号の異常検出をなすようにしたことを特徴とするクロッ
ク異常検出方法。 - 【請求項６】 前記サンプリングステップは、前記遅延
出力から正相信号及び逆相信号を生成するステップと、
前記分周出力を前記正相信号のタイミングでサンプリン
グを行う第１のサンプリングステップと、前記分周出力
を前記逆相信号のタイミングでサンプリングを行う第２
のサンプリングステップと、前記第１及び第２のサンプ
リングステップのサンプリング出力の論理和を行って、
前記入力クロック信号の異常検出信号を生成するステッ
プとを有することを特徴とする請求項５記載のクロック
異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204442A JP2002026704A (ja) | 2000-07-06 | 2000-07-06 | クロック異常検出装置及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204442A JP2002026704A (ja) | 2000-07-06 | 2000-07-06 | クロック異常検出装置及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026704A true JP2002026704A (ja) | 2002-01-25 |
Family
ID=18701702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000204442A Pending JP2002026704A (ja) | 2000-07-06 | 2000-07-06 | クロック異常検出装置及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026704A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7106116B2 (en) * | 2003-06-19 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Pulse duty deterioration detection circuit |
| JP2007279933A (ja) * | 2006-04-05 | 2007-10-25 | Oki Electric Ind Co Ltd | クロック信号発生回路 |
| JP2013088281A (ja) * | 2011-10-18 | 2013-05-13 | Denso Corp | 周波数測定装置 |
-
2000
- 2000-07-06 JP JP2000204442A patent/JP2002026704A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7106116B2 (en) * | 2003-06-19 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Pulse duty deterioration detection circuit |
| JP2007279933A (ja) * | 2006-04-05 | 2007-10-25 | Oki Electric Ind Co Ltd | クロック信号発生回路 |
| JP2013088281A (ja) * | 2011-10-18 | 2013-05-13 | Denso Corp | 周波数測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100090739A1 (en) | Method and Apparatus for Removing Narrow Pulses from a Clock Waveform | |
| JPWO2007060756A1 (ja) | 位相比較器及び位相調整回路 | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JPH08316946A (ja) | クロック断検出回路 | |
| JP2818504B2 (ja) | 時間測定回路 | |
| JP4612235B2 (ja) | 非同期検出回路 | |
| JPH06125254A (ja) | クロック断検出回路 | |
| JP2556258B2 (ja) | Ｐｌｌ回路のドリフト警報装置 | |
| JP3039474B2 (ja) | 非同期パルス信号リタイミング回路 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| KR100221496B1 (ko) | 동기상태 감시회로 | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JP2001237681A (ja) | 入力断検出装置 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JP2581024B2 (ja) | クロック異常検出回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| KR920003518B1 (ko) | 클럭 위상비교를 이용한 에러검출 회로 | |
| JPH01123518A (ja) | ジッタ検出回路 | |
| JP2002158570A (ja) | クロック異常検出回路 | |
| JPH0879066A (ja) | 位相同期回路のロック検出器 | |
| JPS62133841A (ja) | 非同期直列方式デ−タ通信システム | |
| JPH05219097A (ja) | タイミング信号監視回路 |