KR920003518B1 - 클럭 위상비교를 이용한 에러검출 회로 - Google Patents

클럭 위상비교를 이용한 에러검출 회로 Download PDF

Info

Publication number
KR920003518B1
KR920003518B1 KR1019890009171A KR890009171A KR920003518B1 KR 920003518 B1 KR920003518 B1 KR 920003518B1 KR 1019890009171 A KR1019890009171 A KR 1019890009171A KR 890009171 A KR890009171 A KR 890009171A KR 920003518 B1 KR920003518 B1 KR 920003518B1
Authority
KR
South Korea
Prior art keywords
clock
error
signal
buffer
counting
Prior art date
Application number
KR1019890009171A
Other languages
English (en)
Other versions
KR910001539A (ko
Inventor
윤시현
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890009171A priority Critical patent/KR920003518B1/ko
Publication of KR910001539A publication Critical patent/KR910001539A/ko
Application granted granted Critical
Publication of KR920003518B1 publication Critical patent/KR920003518B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

클럭 위상비교를 이용한 에러검출 회로
제1도는 비동기형 다중화장치의 개념도.
제2도는 종래의 에러검출 회로도.
제3도는 본 발명의 회로도.
제4도는 제3도 각부의 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
EN : 익스클루시브 노아게이트 AN1-AN3 : 앤드게이트
FD1-FD2 : 플립를롭 CNT1 : 카운터
NR1 : 노아게이트
본 발명은 비동기형 다중화장치에 사용되는 완충기의 에러검출회로에 관한 것으로, 특히 일정 기준치 이상의 클럭 위상 에러발생시 이를 경보할 수 있는 회로에 관한 것이다.
일반적으로 비동기형 다중화의 개념을 제1도 (a)에 도시된 바와같이, 즉, (E) 장치는 (A)-(D)장체에서 출력하는 데이타를 다중화하는데, 각 장치의 전송속도가 다르므로 제2도 (b)에 도시한 바와같이 완충기(elastic buffer)를 이용하여 데이타를 수신하게 된다. 따라서 (A)-(D)장치는 라이트 클럭에 의해 전송하고자 하는 데이타를 완충기(EB)에 저장하고, (E)장치는 리드클럭에 의해 저장된 데이타를 리드하여 다중화 시키게 된다. 이때 상기 완충기에 데이타를 기록하는 라이트 클럭과 기록된 데이타를 리드하는 리드클럭에 위상 에러가 발생하게 되면 데이타를 읽어버리게 되거나 다른 데이타를 읽어가게 되는 오버플로우(over flow)현상이 발생되게 된다 그러므로 상기와 같은 에러를 검출하기 위하여 종래에는 제2도와 같은 구성으로, 현재 입력되는 데이타와 완충기(EB)를 통한 데이타를 비교기(CMP)에서 비교하는 비트손실(bit loss)가 발생시 에러를 검출하도록 되어 있다. 상기와 같은 에러검출 방식에서는 비트손실이 발생되어야만 에러를 검출할 수 있었으며 그러므로 기준치를 설정하여 완충기의 라이트와 리드클럭간의 위상차에 따른 에러발생을 미리 경보할 수 없었고, 비트손실 유무를 발생하기 위한 비교기의 구성이 복잡했던 문제점이 있었다.
따라서 본 발명의 목적은 비동기 다중화장치에서 완충기의 라이트클럭과 리드클럭의 위상치가 일정값 이상일시 에러발생을 경보할 수 있는 회로를 제공함에 있다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제3도는 본 발명의 구체회로도로서, 익스클루시브 노아게이트(EN1) 및 앤드게이트(AN1)로 구성되어 완충기의 라이트 및 리드클럭의 위상차를 비교하여 에러발생시 카운터클럭을 형성하는 클럭 위상 비교수단과, 플립플롭(FD1) 및 앤드게이트(AN2)로 구성되어 완충기의 캐리출력을 입력하여 일정주기로 에러를 카운트 하기 위한 에러검색 주기신호를 발생하는 수단과, 카운터(CNT1), 앤드게이트(AM3) 및 노아게이트(NR1)로 구성되어 상기 에러 검색 주기신호를 주기로 상기 카운트 클럭수를 계수하여 일정값 이상검출시 에러경보 신호를 발생하는 계수수단과, 상기 에러검출 기준펄스에 의해 리세트되며, 상기 계수수단에 경보 신호 발생시 이를 제어부로 인가하는 플립플롭(FD2)으로 구성된다.
제4도는 상기 제3도의 각부 동작 파형도로서, 에러검출 주기동안에 라이트클럭과 리드클럭의 위상차가 발생할시 에러수를 계수하여 일정값 이상일시 에러 경보신호를 발생함을 도시하고 있다. 상술한 구성에 의거 본 발명을 제4도를 참조하여 상세히 설명한다. 비동기 방식으로 다중화 할시에는 스터핑(Stuffing) 또는 PLL방식을 사용하여 라이트 및 리듬을 위한 클럭의 위상을 동기시키며, 이 방법을 사용할시 발생되는 동기편차를 제거하기 위해 완충기를 사용하고 있다. 상기 완충기는 일정 기준치 이상의 동기편차가 발생하면 오동작되므로, 이러한 완충기의 오버플로우(over flow)발생 유무를 감시할 필요가 있다. 본 발명에서는 16단의 완충기에서 12개 이상의 에러발생시 이를 경보하도록 가정하여 설명한다.
먼저 시스템 초기구동시(4a)와 같은 리세트신호(RSTF : Power on Reset)에 의해 카운터(CNT1) 및 플립플롭(FD1,FD2)는 리세트되어 에러를 카운트 할 준비를 수행한다. 이후 플립플롭(FD1)은 (4c)와 같은 에러검출 기준펄스(CO4)를 (4b)와 같은 주클럭(CHRCK)에 동기시켜 (4h)와 같이 출력되며, 이 출력은 앤드게이트(AN2)를 통해 카운터(CNT1) 및 플립플롭(FD2)의 리세트 단으로 인가되어 에러카운트주기 즉, 에러 검색주기를 결정하게 된다. 상기 에러검출 기준펄스(CO4)는 16단 완충기의 캐리출력(carry out)단자에서 발생되는 신호로 (4c)에 도시된 바와같이 주클럭(CHRCK)가 16번 계수될때 마다 "하이" 에서 "로우"로 천이되며, 이 구간에서 카운터(CNT1)는 리드 및 라이트 클럭의 위상차 발생시에 주클럭(CHRCK)를 카운트하게 된다. 익스클루시브 노아게이트(exclusive NOR gate)(EN1)는 라이트클럭(WRC)과 리드클럭(REC)의 위상차를 비교하는 기능을 수행하는데, 라이트클럭(WRC)이 비교클럭이 되고 리드클럭(REC)가 기준클럭이 된다. 이때 정상적으로 상기 리드클럭(REC)와 라이트클럭(WRC)간에 등기편차가 없는 조건은 제4도의 (X)와 (Y)같다. 이 경우 상기 익스클루시브 노아게이트(EN1)의 출력은 "로우"상태가 된다. 상기 리드클럭(REC) 및 라이트클럭(WRC)는 (4b)와 같은 주클럭의 16분주값(CHRCH÷16=REC or WRC)을 갖는다. 여기서 완충기로 가해지는 리드클럭(REC)는 (4d)와 같고, 라이트클럭(WRC)는 (4e)와 같다고 가정한다. 그러면 익스클루시브 노아게이트(EN1)는 두 클럭간에 위상차가 발생하는 구간(두신호의 논리상태가 동일한 구간)에서는 (4g)와 같이 "하이"신호를 출력하며, 앤드게이트(AN1)는 상기 익스클루시브 노아게이트(EN1)가 "하이"신호를 출력하는 동안(두클럭간에 위상차가 발생하고 있는 구간)에만 (4b)와 같은 주클럭을 통과시켜 (
Figure kpo00002
f)같은 에러신호들을 출력한다.
상기 앤드게이트(AN1)의 출력은 카운터(CNT1)의 클럭으로 인가되는데, 상기 카운터(CNT1)는 상기 앤드게이트(AN2)를 출력하는 (4h)와 같은 에러카운트 주기동안에 상기 앤드게이트(AN1)를 통과하는 주클럭(CHRCH)수를 (4j)와 같이 카운트 하게된다. 상기 카운터(CNT1)는 전술한 바와같이 프로그램머블 12진 카운터로서, 다음 에러검출 기준펄스가 발생하기 전에 12개의 주클럭(CHRCK)을 세계되면 "CH"("11002")를 출력하게 되므로, 출력단자 QAN, QBN, QC, QD를 "10112"를 출력한다.
따라서 앤드게이트(AN3)는 (4i)와 같이 에러가 발생했음을 의미하는 "하이"신호를 출력하며, 이로인해 노아게이트(NR1)이 "로우"신호를 출력하게 된다. 이때 상기 노아게이트(NR1)이 "로우"신호를 출력하게 된다. 이때 상기 노아게이트(NR1)의 출력은 상기 카운터(CNT1)의 병렬 로드신호로 인가되므로, 카운터(CNT1)는 입력단자 A,B,C,D,P,T를 통해 VCC레벨의 "하이"신호를 병렬 로드한다. 그러므로 상기 카운터(CNT1)는 (4j)와 같이 "FH"("1111")를 출력하게 되며, 이로인해 캐리출력단(CO)으로는 (4k)와 같이 "하이"상태의 캐리발생신호를 출력한다. 이는 카운터(CNT1)가 12개를 계수한 후 계수동작을 멈추게 하기 위함이다.
이때 (4k)와 같은 캐리 발생신호를 라이트클럭(WRC)와 리드클럭(REC)의 위상차에 의해 완충기에서 오버플로우가 발생할 수 있음을 경보하는 신호로서, 플립플롭(FD2)의 입력으로 인가된다. 그러면 상기 플롭플롭(FD2)는 주클럭(CHRCK)에 동기시켜 (4e)와 같이 제어부로 오버플로우가 발생했음을 경보한다. 이후 다시 (4c)와 같은 에러검출 기준펄스(C04)가 발생하면, 앤드게이트(AN2)는 (4g)와 같이 주클럭(CHRCK)에 동기된 펄스를 카운터(CNT1) 및 플립플롭(FD2)의 리세트단으로 인가한다. 그러면 상기 카운터(CNT1)는 (4k)와 같이 발생하고 있던 캐리발생신호를 신호를 제거하고 (4j)와 같이 다시 0부터 계수동작을 시작하며, 플립플롭(FD2)도 (4l)과 같이 오버플로우 발생신호를 제거한다. 상기에서 카운터(CNT1)는 에러 검색구간에서 앤드게이트(AN1)를 통과하는 클럭(CHRCK)의 수가 11개 이하일시에는 에러 경보신호를 발생하지 않는다.
즉, 16개의 주클럭주기를 갖는 라이트클럭(WRC) 및 리드클럭(REC)이 위상차를 나타내는 주기가 11개의 주클럭주기를 초과하지 않는다면 카운터(CNT1)는 에러경보신호를 발생하지 않게된다. 따라서 카운터(CNT1)는 에러검출의 기준치를 설정하는 기능을 수행하는데, 이러한 에러검출 기준치는 카운터(CNT1)출력과 앤드게이트(AN3)의 조합에 의해 변경이 가능하다. 또한 완충기의 라이트클럭(WRC) 및 리드클럭(REC)의 위상차를 비교함으로서 정확히 몇클럭의 위상차가 발생하였는지 알수있다.
상술한 바와같이 비동기형 다중화장치에서 사용중인 완충기에서 발생하는 오버플로우 에러를 정확히 감지 할 수 있어, 동기편차로 인한 데이타 손실을 미리 감지할 수 있으며, 장애발생시에도 고장지점을 발견할 수 있는 이점이 있다.

Claims (1)

  1. 비동기 다중화장치에서 사용되는 완충기의 에러검출 회로에 있어서, 상기 완충기의 라이트 및 리드클럭의 위상차를 비교하여 에러발생시 카운트클럭의 통로를 형성하는 클럭위상 비교수단(EN1,AN1)과, 상기 완충기의 캐리출력을 입력하여 일정주기로 에러를 카운트하기 위한 에러검색 주기신호를 발생하는 수단(FD1,AN2)과, 상기 에러검색 주지신호를 주기로하여 상기 카운트 클럭수를 계수하여 일정값 이상 검출시 에러 경보신호를 발생하는 계수수단(CNT1,AN3,NR1)과, 상기 에러검출 기준펄스에 의해 리세트되며, 상기 계수수단에 경보신호 발생시 이를 제어부로 인가하는 수단(FD2)으로 구성됨을 특징으로 하는 클럭위상 비교를 이용한 완충기의 에러 검출회로.
KR1019890009171A 1989-06-30 1989-06-30 클럭 위상비교를 이용한 에러검출 회로 KR920003518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890009171A KR920003518B1 (ko) 1989-06-30 1989-06-30 클럭 위상비교를 이용한 에러검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890009171A KR920003518B1 (ko) 1989-06-30 1989-06-30 클럭 위상비교를 이용한 에러검출 회로

Publications (2)

Publication Number Publication Date
KR910001539A KR910001539A (ko) 1991-01-31
KR920003518B1 true KR920003518B1 (ko) 1992-05-02

Family

ID=19287629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890009171A KR920003518B1 (ko) 1989-06-30 1989-06-30 클럭 위상비교를 이용한 에러검출 회로

Country Status (1)

Country Link
KR (1) KR920003518B1 (ko)

Also Published As

Publication number Publication date
KR910001539A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
US4144448A (en) Asynchronous validity checking system and method for monitoring clock signals on separate electrical conductors
US7391240B2 (en) Clock anomaly detection circuit and clock anomaly detection method
KR950005940B1 (ko) 클럭 감시 회로
US5852616A (en) On-chip operating condition recorder
KR920004336B1 (ko) 동기검출회로
KR890017866A (ko) 필터회로
US4328583A (en) Data bus fault detector
KR100201333B1 (ko) 클럭의 페일 판별 장치
KR920003518B1 (ko) 클럭 위상비교를 이용한 에러검출 회로
US5003308A (en) Serial data receiver with phase shift detection
KR100221496B1 (ko) 동기상태 감시회로
JPH08316946A (ja) クロック断検出回路
KR880006862A (ko) 디지틀 신호처리회로 및 그에 대한 신호전송방법
US4975594A (en) Frequency detector circuit
KR100207652B1 (ko) 광 전송장치의 타임슬롯신호 에러검출기
KR960010757B1 (ko) 클럭 감시 장치
KR200262927Y1 (ko) 클럭 페일 검출장치
JP2002026704A (ja) クロック異常検出装置及びその方法
JP4612235B2 (ja) 非同期検出回路
KR960012470B1 (ko) 프로그램 가능한 타임아웃 타이머
US6859912B2 (en) Method and circuit arrangement for clock recovery
KR100369330B1 (ko) 동기 회로 안정화 구동 장치
JPH0370314A (ja) クロック断検出回路
SU1585833A1 (ru) Устройство дл контрол синхронизма воспроизведенных сигналов
KR100557573B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020425

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee