KR950005940B1 - 클럭 감시 회로 - Google Patents

클럭 감시 회로 Download PDF

Info

Publication number
KR950005940B1
KR950005940B1 KR1019920026109A KR920026109A KR950005940B1 KR 950005940 B1 KR950005940 B1 KR 950005940B1 KR 1019920026109 A KR1019920026109 A KR 1019920026109A KR 920026109 A KR920026109 A KR 920026109A KR 950005940 B1 KR950005940 B1 KR 950005940B1
Authority
KR
South Korea
Prior art keywords
clock
counter
monitoring
circuit
receiver
Prior art date
Application number
KR1019920026109A
Other languages
English (en)
Other versions
KR940017397A (ko
Inventor
홍재환
박형준
권보섭
이선훈
권환우
이충근
Original Assignee
재단법인한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 양승택 filed Critical 재단법인한국전자통신연구소
Priority to KR1019920026109A priority Critical patent/KR950005940B1/ko
Priority to US08/173,177 priority patent/US5479420A/en
Publication of KR940017397A publication Critical patent/KR940017397A/ko
Application granted granted Critical
Publication of KR950005940B1 publication Critical patent/KR950005940B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Abstract

내용 없음.

Description

클럭 감시 회로
제1도는 본 발명의 전체 블럭 구성도.
제2도는 본 발명의 일실시예에 따른 세부 구성도.
제3도는 본 발명의 일실시예의 동작 관련 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 감시 클럭 수신기2 : 리셀 신호 수신기
3 : 기준클럭 수신기4 : 카운터 리셀 발생기
5 : 감시 카운터 회로6 : 출력 유지 회로
7 : NAND 논리부
본 발명은 플립플롭과 카운터를 사용한 클럭 감시회로에 관한 것으로 디지탈 회로팩 내부의 클럭이나 데이타 통신의 전송에 쓰이는 전송 클럭이 정상적으로 동작되는지를 플립플롭과 카운터를 사용하여 클럭을 감시하는 회로에 관한 것이다.
최근 전자장치 회로팩 또는 디지탈 통신시스템에서 사용되어지는 클럭의 신뢰도 향상에 따라 디지탈 전송장치의 신뢰도 및 데이터의 전송 신뢰도로 향상되어진다.
종래에는 일반적으로 74LS123의 TTL 디바이스를 사용하여 클럭 감시 회로를 구성하였으나, 이 방법은 클럭의 감시를 저항과 커패시턴스의 조합에 따른 시정수의 조합에 따라 클럭을 감시함으로써 정확한 타이밍을 만들기 어려울 뿐만 아니라 저항과 커패시던스의 값을 반복적인 실험에 의하여 선정하므로서 정확한 기준이 없고, 요즘은 회로팩의 디바이스 밀도가 늪아 회로팩에서 발생하는 열의 증가에 따른 저항과 커패시던스의 변화가 심하여 정확한 클럭의 감시에 어려움이 있다.
따라서 본 발명은 일반적인 TTL 디바이스를 이용하여 디바이스의 동작 허용주파수 내에서 사용자의 에러 허용 카운터 정의에 따라서 클럭의 에러 발생을 감지할 수 있도록 한 클럭감시회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 감시하고자 하는 클럭을 수신하는 감시 클럭 수신부, 회로의 초기화에 필요한 리셀 신호 수신기, 감시 클릭을 감시하는데 사용되어지는 기준클럭 수신기, 카운터의 리셀을 위한 카운터 러셀 발생기 감시 대상 클럭을 감시하는 감시카운터 회로, 감시 결과를 유지하도록한 감시 클럭 유지회로, 사용자의 에러 카운터수에 따라 선택할 수 있도록 한 NAND 논리수단을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명의 전체 구성 블럭도이고, 제2도는 본 발명의 일실시예에 따른 세부 회로도이며, 제3도는 본 발명의 일실시예에 따른 동작 관련 타이밍도를 각각 나타낸다.
감시 클럭 수신기(1)는 플립플롭을 포함하는데, 감시하고자 하는 감시 대상클럭을 플립플롭의 입력 클럭으로 사용하여 정상적인 클럭이 수신될 때는, 카운터 리셋 발생기(4)가 첫번째 수신 클럭의 네가티브 에이지 트러거(negative edge trigger)에서 리셋 신호가 발생되도록 프리셋 단자가 카운터 리셋 발생기(4)의 출력으로 제어받도록 연결된다. 즉, 플립플롭의 프리셋 단자의 제어용으로 사용하기 위하여 카운터 리셋 발생기(4)의 출력신호가 프리셋 단자에 공급되도록 연결되어 있으며, 이 신호는 수신 클러에 이상이 있을시 카운터 리셋 신호가 발생하지 않도록 구성된 것이다.
리셋 신호수신기(2)는 일반적으로 전원으로 ON 하였을 경우 디지탈 회로팩의 초기화를 위하여 사용되는 리셋 신호를 본 발명에 사용되어진 플립플롭이나 카운터의 초기화에 사용되는 신호를 감시 대상 클럭이나 기준 클럭과 동기화 시키기 위하여 일반적인 버퍼를 사용하였으며, 기준 클럭 수신기(3)는 감시 대상 클럭을 정확하게 감시하기 위하여 2배 이상의 기준 클럭을 수신하여 감시 카운터 회로와 출력유지회로(6)에 공급하며, 안정도를 위하여 버퍼를 이용하였다.
카운터 리셋 발생기(4)에서는 감시 대상 클럭이 정상적으로 수신되는 경우 카운터 리셋 주기는 한 클럭마다 리셋 신호가 발생하여 감시 카운터 회로(5)가 정상 클럭 수신시에는 에러의 카운터가 리셋되어 감시결과가 정상으로 출력되어지록 한다.
감시카운터 회로(5)는 감시 대상 클럭을 감시하는 카운터로서 카운터의 동작은 감시 대상 클럭의 2배 이상인 기준 클럭을 샘플링하여 카운터하고 사용자의 기준클럭의 주파수에 따라 감지 속도는 조정이 가능하다.
출력 유지회로(6)는 NAND 논리부(7)에서 비교된 출력의 상대를 감지하여 출력의 상태를 처리할때까지 유지할 수 있도록 하기 위한 회로로서, 출력신호를 감시카운터 회로의 카운터 인에이블/디세이블 단자에 연결하여 감시 클럭이 계속 에러인 경우 출력 유지회로의 출력은 감시 카운터 회로의 카운터가 계속 에러로 유지되도록 카운터가 중지되어 에러출력 상태가 계속 유지되도록 구성하였으며, 에러출력 상태는 정상적으로 감시 클럭이 수신되면 카운터 리셋 발생기(40)에서 발생되는 카운터 리셋 신호에 의하여 감시 카운터 회로가 리셋되어 카운터가 처음부터 다시 카운트 동작을 시작하도록 구성하였다.
NAND 논리부(7)는 감시 카운터 회로(5)에서 출력된 카운터의 값(C0∼Cn)을 조합하여 부정 논리곱(NAND) 처리하여 감시결과 신호로서 출력하기 위한 기능부로서, 상기 카운터 값을 어떻게 조합하는가에따라 감시 클럭의 에러 카운터가 조정될 수 있다.
이제 제2도와 제3도를 참조하여 본 발명의 상세한 구성 및 그에 따른 동작을 살펴보면 다음과 같다.
제3도에서와 같이 시스텀 전원이 ON되면 시스텀에서 발생되는 리셀 신호가 리셀 신호 수신기(2)를 통해 입력되면 플립플롭 및 카운터의 초기화가 이루어지며, 이때는 모든 플립플롭 및 카운터의 동작은 중지된다. 제2도에서와 같이 감시 대상 클럭을 감시 클럭 수신기(1)의 플립플롭 클럭 입력으로 사용하고 입력 클럭과 같은 주기의 반전된 수신기 출력을 얻기 위하여 플립플롭의 데이타 단자를 "L''상태로 하면 감시 대상클럭의 상승에지(rising edge)에서 수신기의 출력은 "L"로 출력되다가 감시 대상 클럭의 폴링에지(falling edge)에서는 수신기의 출력을 "H"로 하기 위하여 감시 대상 클럭의 폴링 시점에서 카운터 리셀 신호 발생기에서 발생되는 제3도의 리셀 신호 출력을 이용하여 플립플릅의 프리셋 단자로 입력하면 감시 대상 클럭과 같은 주기의 수신기 출력을 얻도록 구현하였다. 이 구현 방법은 플립플릅의 입력 클럭에 따라 플립플롭의 리셋/프리 셋 동작 특성을 이용하여 입력 데이타가 "L"이고 프리셋 단자가 "H"일 경우 입력 데이타 값 "L"이 출력되고 입력 데이타의 값에 관계없이 입력 클럭의 폴링 에지에서 프리셋 단자가 "L"일 경우 출력데이타는 다음 클럭의 포지티브 에지 트리거(positive edge trigger)까지 상태를 유지하는 것을 이용하였다.
제2도에서의 카운터 리셋 발생기(4)는 제3도의 (8)과 같이 감시 대상 클럭의 매 주기마다 리셋 신호를 발생하기 위하여 감시 클럭 수신기에서 출력되는 클럭을 카운터 리셋 신호 발생기(4)의 플립플롭 프리셋 단자에 제어용으로 입력하고 감시 대상 클럭을 반전시켜 입력 클럭으로 사용함으로써 입력 클럭과 프리셋 단자 제어용 클럭과 위상차 크기의 리셋 신호가 출력되도록 구현하여 감시 카운터 회로의 카운터 리셋 및 감시 클럭 수신기의 출력신호의 제어에 사용하였다.
제2도의 감시 카운터 회로(5)에서는 감시 대상 클럭의 2배인 기준 클럭을 입력으로 사용하고 초기 입력네이타를 "0 "으로 하여 가운터 "0[0000]"에서 카운터 "15[1111]"까지 카운터가 수행되도록 하였으나, 구현카운터의 출력(QA∼QD)중 QA와 QD만을 NAND 논리부(7)의 입력으로 사용하였기 때문에, 제3도의 (g)에서와 같이 카운터 값이 "00∼10"까지반 수행되고 그 이후의 카운러는 카운터 리셋 신호 발생기(4)에서 발생되는 리셋 신호에 의하여 카운터 수행이 다시 처음부터 수헹되기 때문에 실제 제2도의 구성에서는 감시대상 클럭이 한 주기만 빠져도 에러로 김지되어 감시 결과가 출력되면 출력신호를 출력 유지회로(6)의 프리셋 단자의 입력으로 사용하여 감시 카운터 회로(5)의 카운터를 중지시켜 감시 결과가 입력 감시 대상 클럭이 정상일 때까지 에러로 유지하도록 하였다.
여기서, 본 발명의 일실시예에서는 상기 감시카운터 회로(5)의 출력중 두개만 사용하므로 2비트의 카운터로 구성한 예를 도시하였지만, 사용자의 설계에 따라 둘 이상의 카운터 출력을 사용할 수 있기 때문에 감시 카운터회로(5)에 호함되는 카운터는 2비트 이상의 카운터로 구성하여도 무방함은 물론이다.
제3도의 (10)에서는 감시 대상 클럭이 에러일 경우 카운터가 "0[00]"에서 "2[10]"까지 수행됨과 동시에 카운터 리셋 신호 발생기(4)에서는 리셋 신호가 발생되지 않아 감시 대상 클럭이 정상일 때까지 계속 에러로 유지되는 것을 보여 준다.
제2도의 출력 유지회로(6)에서는 감시 카운터 회로(5)의 카운터가 감시 대상 클럭이 에러로 감지되면 카운터를 감시 대상 클럭이 에러일 동안 계속 중지하도록 카운터 중지신호를 발생시키는 역할을 한다. 만약 이 회로도가 없다면 감시 결과는 에러일 동안 계속 카운터를 수행함으로 감시결과 출력이 카운터의 조합에 따라 결과가 변하게 된다. 예를 들면, 제2도에서와 같이 사용자가 클럭의 에러수를 정의 하였다면 감시 대상 클럭이 제3도의 (10)과 같이 오랫동안 에러이면 카운터 리셋 신호가 발생되지 않아서 카운터가"0[000]"에서 "15[111]"까지 수행되며, 이때 카운터 "QD, QC, QB, QA의 값이 "0011, 0111, 1011일 감시대상 클럭은 에러이지만 감시 결과는 QB, QA 출력의 부정 논리곱(NAND) 처리 결과이므로 감시결과가 정상으로 출력됨으로 이런 현상을 제거하기 위하여 에러 출력 유지회로(6)가 필요하다.
따라서, 상기와 같이 구성되어 동작하는 플립플롭을 사용한 클럭 감시 회로는 디지탈 전송장치나 통신 시스텀의 회로팩에 사용되어지는 클럭에 대해, 정확하고 신속하게 수신부에서 클럭의 장애를 감지함으로서 클럭 장애 발생에 대한 파급 효과를 극소화하는데 그 적용 효과가 있다.

Claims (4)

  1. 감시하고자 하는 대상 클럭을 입력하는 감시 클럭 수신기(1), 상기 감시 클럭 수신기(1)의 출력을 입력받아 카운터 리셋 신호를 출력하는 카운터 리셋 발생기(4), 디지탈 회로팩의 초기화를 위하여 사용되는 리셋 신호를 감시 대상 클럭이나 기준클럭과 동기화시키기 위한 리셋 신호수신기(2), 상기 카운터 리셋 발생기(4)와 상기 리셋 신호 수신기(2)에 연결되며, 감시 대상 클럭을 감시하기 위해 감시 대상 클럭의 2배이상인 기준클럭을 샘플링하여 카운팅하기 위한 감시 카운터 회로(5), 상기 감시 카운터 회로(5)에 연결되어 사용자가 클럭의 에러를 결정하기 위한 NAND 논리수단(7), 및 상기 NAND 논리수단(7)에 의해 출력되는 값을 감시 클럭이 에러일 경우 계속 유지하기 위한 출릭 유지 회로(6)를 구비하고 있는 것을 특징으로하는 클럭 감시회로.
  2. 제1항에 있어서, 상기 감시 카운터 회로(5)와 상기 클럭 유지 회로(6)에 감시 클럭 대상의 2배 이상인 기준 클럭을 수신하여 제공하는 기준 클럭 수신기(3)를 더 포함하고 있는 것을 특징으로 하는 클럭 감시회로.
  3. 제2항에 있어서, 상기 감시 클럭 수신기(1)는 상기 카운터 리셋 발생기(4)의 출력신호로 프리셋 단자가 제어되도록 연결된 것을 특징으로 하는 클럭 감시회로.
  4. 제2항에 있어서, 상기 감시 카운터 회로(5)는 2비트 이상의 카운터를 포함하는 것을 특징으로 하는 클럭 감시회로.
KR1019920026109A 1992-12-29 1992-12-29 클럭 감시 회로 KR950005940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920026109A KR950005940B1 (ko) 1992-12-29 1992-12-29 클럭 감시 회로
US08/173,177 US5479420A (en) 1992-12-29 1993-12-28 Clock fault monitoring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026109A KR950005940B1 (ko) 1992-12-29 1992-12-29 클럭 감시 회로

Publications (2)

Publication Number Publication Date
KR940017397A KR940017397A (ko) 1994-07-26
KR950005940B1 true KR950005940B1 (ko) 1995-06-07

Family

ID=19347246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026109A KR950005940B1 (ko) 1992-12-29 1992-12-29 클럭 감시 회로

Country Status (2)

Country Link
US (1) US5479420A (ko)
KR (1) KR950005940B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010758B1 (ko) * 1994-06-27 1996-08-08 엘지반도체 주식회사 주파수 측정회로
JP2980304B2 (ja) * 1994-07-06 1999-11-22 沖電気工業株式会社 クロック障害検出回路
US5923191A (en) * 1997-05-08 1999-07-13 Vlsi Technology, Inc. Device and a method for monitoring a system clock signal
US6088830A (en) * 1998-07-28 2000-07-11 Evsx, Inc. Method and apparatus for logic circuit speed detection
KR100297650B1 (ko) * 1998-12-31 2001-08-07 이정태 수신 디지탈 데이타의 감시 방법
US6765954B1 (en) * 1999-08-16 2004-07-20 Globespanvirata, Inc. System and method for implementing a delta-sigma modulator integrity supervisor
KR100302330B1 (ko) * 1999-09-08 2001-11-07 서평원 카운터의 프레임 펄스 공급 장치
KR100366800B1 (ko) * 1999-09-17 2003-01-06 엘지전자 주식회사 전송시스템의 외부클럭 오류 감지장치
DE10144070A1 (de) * 2001-09-07 2003-03-27 Philips Corp Intellectual Pty Kommunikationsnetzwerk und Verfahren zur Steuerung des Kommunikationsnetzwerks
US7038508B2 (en) * 2004-04-30 2006-05-02 Intel Corporation Methods and apparatuses for detecting clock loss in a phase-locked loop
GB0410962D0 (en) * 2004-05-17 2004-06-16 Mordaunt Short Ltd Loudspeaker
US7617412B2 (en) * 2006-10-25 2009-11-10 Rockwell Automation Technologies, Inc. Safety timer crosscheck diagnostic in a dual-CPU safety system
DE102012209971B3 (de) * 2012-06-14 2013-05-29 Areva Np Gmbh Digitale Abtastschaltung für ein mit Hilfe eines Primär-Taktsignals auf Taktausfall zu überwachendes Sekundär-Taktsignal
JP6035949B2 (ja) * 2012-07-27 2016-11-30 株式会社ノーリツ 燃焼装置
US9632492B2 (en) * 2015-01-23 2017-04-25 Rockwell Automation Asia Pacific Business Ctr. Pte., Ltd. Redundant watchdog method and system utilizing safety partner controller
CN107491366A (zh) * 2016-06-13 2017-12-19 中兴通讯股份有限公司 输出时钟生成方法及装置
US9985646B1 (en) 2017-10-18 2018-05-29 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US10033400B1 (en) 2017-10-18 2018-07-24 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US11609833B2 (en) 2020-09-18 2023-03-21 Nxp Usa, Inc. Fault injection in a clock monitor unit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3207633A1 (de) * 1982-02-26 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur ueberwachung eines mikroprozessors
JPS58201108A (ja) * 1982-05-19 1983-11-22 Nissan Motor Co Ltd マイクロコンピユ−タを用いた車両用電子制御システムの監視装置
JPS61206318A (ja) * 1985-03-08 1986-09-12 Matsushita Electric Ind Co Ltd 位相同期回路
US4803708A (en) * 1986-09-11 1989-02-07 Nec Corporation Time-of-day coincidence system
US4800564A (en) * 1986-09-29 1989-01-24 International Business Machines Corporation High performance clock system error detection and fault isolation
US4912708A (en) * 1988-03-22 1990-03-27 Siemens Transmission Systems, Inc. Automatic microprocessor fault recovery system
US5065313A (en) * 1989-03-30 1991-11-12 Dell Usa Corporation Digital computer system having circuit for regulation of I/O command recovery time
JPH03267833A (ja) * 1990-03-16 1991-11-28 Fujitsu Ltd クロック断検出回路
US5313476A (en) * 1991-06-28 1994-05-17 International Business Machines Corporation Clock security ring
US5345583A (en) * 1992-05-13 1994-09-06 Scientific-Atlanta, Inc. Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state

Also Published As

Publication number Publication date
KR940017397A (ko) 1994-07-26
US5479420A (en) 1995-12-26

Similar Documents

Publication Publication Date Title
KR950005940B1 (ko) 클럭 감시 회로
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
US6469544B2 (en) Device for detecting abnormality of clock signal
US5305323A (en) Technique for digitally detecting bit-error densities that occur in a serial bit stream
US4845522A (en) Data communication system for camera system
JPH08316946A (ja) クロック断検出回路
JPH0846603A (ja) 信号断監視回路および信号周期検出回路
US5796272A (en) Frequency deviation detection circuit
JPH03267833A (ja) クロック断検出回路
JPH06204993A (ja) クロック断検出回路
CN110795289A (zh) 一种多时钟自动切换方法
KR100499387B1 (ko) 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법
KR200262927Y1 (ko) 클럭 페일 검출장치
KR100221496B1 (ko) 동기상태 감시회로
KR100207652B1 (ko) 광 전송장치의 타임슬롯신호 에러검출기
KR960010757B1 (ko) 클럭 감시 장치
KR100384783B1 (ko) 마이콤의 테스트 모드 인에이블 신호 발생기
KR0137059B1 (ko) 고속 전송 시스템의 경보발생장치
SU921093A1 (ru) Пересчетное устройство
KR920003518B1 (ko) 클럭 위상비교를 이용한 에러검출 회로
KR0161383B1 (ko) 플로피 디스크 드라이버 콘트롤러에서 인덱스 주기 검출장치
JP2591850B2 (ja) フレーム同期回路
JP3025702B2 (ja) ロック検出回路
KR960012470B1 (ko) 프로그램 가능한 타임아웃 타이머
JPH04360334A (ja) 調歩同期受信回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee