KR100499387B1 - 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법 - Google Patents

클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법 Download PDF

Info

Publication number
KR100499387B1
KR100499387B1 KR10-2003-0035922A KR20030035922A KR100499387B1 KR 100499387 B1 KR100499387 B1 KR 100499387B1 KR 20030035922 A KR20030035922 A KR 20030035922A KR 100499387 B1 KR100499387 B1 KR 100499387B1
Authority
KR
South Korea
Prior art keywords
clock signal
phase change
delay
rising edge
time
Prior art date
Application number
KR10-2003-0035922A
Other languages
English (en)
Other versions
KR20040105070A (ko
Inventor
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0035922A priority Critical patent/KR100499387B1/ko
Publication of KR20040105070A publication Critical patent/KR20040105070A/ko
Application granted granted Critical
Publication of KR100499387B1 publication Critical patent/KR100499387B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치 및 방법에 관한 것이다.
본 발명은 입력된 클럭신호를 최대지연시간 및 최소지연시간만큼 지연하여 각기 최대지연클럭신호 및 최소지연클럭신호로 출력하는 클럭신호 지연부와; 상기 클럭신호 지연부로부터 최대지연클럭신호 및 최소지연클럭신호를 입력받아, 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 확인하여 상기 클럭신호의 위상변화 검출 결과를 나타내는 위상변화출력신호를 출력하는 위상변화 검출부를 포함하는 장치를 구비하여 구성된다.
따라서, 본 발명은 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호를 소정의 위상변화검출시간 내에서 최대지연시간 및 최소지연시간만큼 지연하고, 이를 기준으로 소정의 위상변화검출시간 동안 클럭신호의 상승에지가 발생하는지 여부에 따라 입력된 클럭신호의 위상변화를 검출하거나 그 위상변화가 얼마의 시간 동안 지속되는지를 정량적으로 검출함으로써, 클럭신호보다 2배 이상 주파수를 갖는 기준클럭을 구현하기 위한 기술적 어려움을 덜고 시스템 제작비용을 절감하는 것은 물론, 클럭신호의 위상변화가 지속된 시간을 추정할 수 있어 위상변화된 클럭신호를 정밀하게 제어할 수 있는 효과가 있다.

Description

클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치 및 방법{CLOCK SIGNAL PHASE CHANGE DETECTION APPARATUS AND METHOD USING DELAY OF CLOCK SIGNAL}
본 발명은 클럭신호 위상변화 검출 장치 및 방법에 관한 것으로, 특히 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호의 위상변화를 검출하는 경우, 샘플링 이론에 따라 클럭신호 보다 2배 이상의 주파수를 갖는 기준클럭을 사용하지 않고, 클럭신호의 지연을 이용하여 입력된 클럭신호의 위상변화를 검출하거나 그 위상변화가 얼마의 시간 동안 지속되는지를 정량적으로 검출하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치 및 방법에 관한 것이다.
일반적으로, 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서가 일정한 속도로 동작하도록 각 프로세서로 공급되는 일정 간격의 전기적 펄스를 클럭(Clock)이라고 하는데, 클럭은 프로세서의 처리속도와도 밀접한 관계가 있어, 각종 시스템이 고용량, 고속화됨에 따라 시스템에서 요구하는 클럭속도 역시 증가하는 추세에 있다.
그리고, 시스템 내 각 프로세서로 안정적인 클럭을 공급하는 것은 해당 시스템에 장착된 각종 보드나 쉘의 신뢰성을 결정하는 중요한 요소로 작용하므로, 높은 신뢰도를 요구하는 시스템의 경우에는 클럭의 위상 변화를 검출하는 별도의 장치를 구비하고, 그 검출된 클럭 위상변화에 따라 클럭신호 발생장치나 시스템을 제어하여 시스템이 안정적으로 구동되도록 한다.
도1은 종래 클럭신호 위상변화 검출장치(10)의 구성을 보인 블록도로서, 이에 도시된 바와 같이 카운터부(11), 위상차 비교부(12)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 도2의 타이밍도를 참조하여 설명한다.
클럭신호 위상변화 검출장치(10)는 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호의 위상변화를 검출하여, 그 검출된 결과를 위상변화출력신호로 하여 클럭신호 위상변화제어장치(미도시)로 출력하여, 상기 클럭신호 위상변화제어장치(미도시)가 위상이 변화된 클럭신호를 제어하도록 한다.
상기 클럭신호 위상변화 검출장치(10) 내의 카운터부(11)는, 기저장된 클럭신호의 주기마다 위상검출기준클럭을 통하여 현재 입력되는 시스템의 클럭신호를 카운팅하여 그 결과로 카운팅값을 출력한다.
즉, 클럭신호의 이상 유무를 검출하기 위해서는 샘플링 이론에 의해 상기 클럭신호보다 2배 이상 높은 주파수를 갖는 위상검출기준클럭으로 카운팅하여야 하는데, 도2의 (1)과 같은 클럭신호에 대하여 그보다 주파수가 4배 큰 위상검출기준클럭을 사용하는 것으로 가정한 경우 카운터부(11)는 도2의 (2)와 같이 위상검출기준클럭을 기준으로 기저장된 클럭신호의 한 주기 동안 4까지 카운팅을 할 수 있으므로, 상기 카운터부(11)는 상기 클럭신호의 주기마다 카운팅한 카운팅값을 위상차 비교부(12)로 출력한 후, 카운팅값을 리셋하여 새로운 주기 동안 입력되는 클럭신호를 카운팅하는 과정을 반복한다.
여기서, 위상검출기준클럭이 클럭신호보다 주파수가 4배 크므로, 상기 카운터부(11)는 클럭신호가 정상일 때 기저장된 클럭신호의 주기 동안 위상검출기준클럭의 최초 및 두번째 상승에지에서 클럭신호가 '하이(High)'가 되고, 세번째 및 네번째 상승에지에서 클럭신호가 '로우(Low)'가 된다는 정보를 가지고 카운팅을 하게 된다.
따라서, 상기 카운터부(11)는 상기 위상검출기준클럭의 상승에지에서 클럭신호가 상기 정보에 따라 '하이(high)'와 '로우(Low)'로 절환되는지 여부를 확인하여 카운팅을 하며, 클럭신호에 이상이 발생하여 상기 위상검출기준클럭의 상승에지에서 클럭신호가 상기 정보와 상이하게 '하이(high)' 또는 '로우(Low)' 상태로 있는 것으로 감지한 경우, 카운팅값을 리셋한 후 카운팅값 '1'부터 다시 카운팅하여 위상차 비교부(12)로 다시 출력함으로써, 상기 위상차 비교부(12)가 클럭신호의 이상 유무를 검출하게 된다.
만약, 도2의 (1)과 같이 클럭신호의 두 번째 주기에서 상기 클럭신호의 위상에 변화가 생겼다면, 카운터부(11)는 상기 두 번째 주기 동안 카운팅값 '1'에서 카운팅값 '3'까지는 정상적으로 카운팅하다가, 위상검출기준클럭의 네번째 상승에지에서 클럭신호가 '로우(Low)'가 아닌 '하이(high)'로 된 것을 감지하면, 상기 카운팅값을 카운팅값 '3'에서 카우팅값 '1'로 리셋하여 위상차 비교부(12)로 출력한다.
그러면, 상기 위상차 비교부(12)는 시스템으로부터 입력된 클럭신호주기정보에 따라 카운터부(11)의 카운팅값이 정상적으로 입력되는지 여부를 확인하여, 클럭신호의 위상에 변화가 발생하였는지 여부를 나타내는 위상변화출력신호를 클럭신호 위상변화제어장치(미도시)로 출력하여, 상기 클럭신호 위상변화제어장치(미도시)가 위상이 변화된 클럭신호를 제어하도록 한다.
즉, 도2의 (3)과 같이 카운터부(11)의 카운팅값이 클럭신호의 두번째 주기에서 카운팅값 '3'에서 카운팅값 '1'로 절환되어 위상차 비교부(12)로 입력되므로, 상기 위상차 비교부(12)는 클럭신호주기정보와 카운팅값이 일치하지 않은 것으로 판단하여, 클럭신호가 정상인 경우 '로우(Low)' 상태로 출력하던 위상변화출력신호를 '하이(high)' 상태로 하여 클럭신호 위상변화제어장치(미도시)로 출력한다.
여기서, 상기 클럭신호주기정보란 클럭신호의 주기에 대한 정보를 말하는데, 위상차 비교부(12)는 상기 클럭신호주기정보에 해당하는 카운팅값은 '4'가 되어야함을 저장한 상태에서, 카운터부(11)로부터의 카운팅값을 입력받아 클럭신호의 위상변화 여부를 판단하게 된다.
그런데, 상기와 같은 종래의 기술에 있어서, 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호의 위상변화를 검출하는 경우, 샘플링 이론에 따라 클럭신호의 주파수보다 2배 이상 높은 주파수의 기준클럭을 사용하여 클럭신호의 위상 변화 여부를 검출함으로써, 클럭신호 위상변화 검출장치에서 클럭신호가 정상상태인지 혹은 비정상상태인지에 대한 정보만을 제공하여, 시스템 관리자는 클럭신호의 위상변화가 어느 정도의 시간 동안 발생하고 있는 지에 대한 정보를 갖지 못하여, 클럭신호 위상변화제어장치를 통해 클럭신호를 정밀하게 제어하지 못하는 문제점이 있었다.
또한, 고속 대용량의 데이터 처리를 요구하는 시스템에서 클럭신호의 주파수가 높아짐에 따라 그 보다 2배 이상 주파수가 높은 기준클럭을 생성하여 클럭신호의 위상변화를 검출하여야 하므로, 기준클럭 생성의 기술적 어려움이 따르는 것은 물론, 그 구현을 위하여 별도의 장치가 필요하여 시스템 제작비용이 증가하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호의 위상변화를 검출하는 경우, 샘플링 이론에 따라 클럭신호 보다 2배 이상의 주파수를 갖는 기준클럭을 사용하지 않고, 클럭신호의 지연을 이용하여 입력된 클럭신호의 위상변화를 검출하거나 그 위상변화가 얼마의 시간 동안 지속되는지를 정량적으로 검출하도록 하는 장치 및 방법을 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 입력된 클럭신호를 최대지연시간 및 최소지연시간만큼 지연하여 각기 최대지연클럭신호 및 최소지연클럭신호로 출력하는 클럭신호 지연부와; 상기 클럭신호 지연부로부터 최대지연클럭신호 및 최소지연클럭신호를 입력받아, 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 확인하여 상기 클럭신호의 위상변화 검출 결과를 나타내는 위상변화출력신호를 출력하는 위상변화 검출부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 입력된 클럭신호를 최대지연시간 및 최소지연시간만큼 각각 지연하여 최대지연클럭신호 및 최소지연클럭신호로 출력하는 단계와; 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 여부를 관찰하여, 상기 입력된 클럭신호의 위상 변화 여부를 검출하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치(300)의 구성을 보인 블록도로서, 이에 도시한 바와 같이, 입력된 클럭신호를 최대지연시간(T+td) 및 최소지연시간(T-td)만큼 지연하여 각기 최대지연클럭신호 및 최소지연클럭신호로 출력하는 클럭신호 지연부(310)와; 상기 클럭신호 지연부(310)로부터 최대지연클럭신호 및 최소지연클럭신호를 입력받아, 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간(2td) 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 확인하여 상기 클럭신호의 위상변화 검출 결과를 나타내는 위상변화출력신호를 출력하는 위상변화 검출부(320)로 구성하며, 이에 대해 도4의 타이밍도 및 도5의 순서도를 참조하여 설명한다.
본 발명에서, 클럭신호 위상변화 검출장치(300)는 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호를 소정의 위상변화검출시간(2td) 내에서 최대지연시간(T+td) 및 최소지연시간(T-td)만큼 지연하고, 이를 기준으로 소정의 위상변화검출시간(2td) 동안 클럭신호의 상승에지가 발생하는지 여부에 따라 입력된 클럭신호의 위상변화를 검출하여, 그 검출된 결과를 위상변화출력신호로 하여 클럭신호 위상변화제어장치(미도시)로 출력하여, 상기 클럭신호 위상변화제어장치(미도시)가 위상이 변화된 클럭신호를 제어하도록 한다.
먼저, 클럭신호 발생장치(미도시)로부터 클럭신호가 입력되면(S50), 클럭신호 지연부(310) 내의 제1 및 제2 지연부(311,312)는 입력된 클럭신호를 소정의 위상변화검출시간(2td) 내에서 최대지연시간(T+td) 및 최소지연시간(T-td)만큼 각각 지연하여 최대지연클럭신호 및 최소지연클럭신호로 출력한다.
여기서, 도4의 (1)과 같이 클럭신호의 주기가 'T'라고 가정하면, 상기 제1 지연부(311)는 도4의 (2)와 같이 클럭신호를 최대지연시간(T+td), 즉 상기 클럭신호의 주기 'T'와 소정의 임계치(td)의 합만큼 지연하여 최대지연클럭신호로 출력하고, 상기 제2 지연부(312)는 도4의 (3)과 같이 클럭신호를 최소지연시간(T-td), 즉 상기 클럭신호의 주기 'T'와 소정의 임계치(td)의 차만큼 지연하여 최소지연클럭신호로 출력한다(S51).
그러면, 상기 제1 및 제2 지연부(311,312)에 설정된 최대지연시간(T+td)과 최소지연시간(T-td)의 차에 해당하는 위상변화검출시간(2td)은, 최소지연클럭신호의 상승에지가 발생한 시점부터 최대지연클럭신호의 상승에지가 발생하는 시점까지의 시간이 되며, 상기 제1 및 제2 지연부(311,312)는 클럭신호의 주기 'T'가 아주 작기 때문에 입력된 클럭신호 대하여 최대지연시간을 'nT+td(n은 1이상의 자연수)'로, 최소지연시간을 'nT-td(n은 1이상의 자연수)'로 설정하는 것도 가능하나, 통상적으로는 'n=1'로 하여 지연시간을 설정한다.
그리고, 상기 소정의 임계치(td)는 클럭신호의 주기 'T'보다 작은 값으로 시스템 혹은 클럭신호 위상변화제어장치(미도시)의 환경 및 성능에 따라 변경가능한데, 그 값을 작게 설정하면 클럭신호의 위상변화를 민감하고 섬세하게 검출할 수 있고, 그 값을 크게 설정하면 클럭신호의 위상변화를 덜 민감하게 검출할 수 있다.
한편, 위상변화 검출부(320)는 상기 제1 및 제2 지연부(311,312)로부터 출력된 최대지연클럭신호와 최소지연클럭신호 및 클럭신호 발생장치(미도시)로부터 입력된 클럭신호를 관찰하여(S52), 상기 최대지연클럭신호와 최소지연클럭신호의 상승에지가 발생하는 위상변화검출시간(2td) 동안 상기 입력된 클럭신호의 상승에지가 발생하면 상기 입력된 클럭신호에 위상변화가 발생하지 않은 것으로 판단하여 도4의 (4)와 같이 '로우(Low)'상태의 위상변화출력신호를 출력하고(S53,S54), 반면 상기 입력된 클럭신호의 상승에지가 발생하지 않으면 상기 입력된 클럭신호에 위상변화가 발생한 것으로 판단하여 '하이(High)'상태의 위상변화출력신호를 출력한다(S55).
즉, 도4의 (1)에서 클럭신호의 첫번째 주기와 같이, 클럭신호가 정상적으로 입력될 때, 위상변화 검출부(320)는 도4의 (3)에서의 제1 위상변화검출시간(td) 동안 클럭신호의 상승에지가 발생한 것으로 관찰되므로, 클럭신호에 위상변화가 발생하지 않았음을 나타내는 '로우(Low)'상태의 위상변화출력신호를 출력하다가, 도4의 (1)에서 클럭신호의 두번째 주기와 같이, 클럭신호의 주파수 또는 위상에 변화가 발생하여 클럭신호의 주기가 짧아진 경우 도4의 (3)에서의 제2 위상변화검출시간(td) 동안 클럭신호의 상승에지가 발생하지 않은 것으로 관찰되므로, 클럭신호에 위상변화가 발생하였음을 나타내는 '하이(High)'상태의 위상변화출력신호를 출력하게 된다.
이는, 본 발명에서는 클럭신호의 상승에지를 중심으로 최대지연클럭신호의 상승에지는 임계치(td)만큼 앞서고, 최소지연클럭신호의 상승에지는 임계치(td)만큼 느리게 진행되기 때문에, 클럭신호의 위상이 정상인 경우 상기 최소지연클럭신호의 상승에지가 발생한 후 최대지연클럭신호의 상승에지가 발생하기까지의 시간(2td) 동안에 클럭신호의 상승에지가 관찰되어야 하기 때문이다.
한편, 본 발명의 다른 실시예는 도6과 같이, 입력된 클럭신호를 최대지연시간(T+td1∼T+tdn) 및 최소지연시간(T-td1∼T-tdn)만큼 지연하여 각기 최대지연클럭신호 및 최소지연클럭신호로 출력하는 다수 개의 클럭신호 지연부(510∼530)와; 상기 클럭신호 지연부(510∼530)로부터 최대지연클럭신호 및 최소지연클럭신호를 각기 입력받아, 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 각 위상변화검출시간(2td1∼2tdn) 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 확인하여 상기 클럭신호의 위상변화 검출 결과를 나타내는 위상변화출력신호로 출력하는 다수 개의 위상변화 검출부(540∼560)와; 상기 다수 개의 위상변화 검출부(540∼560)로부터 입력된 위상변화출력신호를 복호화하여 상기 클럭신호의 위상변화량을 정량화한 위상변화량 출력신호를 출력하는 디코더(570)로 구성한다.
본 발명의 다른 실시예 클럭신호 위상변화 검출장치(300)에서, 상기 다수 개의 클럭신호 지연부(510∼530)와 다수 개의 위상변화 검출부(540∼560) 각각의 동작은 일실시예의 경우와 동일하다.
다만, 본 발명의 다른 실시예 클럭신호 위상변화 검출장치(300)는 클럭신호의 위상변화량을 정량화하여 나타내기 위해, 제1 클럭신호 지연부(510)는 클럭신호를 최대지연시간(T+td1) 및 최소지연시간(T-td1)만큼 지연하고, 제2 클럭신호 지연부(520)는 클럭신호를 최대지연시간(T+td2) 및 최소지연시간(T-td2)만큼 지연하는 방식으로, 상기 다수 개의 클럭신호 지연부(510∼530)가 클럭신호 발생장치(미도시)로부터 입력된 클럭신호를 각기 구분된 위상변화검출시간(2td1∼2tdn)별로 최대지연시간(T+td1∼T+tdn) 및 최소지연시간(T-td1∼T-tdn)만큼 지연하여 각각 최대지연클럭신호 및 최소지연클럭신호로 출력한다(S70,S71).
여기서, 상기 제1 클럭신호 지연부(510)에 설정된 최대지연시간(T+td1)과 최소지연시간(T-td1)의 차에 해당하는 위상변화검출시간(2td1)은, 제1 최소지연클럭신호의 상승에지가 발생한 시점부터 제1 최대지연클럭신호의 상승에지가 발생하는 시점까지의 시간이 되며, 마찬가지로 제n 클럭신호 지연부(530)에 설정된 최대지연시간(T+tdn)과 최소지연시간(T-tdn)의 차에 해당하는 위상변화검출시간(2tdn)은, 제n 최소지연클럭신호의 상승에지가 발생한 시점부터 제n 최대지연클럭신호의 상승에지가 발생하는 시점까지의 시간이 된다.
즉, 소정의 임계치(td1∼tdn)는 클럭신호의 주기 'T'에 대해 'T/2'보다 같거나 작은 값으로 하여 제n 클럭신호 지연부(530)에 설정된 위상변화검출시간(2tdn)이 클럭신호의 주기 'T'보다 같거나 작도록 설정하며, 각기 소정 간격의 비례적으로 차등을 둔 위상변화검출시간(2td1∼2tdn) 동안 클럭신호의 위상변화 여부를 관찰할 수 있도록 시스템 혹은 클럭신호 위상변화제어장치(미도시)의 환경 및 성능에 따라 변경하여 설정한다.
또한, 상기 다수 개의 클럭신호 지연부(510∼530)는 클럭신호의 주기 'T'가 아주 작기 때문에 입력된 클럭신호 대하여 최대지연시간을 'nT+td(n은 1이상의 자연수)'로, 최소지연시간을 'nT-td(n은 1이상의 자연수)'로 설정하는 것도 가능하나, 통상적으로는 'n=1'로 하여 지연시간을 설정한다.
그 다음, 다수 개의 위상변화 검출부(540∼560)는 상기 다수 개의 클럭신호 지연부(510∼530)로부터 입력된 최대지연클럭신호와 최소지연클럭신호 및 클럭신호 발생장치(미도시)로부터 입력된 클럭신호를 각기 관찰하여(S72), 상기 다수 개의 클럭신호 지연부(510∼530)로부터 입력된 최대지연클럭신호와 최소지연클럭신호를 기준으로 각기 구분된 위상변화검출시간(2td1∼2tdn) 동안 클럭신호의 상승에지가 발생하는지 여부를 판단한다(S73).
즉, 제1 최소지연클럭신호의 상승에지가 발생한 후 제1 최대지연클럭신호의 상승에지가 발생하기까지의 제1 위상변화검출시간(2td1) 동안, 제2 최소지연클럭신호의 상승에지가 발생한 후 제2 최대지연클럭신호의 상승에지가 발생하기까지의 제2 위상변화검출시간(2td2) 동안, 마찬가지로 제n 최소지연클럭신호의 상승에지가 발생한 후 제n 최대지연클럭신호의 상승에지가 발생하기까지의 제n 위상변화검출시간(2tdn) 동안에 클럭신호의 상승에지가 관찰되는지 여부를 관찰하게 된다.
상기 관찰 결과, 각기 구분된 위상변화검출시간(2td1∼2tdn) 동안 클럭신호의 상승에지가 발생하면, 각 위상변화 검출부(540∼560)는 클럭신호에 위상변화가 발생하지 않았음을 나타내는 위상변화출력신호를 출력하고(S74), 클럭신호의 상승에지가 발생하지 않으면 클럭신호에 위상변화가 발생하였음을 나타내는 위상변화출력신호를 출력한다(S77).
그 다음, 디코더(570)는 상기 다수 개의 위상변화 검출부(540∼560)로부터 위상변화출력신호가 모두 수신되었는지를 확인하여(S75), 상기 다수 개의 위상변화 검출부(540∼560)의 위상변화출력신호를 복호화하여 입력된 클럭신호의 위상변화량을 정량화한 위상변화량 출력신호를 클럭신호 위상변화제어장치(미도시)로 출력하여, 상기 클럭신호 위상변화제어장치(미도시)가 위상이 변화된 클럭신호를 제어하도록 한다(S76).
또한, 본 발명의 다른 실시예에서는, 클럭신호의 상승에지를 중심으로 제1 클럭신호 지연부(510)의 제1 최대지연클럭신호의 상승에지는 제1 임계치(td1)만큼 앞서고 제1 최소지연클럭신호의 상승에지는 제1 임계치(td1)만큼 느리게 진행되고, 제2 클럭신호 지연부(520)의 제2 최대지연클럭신호의 상승에지는 제2 임계치(td2)만큼 앞서고 제2 최소지연클럭신호의 상승에지는 제2 임계치(td2)만큼 느리게 진행되며, 마찬가지로 제n 클럭신호 지연부(530)의 제n 최대지연클럭신호의 상승에지는 제n 임계치(tdn)만큼 앞서고 제n 최소지연클럭신호의 상승에지는 제n 임계치(tdn)만큼 느리게 진행되므로, 상기 클럭신호의 상승에지 발생여부를 관찰하는 위상변화검출시간(2td1∼2tdn) 역시 각 클럭신호 지연부(510∼530)별로 증가하게 된다.
그러면, 다수 개의 위상변화 검출부(540∼560)가 해당 위상변화검출시간(2td1∼2tdn) 동안 클럭신호의 위상변화 여부를 검출하여 디코더(570)로 위상변화출력신호로 출력하므로, 상기 디코더(570)로 입력된 위상변화출력신호는 소정 간격의 비례적으로 차등을 둔 각 위상변화검출시간(2td1∼2tdn)별로 '로우(Low)' 또는 '하이(High)'상태 정보를 갖게 되어, 상기 디코더(570)의 출력인 위상변화량 출력신호를 분석하면 상기 클럭신호의 위상변화가 제1 위상변화검출시간(2td1) 내지 제n 위상변화검출시간(2tdn) 중 얼마의 시간 동안 지속되는지를 추정할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명은 이동통신 시스템의 각종 장치, 컴퓨터 등 디지털 시스템에서 각 프로세서의 동작원 역할을 하는 클럭신호를 소정의 위상변화검출시간 내에서 최대지연시간 및 최소지연시간만큼 지연하고, 이를 기준으로 소정의 위상변화검출시간 동안 클럭신호의 상승에지가 발생하는지 여부에 따라 입력된 클럭신호의 위상변화를 검출하거나 그 위상변화가 얼마의 시간 동안 지속되는지를 정량적으로 검출함으로써, 클럭신호보다 2배 이상 주파수를 갖는 기준클럭을 구현하기 위한 기술적 어려움을 덜고 시스템 제작비용을 절감하는 것은 물론, 클럭신호의 위상변화가 지속된 시간을 추정할 수 있어 위상변화된 클럭신호를 정밀하게 제어할 수 있는 효과가 있다.
도1은 종래 클럭신호 위상변화 검출장치의 구성을 보인 블록도.
도2는 종래 클럭신호 위상변화 검출장치에서, 시간에 따른 각 신호의 흐름을 보인 타이밍도.
도3은 본 발명의 일실시예에 따른, 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치의 구성을 보인 블록도.
도4는 상기 도3에서, 시간에 따른 각 신호의 흐름을 보인 타이밍도.
도5는 본 발명의 일실시예에 따른, 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법의 동작과정을 보인 순서도.
도6은 본 발명의 다른 실시예에 따른, 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치의 구성을 보인 블록도.
도7은 본 발명의 다른 실시예에 따른, 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법의 동작과정을 보인 순서도.
***도면의 주요 부분에 대한 부호의 설명***
300 : 클럭신호 위상변화 검출장치 310, 510∼530 : 클럭신호 지연부
311 ; 제1 지연부 312 : 제2 지연부
320, 540∼560 : 위상변화 검출부 570 ; 디코더

Claims (8)

  1. 입력된 클럭신호를 최대지연시간 및 최소지연시간만큼 지연하여 각기 최대지연클럭신호 및 최소지연클럭신호로 출력하는 클럭신호 지연부와; 상기 클럭신호 지연부로부터 최대지연클럭신호 및 최소지연클럭신호를 입력받아, 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 확인하여 상기 클럭신호의 위상변화 검출 결과를 나타내는 위상변화출력신호를 출력하는 위상변화 검출부를 포함하는 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치.
  2. 입력된 클럭신호를 최대지연시간 및 최소지연시간만큼 지연하여 각기 최대지연클럭신호 및 최소지연클럭신호로 출력하는 다수 개의 클럭신호 지연부와; 상기 클럭신호 지연부로부터 최대지연클럭신호 및 최소지연클럭신호를 각기 입력받아, 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 각 위상변화검출시간 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 확인하여 상기 클럭신호의 위상변화 검출 결과를 나타내는 위상변화출력신호로 출력하는 다수 개의 위상변화 검출부와; 상기 다수 개의 위상변화 검출부로부터 입력된 위상변화출력신호를 복호화하여 상기 클럭신호의 위상변화량을 정량화한 위상변화량 출력신호로 출력하는 디코더를 포함하는 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치.
  3. 입력된 클럭신호를 최대지연시간 및 최소지연시간만큼 각각 지연하여 최대지연클럭신호 및 최소지연클럭신호로 출력하는 단계와; 상기 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간 동안 상기 입력된 클럭신호에 상승에지가 발생하는지 여부를 관찰하여, 상기 입력된 클럭신호의 위상 변화 여부를 검출하는 단계를 포함하는 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법.
  4. 입력된 클럭신호를 각기 구분된 최대지연시간 및 최소지연시간만큼 지연하여 최대지연클럭신호 및 최소지연클럭신호로 출력하는 단계와; 상기 각기 구분된 최대지연클럭신호의 상승에지가 발생한 후 상기 최소지연클럭신호의 상승에지가 발생하기까지의 위상변화검출시간 동안 상기 입력된 클럭신호의 상승에지가 발생하는지 여부를 관찰하여, 상기 입력된 클럭신호의 위상 변화 여부를 검출하는 단계와; 상기 검출 결과를 복호화하여 상기 입력된 클럭신호의 위상변화량을 정량화하는 단계를 포함하는 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법.
  5. 제3항 또는 제4항에 있어서, 상기 최대지연시간은, 입력된 클럭신호의 주기와 소정의 임계치의 합인 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법.
  6. 제3항 또는 제4항에 있어서, 상기 최소지연시간은, 입력된 클럭신호의 주기와 소정의 임계치의 차인 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법.
  7. 제3항 또는 제4항에 있어서, 상기 위상변화검출시간은, 최소지연클럭신호의 상승에지가 발생한 시점부터 최대지연클럭신호의 상승에지가 발생하는 시점까지의 시간인 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법.
  8. 제4항에 있어서, 상기 구분된 위상변화검출시간은, 소정 간격의 비례적으로 차등을 두어 구분한 시간인 것을 특징으로 하는 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 방법.
KR10-2003-0035922A 2003-06-04 2003-06-04 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법 KR100499387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0035922A KR100499387B1 (ko) 2003-06-04 2003-06-04 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0035922A KR100499387B1 (ko) 2003-06-04 2003-06-04 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법

Publications (2)

Publication Number Publication Date
KR20040105070A KR20040105070A (ko) 2004-12-14
KR100499387B1 true KR100499387B1 (ko) 2005-07-04

Family

ID=37380226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0035922A KR100499387B1 (ko) 2003-06-04 2003-06-04 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법

Country Status (1)

Country Link
KR (1) KR100499387B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986534B1 (ko) 2006-03-31 2010-10-07 콸콤 인코포레이티드 멀티모드,일정―대기시간 클록 생성 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297413B1 (ko) * 2012-02-24 2013-08-19 고려대학교 산학협력단 적응형 클럭 생성 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986534B1 (ko) 2006-03-31 2010-10-07 콸콤 인코포레이티드 멀티모드,일정―대기시간 클록 생성 회로

Also Published As

Publication number Publication date
KR20040105070A (ko) 2004-12-14

Similar Documents

Publication Publication Date Title
CN113711510B (zh) 相位预测器和相关联的使用方法
US6647027B1 (en) Method and apparatus for multi-channel data delay equalization
US5870404A (en) Self-timed circuit having critical path timing detection
US10797984B1 (en) Systems and methods for timestamping a data event
US5867695A (en) Method and system for reduced metastability between devices which communicate and operate at different clock frequencies
US11178036B2 (en) Systems and methods for measuring latency in a network device
KR100499387B1 (ko) 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법
US20130141076A1 (en) Spread Spectrum Clock Signal Detection System and Method
CN111083940A (zh) 检测电路、方法、芯片及设备
US10680792B1 (en) Systems and methods for timing a signal
US6898725B2 (en) Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain
JP2004072768A (ja) オーバーサンプリングによるビットストリームの回復方法
KR100433079B1 (ko) 입력 데이터 처리 회로
US5436927A (en) Method and apparatus for testing frequency symmetry of digital signals
CN111913038B (zh) 一种多路时钟信号频率检测装置和方法
US20230006903A1 (en) Systems and methods for timing a signal
JPH08316946A (ja) クロック断検出回路
US9740548B2 (en) Error source identification on time-of-day network
US7091764B2 (en) Duty distortion detector
KR100431748B1 (ko) 수직 동기신호 검출기
WO2001096893A1 (en) Apparatus for controlling semiconductor chip characteristics
KR100321726B1 (ko) 디스플레이 장치의 수평 동기 신호 검출 회로
KR200379385Y1 (ko) 전자보드의 신호검출 및 에러 통보 장치
JP2001237681A (ja) 入力断検出装置
KR100366800B1 (ko) 전송시스템의 외부클럭 오류 감지장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee