KR100384783B1 - 마이콤의 테스트 모드 인에이블 신호 발생기 - Google Patents

마이콤의 테스트 모드 인에이블 신호 발생기 Download PDF

Info

Publication number
KR100384783B1
KR100384783B1 KR10-2001-0036988A KR20010036988A KR100384783B1 KR 100384783 B1 KR100384783 B1 KR 100384783B1 KR 20010036988 A KR20010036988 A KR 20010036988A KR 100384783 B1 KR100384783 B1 KR 100384783B1
Authority
KR
South Korea
Prior art keywords
signal
counting
test mode
enable signal
counter
Prior art date
Application number
KR10-2001-0036988A
Other languages
English (en)
Other versions
KR20030000834A (ko
Inventor
김병록
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0036988A priority Critical patent/KR100384783B1/ko
Publication of KR20030000834A publication Critical patent/KR20030000834A/ko
Application granted granted Critical
Publication of KR100384783B1 publication Critical patent/KR100384783B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 외부 클럭이 정상적으로 동작하였을 때 마이콤이 테스트 모드에 진입하도록 테스트 모드 인에이블 신호를 발생하는 마이콤의 테스트 모드 인에이블 신호 발생기에 관한 것이다. 이를 위한 본 발명의 마이콤의 테스트 모드 인에이블 신호 발생기는 테스트 모드시 활성화되는 카운팅 인에이블 신호에 의해 수신된 외부 클럭신호를 N개로 카운팅한 카운터 신호를 발생하는 카운터부와, 상기 카운터부로부터 발생된 N개의 카운팅 신호를 수신하여 상기 카운팅 신호가 한 번 폴링할 때마다 쇼트 펄스를 갖는 N개의 스톱 신호를 발생하는 스톱신호 발생부와, 상기 스톱신호 발생부에서 발생된 N개의 스톱 신호를 수신하여 제어 신호에 의해 선택된 1개의 스톱 신호를 출력하는 멀티플렉서부와, 상기 멀티플렉서부로부터 출력된 스톱 신호의 폴링 구간을 검출하여 테스트 모드 인에이블 신호를 발생하는 래치 및 스톱 검출부를 구비한 것을 특징으로 한다.

Description

마이콤의 테스트 모드 인에이블 신호 발생기{TEST MODE ENABLE SIGNAL GENERATOR FOR MICOM}
본 발명은 마이콤(Micro Computer; 이하 'Micom'이라 함)의 테스트 모드 인에이블 신호 발생기에 관한 것으로, 특히 외부 클럭(Clock)이 정상적으로 동작하였을 때 마이콤이 테스트 모드(test mode)에 진입하도록 테스트 모드 인에이블 신호를 발생하는 마이콤의 테스트 모드 인에이블 신호 발생기에 관한 것이다.
마이콤의 테스트 모드는 외부에서 마이콤이 정상적으로 동작하는가를 검증하기 위한 테스트 모드로서, 테스트 모드 인에이블 신호(EN_test_mode)에 의해 테스트 모드에 진입하게 된다. 도 1은 테스트 모드 인에이블 신호(EN_test_mode)를 발생하는 종래의 마이콤의 테스트 모드 인에이블 신호 발생기의 구성을 나타낸 것이다.
도 1에 도시한 바와 같이, 종래 기술에 따른 마이콤의 테스트 모드 인에이블 신호 발생기는 테스트 모드시 활성화되는 카운팅 인에이블 신호(EN)에 의해 외부 클럭신호(CLK_ext)를 카운팅하는 카운터 회로부(1)와, 상기 카운터 회로부(1)로부터 발생된 첫번째 카운팅 신호의 폴링(folling) 구간 이후에 테스트 모드 인에이블 신호(EN_test_mode)를 발생하는 스톱(stop) 검출부(2)로 구성되어 있다.
먼저, 테스트 모드에 진입하게 되면 카운팅 인에이블 신호(EN)가 엑티브되고, 카운팅 인에이블 신호(EN)의 폴링 에지(folling edge) 이후에 카운터 회로부(1)가 동작하여 외부에서 수신된 외부 클럭 신호(CLK_ext)를 카운팅한 신호를 발생한다. 그 다음, 상기 카운터 회로부(1)로 부터 발생된 카운팅 신호를 수신하는 스톱 회로부(2)에서는 첫번째로 발생된 카운팅 신호의 폴링 에지 이후에 '로직 하이' 전압을 갖는 카운팅 인에이블 신호(EN_test mode)를 발생한다.
한편, 마이콤이 정상적으로 동작하는 지를 검증하기 위한 테스트 모드 진입시 외부 클럭신호(CLK_ext)가 정상적으로 동작하여야만 테스트 모드의 진입이 의미가 있으므로, 외부 클럭신호(CLK_ext)가 안정화된 이후에 테스트 모드 인에이블 신호(EN_test mode)가 발생되도록 테스트 모드 인에이블 신호 발생기를 설계하여야 한다.
그러나, 종래의 마이콤의 테스트 모드 인에이블 신호 발생기는 카운팅 인에이블 신호(EN)에 의해 외부 클럭신호(CLK_ext)를 카운팅한 첫번째 카운팅 신호의 폴링 에지에서 무조건 카운팅 인에이블 신호(EN_test mode)를 발생하도록 구성되어 있다. 일반적으로, 외부 클럭신호(CLK_ext)는 안정화되는 시간이 불확실하기 때문에 시스템 설계자에 의해 이를 조정해 주어야 한다. 하지만, 종래의 테스트 모드 인에이블 신호 발생기는 외부 클럭신호(CLK_ext)가 불안정한 상태에서도 카운팅 인에이블 신호(EN_test mode)를 발생하므로써 불필요한 전류를 소모하게 되고 마이콤의 전체적인 동작 속도를 저하시키며 오동작을 유발할 수 있는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 외부 클럭(CLK_ext)이 정상적으로 동작하였을 때 마이콤이 테스트 모드에 진입하도록 테스트 모드 인에이블 신호를 발생하는 마이콤의 테스트 모드 인에이블 신호 발생기를 제공하는데 있다.
도 1은 종래 기술에 따른 마이콤의 테스트 모드 인에이블 신호 발생기의 구성도
도 2는 본 발명에 의한 마이콤의 테스트 모드 인에이블 신호 발생기의 구성도
도 3은 종래 및 본 발명에 의한 테스트 모드 진입시 각 신호의 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 카운터부 20 : 스톱신호 발생부
30 : 멀티플렉서부 40 : 래치 및 스톱 검출부
상기 목적을 달성하기 위한 본 발명에 의한 마이콤의 테스트 모드 인에이블 신호 발생기는 테스트 모드시 활성화되는 카운팅 인에이블 신호에 의해 수신된 외부 클럭신호를 N개로 카운팅한 카운터 신호를 발생하는 카운터부와, 상기 카운터부로부터 발생된 N개의 카운팅 신호를 수신하여 상기 카운팅 신호가 한 번 폴링할 때마다 쇼트 펄스를 갖는 N개의 스톱 신호를 발생하는 스톱신호 발생부와, 상기 스톱신호 발생부에서 발생된 N개의 스톱 신호를 수신하여 제어 신호에 의해 선택된 1개의 스톱 신호를 출력하는 멀티플렉서부와, 상기 멀티플렉서부로부터 출력된 스톱 신호의 폴링 구간을 검출하여 테스트 모드 인에이블 신호를 발생하는 래치 및 스톱 검출부를 구비한 것을 특징으로 한다.
상기 카운터부는 상기 외부 클럭신호를 입력 신호로, 상기 카운팅 인에이블 신호를 클럭 신호로 수신하여 상기 카운팅 인에이블 신호가 '하이'에서 '로우'로 폴링된 이후에 상기 외부 클럭신호를 카운팅한 신호를 출력하는 제 1 카운터부와, 상기 제 1 카운터부의 출력 신호를 입력 신호로, 상기 카운팅 인에이블 신호를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호가 '하이'에서 '로우'로 폴링된 이후에 상기 제 1 카운터부의 출력 신호를 카운팅한 신호를 출력하는 제 2 카운터부와, 제 n-1 카운터부의 출력 신호를 입력 신호로, 카운팅 인에이블 신호를 클럭 신호로 수신하여 상기 카운팅 인에이블 신호가 '하이'에서 '로우'로 폴링된 이후에 상기 제 n-1 카운터부의 출력 신호를 카운팅한 신호를 출력하는 제 n 카운터부로 구성된 것을 특징으로 한다.
상기 제 1 내지 제 n 카운터부는 D 플립플롭으로 각각 구성된 것을 특징으로 한다.
상기 스톱신호 발생부는 상기 카운터부로부터 발생된 N개의 카운팅 신호 또는 그의 반전 신호를 수신하여 상기 N개의 카운팅 신호가 한 번 폴링할 때마다 쇼트 펄스를 갖는 스톱 신호를 발생시키는 N 개의 NAND 게이트로 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2는 본 발명에 의한 마이콤의 테스트 모드 인에이블 신호 발생기의 구성도로서, 테스트 모드시 활성화되는 카운팅 인에이블 신호(EN)에 의해 수신된 외부 클럭신호(CLK_ext)를 4개로 카운팅한 카운터 신호(C1∼C4)를 발생하는 카운터부(10)와, 상기 카운터부(10)로부터 발생된 카운팅 신호(C1∼C4)를 수신하여 상기 카운팅 신호(C1∼C4)가 한 번 폴링(folling)할 때마다 쇼트(short) 펄스를 갖는 스톱 신호(S1∼S4)를 발생하는 스톱신호 발생부(20)와, 상기 스톱신호 발생부(20)에서 발생된 스톱 신호(S1∼S4)를 수신하여 제어 신호(CTL)에 의해 1개의 스톱 신호를 선택하여 출력하는 멀티플렉서부(30)와, 상기 멀티플렉서부(30)로부터 출력된 스톱 신호의 폴링(folling) 구간을 검출하여 테스트 모드 인에이블 신호(EN_test_mode)를 발생하는 래치 및 스톱 검출부(40)를 구비한다.
상기 카운터부(10)는 외부 클럭신호(CLK_ext)를 입력 신호(D)로 카운팅 인에이블 신호(EN)를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호(EN)가 '하이'에서 '로우'로 폴링된 이후에 상기 외부 클럭신호(CLK_ext)를 카운팅한 신호(C1)를 출력하는 제 1 카운터부(11)와, 상기 제 1 카운터부(11)의 출력 신호(Q)를 입력 신호(D)로 카운팅 인에이블 신호(EN)를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호(EN)가 '하이'에서 '로우'로 폴링된 이후에 상기 제 1카운터부(11)의 출력 신호(C1)를 카운팅한 신호(C2)를 출력하는 제 2 카운터부(12)와, 상기 제 1 카운터부(11)의 출력 신호(C1)를 입력 신호(D)로 카운팅 인에이블 신호(EN)를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호(EN)가 '하이'에서 '로우'로 폴링된 이후에 상기 제 1 카운터부(11)의 출력 신호(C1)를 카운팅한 신호(C2)를 출력하는 제 2 카운터부(12)와, 상기 제 2 카운터부(12)의 출력 신호(C2)를 입력 신호(D)로 카운팅 인에이블 신호(EN)를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호(EN)가 '하이'에서 '로우'로 폴링된 이후에 상기 제 2 카운터부(12)의 출력 신호(C2)를 카운팅한 신호(C3)를 출력하는 제 3 카운터부(13)와, 상기 제 3 카운터부(13)의 출력 신호(C3)를 입력 신호(D)로 카운팅 인에이블 신호(EN)를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호(EN)가 '하이'에서 '로우'로 폴링된 이후에 상기 제 3 카운터부(13)의 출력 신호(C3)를 카운팅한 신호(C4)를 출력하는 제 4 카운터부(14)로 구성된다.
상기 스톱신호 발생부(20)는 상기 제 1 내지 제 3 카운터부(11-13)의 출력 신호(C1-C4)를 수신하여 논리 연산된 신호(S1)를 출력하는 제 1 NAND 게이트(51)와, 상기 제 1 내지 제 3 카운터부(11-13)의 출력 신호(C1-C3)와 상기 제 4 카운터부(14)의 출력 신호(C4)의 반전된 신호(/C4)를 수신하여 논리 연산된 신호(S2)를 출력하는 제 2 NAND 게이트(52)와, 상기 제 1 내지 제 3 카운터부(11-13)의 출력 신호(C1-C3)와 상기 제 4 카운터부(14)의 출력 신호(C4)의 반전된 신호(/C4)를 수신하여 논리 연산된 신호(S3)를 출력하는 제 3 NAND 게이트(53)와, 상기 제 1 카운터부(11)의 출력 신호(C1)와 상기 제 2 내지 제 4 카운터부(12-14)의 출력신호(C2-C4)의 반전된 신호(/C2-/C4)를 수신하여 논리 연산된 신호(S4)를 출력하는 제 4 NAND 게이트(54)로 구성된다.
먼저, 테스트 모드에 진입하게 되면 카운팅 인에이블 신호(EN)가 엑티브되고, 카운팅 인에이블 신호(EN)의 폴링 에지(folling edge) 이후에 카운터부(10)가 동작하여 외부에서 수신된 외부 클럭 신호(CLK_ext)를 카운팅한 카운터 신호(C1∼C4)를 발생한다.
상기 카운터부(10)로 부터 발생된 카운팅 신호(C1∼C4)를 수신하는 스톱신호 발생부(20)에서는 카운팅 신호(C1∼C4)가 한 번 폴링(folling)할 때마다 쇼트(short) 펄스를 갖는 스톱 신호(S1∼S4)를 발생한다.
상기 멀티플렉서부(30)는 상기 스톱신호 발생부(20)에서 발생된 스톱 신호(S1∼S4)를 수신하여 제어 신호(CTL)에 의해 1개의 스톱 신호를 선택하여 출력한다.
래치 및 스톱 검출부(40)는 상기 멀티플렉서부(30)로부터 출력된 스톱 신호의 폴링(folling) 구간을 검출하여 테스트 모드 인에이블 신호(EN_test_mode)를 발생한다.
도 3은 종래 및 본 발명에 의한 테스트 모드 진입시 각 신호의 동작 타이밍을 나타낸 것이다.
여기서, (b)와 (j)의 파형은 종래의 테스트 모드 인에이블 신호 발생기에 의한 테스트 모드 진입 방식을 나타낸 것이고, (j)-(l)의 파형은 본 발명에 의한 테스트 모드 진입 방식을 나타낸 것이다. 그리고, 상기 도면에서 (c)-(e)의파형(P0-P2)은 각 포트(port)의 상태를 나타낸 것이다.
일반적으로, 마이콤의 테스트 모드 진입을 위해서는 외부에서 테스트 모드 인에이블 신호(EN)(g)와 전원 전압(Vcc)(a) 및 포트(c-e)의 상태에 의해 테스트 모드로 진입되기 때문에 이를 도 3에 나타낸 것이다.
도시한 바와 같이, 외부 클럭신호(CLK_ext)가 안정화되는 시간이 불확실하기 때문에 사용자의 편의에 따라서 선택가능하도록 카운팅 신호가 스톱(stop)되는 조건을 여러개로 만들었다. 따라서, 외부 클럭신호(CLK_ext)가 정상적으로 안정되었을 때 카운팅된 신호를 선택하여 테스트 모드 인에이블 신호를 발생하므로써, 외부 클럭신호(CLK_ext)가 정상적으로 동작하였을 때 테스트 모드 인에이블 신호를 발생할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 마이콤의 테스트 모드 인에이블 신호 발생기에 의하면, 다수 개의 카운터 회로를 이용하여 외부 클럭신호(CLK_ext)를 여러개로 카운팅한 신호를 발생하고 멀티플레서 회로를 이용하여 안정된 외부 클럭신호(CLK_ext)를 선택하여 출력하므로써, 외부 클럭신호(CLK_ext)가 정상적으로 동작하였을 때 테스트 모드 인에이블 신호를 발생할 수 있는 잇점이 있다. 이로 인해, 불필요한 전류를 소모를 억제하며 마이콤의 전체적인 동작 속도를 향상시키고 안정된 테스드 동작을 실시할 수 있는 잇점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 마이콤의 테스트 모드 인에이블 신호 발생기에 있어서,
    테스트 모드시 활성화되는 카운팅 인에이블 신호에 의해 수신된 외부 클럭신호를 N개로 카운팅한 카운터 신호를 발생하는 카운터부와,
    상기 카운터부로부터 발생된 N개의 카운팅 신호를 수신하여 상기 카운팅 신호가 한 번 폴링할 때마다 쇼트 펄스를 갖는 N개의 스톱 신호를 발생하는 스톱신호 발생부와,
    상기 스톱신호 발생부에서 발생된 N개의 스톱 신호를 수신하여 제어 신호에 의해 선택된 1개의 스톱 신호를 출력하는 멀티플렉서부와,
    상기 멀티플렉서부로부터 출력된 스톱 신호의 폴링 구간을 검출하여 테스트 모드 인에이블 신호를 발생하는 래치 및 스톱 검출부를 구비한 것을 특징으로 하는 마이콤의 테스트 모드 인에이블 신호 발생기.
  2. 제 1 항에 있어서, 상기 카운터부는,
    상기 외부 클럭신호를 입력 신호로, 상기 카운팅 인에이블 신호를 클럭 신호로 수신하여 상기 카운팅 인에이블 신호가 '하이'에서 '로우'로 폴링된 이후에 상기 외부 클럭신호를 카운팅한 신호를 출력하는 제 1 카운터부와,
    상기 제 1 카운터부의 출력 신호를 입력 신호로, 상기 카운팅 인에이블 신호를 클럭 신호(CLK)로 수신하여 상기 카운팅 인에이블 신호가 '하이'에서 '로우'로폴링된 이후에 상기 제 1 카운터부의 출력 신호를 카운팅한 신호를 출력하는 제 2 카운터부와,
    제 n-1 카운터부의 출력 신호를 입력 신호로, 카운팅 인에이블 신호를 클럭 신호로 수신하여 상기 카운팅 인에이블 신호가 '하이'에서 '로우'로 폴링된 이후에 상기 제 n-1 카운터부의 출력 신호를 카운팅한 신호를 출력하는 제 n 카운터부로 구성된 것을 특징으로 하는 마이콤의 테스트 모드 인에이블 신호 발생기.
  3. 제 2 항에 있어서,
    상기 제 1 내지 제 n 카운터부는 D 플립플롭으로 각각 구성된 것을 특징으로 하는 마이콤의 테스트 모드 인에이블 신호 발생기.
  4. 제 1 항에 있어서, 상기 스톱신호 발생부는,
    상기 카운터부로부터 발생된 N개의 카운팅 신호 또는 그의 반전 신호를 수신하여 상기 N개의 카운팅 신호가 한 번 폴링할 때마다 쇼트 펄스를 갖는 스톱 신호를 발생시키는 N 개의 NAND 게이트로 구성된 것을 특징으로 하는 마이콤의 테스트 모드 인에이블 신호 발생기.
KR10-2001-0036988A 2001-06-27 2001-06-27 마이콤의 테스트 모드 인에이블 신호 발생기 KR100384783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036988A KR100384783B1 (ko) 2001-06-27 2001-06-27 마이콤의 테스트 모드 인에이블 신호 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036988A KR100384783B1 (ko) 2001-06-27 2001-06-27 마이콤의 테스트 모드 인에이블 신호 발생기

Publications (2)

Publication Number Publication Date
KR20030000834A KR20030000834A (ko) 2003-01-06
KR100384783B1 true KR100384783B1 (ko) 2003-05-23

Family

ID=27711429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036988A KR100384783B1 (ko) 2001-06-27 2001-06-27 마이콤의 테스트 모드 인에이블 신호 발생기

Country Status (1)

Country Link
KR (1) KR100384783B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077738A (en) * 1988-12-30 1991-12-31 Intel Corporation Test mode enable scheme for memory
KR920010235U (ko) * 1990-11-16 1992-06-17 금성일렉트론 주식회사 롬 테스트회로
JPH0534409A (ja) * 1991-07-29 1993-02-09 Nec Kyushu Ltd テストモード制御信号生成回路
KR970022357A (ko) * 1995-10-13 1997-05-28 문정환 아날로그 디지탈 변환기의 변환특성 테스트회로와 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077738A (en) * 1988-12-30 1991-12-31 Intel Corporation Test mode enable scheme for memory
KR920010235U (ko) * 1990-11-16 1992-06-17 금성일렉트론 주식회사 롬 테스트회로
JPH0534409A (ja) * 1991-07-29 1993-02-09 Nec Kyushu Ltd テストモード制御信号生成回路
KR970022357A (ko) * 1995-10-13 1997-05-28 문정환 아날로그 디지탈 변환기의 변환특성 테스트회로와 그 방법

Also Published As

Publication number Publication date
KR20030000834A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
US6175603B1 (en) System for managing signals in different clock domains and a programmable digital filter
US6107841A (en) Synchronous clock switching circuit for multiple asynchronous clock source
US6333646B1 (en) Abnormal clock detector and abnormal clock detecting apparatus
JPH0467811B2 (ko)
US6166564A (en) Control circuit for clock enable staging
JPS6152499B2 (ko)
EP3193177B1 (en) Event activity trigger
KR100384783B1 (ko) 마이콤의 테스트 모드 인에이블 신호 발생기
US11468958B1 (en) Shift register circuit and a method for controlling a shift register circuit
US8131882B2 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
KR100266691B1 (ko) 홀드/리셋 모드 선택 카운터 및 그 실행방법
KR100594315B1 (ko) 다중 펄스 생성 장치
US6362668B1 (en) Circuit and method for frequency generator control
KR100494114B1 (ko) 타이머 회로
KR100275684B1 (ko) 디지탈필터
RU187313U1 (ru) Цифровой частотомер для маломощных интегральных схем
US8319518B2 (en) Detecting transitions in circuits during periodic detection windows
KR0137494B1 (ko) 위상차 검출회로
JP4122128B2 (ja) エッジ検出回路
EP3352374B1 (en) System and method for clocking digital logic circuits
JPH0996663A (ja) 周期発生装置
KR930005653B1 (ko) 클럭 가변회로
KR19980065271A (ko) 비동기식 카운터 회로
JP3533127B2 (ja) 非同期信号検出回路
KR950010189B1 (ko) 카운터를 이용한 펄스발생 및 펄스폭 검출장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee