RU187313U1 - Цифровой частотомер для маломощных интегральных схем - Google Patents

Цифровой частотомер для маломощных интегральных схем Download PDF

Info

Publication number
RU187313U1
RU187313U1 RU2018119029U RU2018119029U RU187313U1 RU 187313 U1 RU187313 U1 RU 187313U1 RU 2018119029 U RU2018119029 U RU 2018119029U RU 2018119029 U RU2018119029 U RU 2018119029U RU 187313 U1 RU187313 U1 RU 187313U1
Authority
RU
Russia
Prior art keywords
output
input
bit
pulse counter
logical
Prior art date
Application number
RU2018119029U
Other languages
English (en)
Inventor
Борис Георгиевич Коноплев
Артем Олегович Попов
Original Assignee
федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) filed Critical федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет)
Priority to RU2018119029U priority Critical patent/RU187313U1/ru
Application granted granted Critical
Publication of RU187313U1 publication Critical patent/RU187313U1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Предлагаемая полезная модель относится к цифровой измерительной технике и может быть использована в устройствах обработки информации емкостных преобразователей микрогироскопов и акселерометров.
Сущность заявленного решения заключается в том, что цифровой частотомер для маломощных интегральных схем содержит тактовый генератор, n-разрядный счетчик импульсов, n-разрядный параллельный регистр, блок выдержки времени, первый вход которого соединен с выходом тактового генератора, введены блок управления устройством, состоящий из первого одноразрядного счетчика импульсов, на счетный вход которого подается измеряемый сигнал, а на вход сброса - сигнал начальной установки, первого логического элемента НЕ, на вход которого подается измеряемый сигнал, первого логического элемента 2И, первый вход которого соединен с выходом тактового генератора, второй вход соединен с выходом первого одноразрядного счетчика импульсов, логического элемента 2ИЛИ-НЕ, первый вход которого соединен с выходом первого логического элемента НЕ, второй вход - с выходом первого одноразрядного счетчика импульсов, блок n логических элементов 2И, причем счетный вход n-разрядного счетчика импульсов соединен с выходом первого логического элемента 2И, вход сброса - с выходом логического элемента 2ИЛИ-НЕ, блок выдержки времени состоит из второго логического элемента НЕ, на вход которого подается измеряемый сигнал, третьего логического элемента НЕ, вход которого соединен с выходом первого одноразрядного счетчика импульсов, логического элемента 3И, первый вход которого соединен с выходом тактового генератора, второй - с выходом второго логического элемента НЕ, третий - с выходом третьего логического элемента НЕ, второго логического элемента 2И, на первый вход которого подается измеряемый сигнал, а второй вход соединен с выходом первого одноразрядного счетчика импульсов, второго одноразрядного счетчика импульсов, счетный вход которого соединен с выходом логического элемента 3И, вход сброса - с выходом второго логического элемента 2И, RS-триггера, вход установки которого соединен с выходом второго одноразрядного счетчика импульсов, вход сброса - с выходом второго логического элемента 2И, первые входы элементов 2И блока n логических элементов 2И соединены с выходом RS-триггера, вторые входы - с соответствующими выходами каждого разряда n-разрядного счетчика импульсов, входы данных n-разрядного параллельного регистра соединены с соответствующими выходами блока n логических элементов 2И, вход синхронизации - с выходом первого одноразрядного счетчика импульсов, на вход сброса n-разрядного параллельного регистра подается измеряемый сигнал, а выход n-разрядного параллельного регистра является выходной n-разрядной шиной устройства.
Техническим результатом при реализации заявленного решения выступает уменьшение потребляемой мощности в цифровой частотомер для маломощных интегральных схем, достигаемое посредством минимизации логических элементов частотомера. 3 ил.

Description

Предлагаемая полезная модель относится к цифровой измерительной технике и может быть использована в устройствах обработки информации емкостных преобразователей микрогироскопов и акселерометров.
Функциональным аналогом заявляемой полезной модели является цифровой частотомер [Патент РФ №2024027, G01R 25/00, 1994.], содержащий счетчик импульсов, два формирователя, четыре электронных ключа, блок управления, тактовый генератор, RS-триггер, источник опорного напряжения, интегратор, компаратор, два узла выборки-хранения, инвертирующий усилитель, временной селектор, при этом входы формирователей являются входами устройства, выход первого формирователя соединен с S-входом RS-триггера и первым входом блока управления, выход второго формирователя соединен с R-входом RS-триггера, выход которого соединен с четвертым входом блока управления, выход источника опорного напряжения соединен с входом первого электронного ключа, выход которого подключен к входу интегратора и входу второго электронного ключа, выход которого соединен с выходом интегратора и входами первого и второго узлов выборки-хранения, выход первого узла выборки-хранения через инвертирующий усилитель соединен с входом четвертого ключа, выход которого подключен к выходу третьего электронного ключа, причем первый, второй, третий, четвертый, пятый и шестой выходы блока управления соединены соответственно с управляющими входами первого электронного ключа, первого узла выборки-хранения, второго, третьего и четвертого электронных ключей и временного селектора, а второй и третий входы блока управления соединены соответственно с выходами компаратора и счетчика импульсов, а тактовый генератор через временной селектор подключен к входу счетчика импульсов, отличающийся тем, что, с целью уменьшения времени измерения, в него дополнительно введены пятый и шестой электронные ключи, второй и третий интеграторы, второй инвертирующий усилитель, второй компаратор, второй временной селектор, второй счетчик импульсов и одновибратор, причем вход шестого электронного ключа соединен с выходом первого интегратора, а выход второго узла выборки-хранения через второй инвертирующий усилитель соединен с входом пятого электронного ключа, выход которого объединен с выходом шестого электронного ключа и входом третьего интегратора, выход которого подключен к входу второго компаратора, выход которого соединен с пятым входом блока управления, вход первого компаратора через второй интегратор подключен к выходу третьего электронного ключа, вход которого соединен с выходом тактового генератора, а выход - с входом второго счетчика импульсов, управляющий вход пятого электронного ключа соединен с пятым выходом блока управления, первый выход блока управления соединен с одновибратором, выход которого подключен к управляющему входу второго узла выборки-хранения, седьмой выход блока управления соединен с управляющими входами шестого электронного ключа и второго временного селектора.
Признаками аналога, совпадающими с существенными признаками заявляемой полезной модели, являются наличие счетчиков импульсов и тактового генератора.
Причинами, препятствующими достижению технического результата, являются сложность устройства и высокая потребляемая мощность.
Аналогом заявляемой полезной модели является цифровой частотомер [Патент РФ №2278390, G01R 23/02, 2006.], содержащий образцовый генератор, первую и вторую схемы синхронизации, первый, второй и третий счетчики с регистрами на выходе каждого счетчика, соединенные с входами средства обработки и индикации, инвертор, формирователь импульса ошибки и схему растяжки импульса, причем выход порта приема входного сигнала соединен через первую схему синхронизации с входом первого счетчика, образцовый генератор соединен с входами второго и третьего счетчиков, с тактовым входом первой схемы синхронизации и через инвертор - с тактовым входом второй схемы синхронизации, формирователь импульса ошибки соединен через схему растяжки импульса с управляющим входом третьего счетчика, выход второй схемы синхронизации соединен с тактовыми входами регистров первого и второго счетчиков, отличающийся тем, что он содержит триггер, первый вход которого соединен с выходом порта приема импульса измерительного периода и тактовым входом регистра третьего счетчика, второй вход которого соединен с выходом порта приема входного сигнала, а выход соединен с входом второй схемы синхронизации.
Признаками аналога, совпадающими с существенными признаками заявляемой полезной модели, являются наличие счетчиков импульсов и регистра.
Причинами, препятствующими достижению технического результата, являются: сложность устройства, высокая потребляемая мощность.
Наиболее близким к заявляемому устройству является устройство для измерения частоты электрических сигналов [Патент РФ №2231077, G01R 23/10, 2004.], содержащее усилитель-формирователь, подключенный выходом к управляющему входу первого n-разрядного счетчика импульсов, счетный вход которого соединен с выходом тактового генератора импульсов через делитель частоты, а также второй n-разрядный счетчик импульсов, отличающееся тем, что в устройство дополнительно введены первый и второй n-разрядные параллельные регистры, соединенные своими информационными входами с информационными выходами соответственно первого и второго n-разрядных счетчиков импульсов, а своими управляющими входами - с управляющими входами соответствующих n-разрядных счетчиков импульсов, блок выдержки времени, выход которого подключен к управляющим входам вторых n-разрядных счетчика импульсов и параллельного регистра, тактовый вход - к выходу тактового генератора импульсов, а сигнальный вход - к выходу усилителя-формирователя, и программируемый делитель частоты, при этом управляющие цифровые входы программируемого делителя частоты присоединены к информационным выходам первого n-разрядного параллельного регистра, его сигнальный вход подключен к выходу тактового генератора импульсов, а его выход соединен со счетным входом второго n-разрядного счетчика импульсов, информационные выходы второго n-разрядного параллельного регистра служат цифровыми выходами устройства.
Признаками прототипа, совпадающими с существенными признаками заявляемой полезной модели, являются наличие тактового генератора, n-разрядного счетчика импульсов, n-разрядного параллельного регистра, блока выдержки времени, первый вход которого соединен с выходом тактового генератора.
Причинами, препятствующими достижению технического результата, являются наличие дополнительных n-разрядных счетчика и регистра, что приводит к увеличению потребляемой мощности прототипа.
Задачей предполагаемой полезной модели является минимизация логических элементов частотомера и, как следствие, уменьшение потребляемой мощности.
Для достижения необходимого технического результата в цифровой частотомер для маломощных интегральных схем, содержащий тактовый генератор, n-разрядный счетчик импульсов, n-разрядный параллельный регистр, блок выдержки времени, первый вход которого соединен с выходом тактового генератора, введены блок управления устройством, состоящий из первого одноразрядного счетчика импульсов, на счетный вход которого подается измеряемый сигнал, а на вход сброса - сигнал начальной установки, первого логического элемента НЕ, на вход которого подается измеряемый сигнал, первого логического элемента 2И, первый вход которого соединен с выходом тактового генератора, второй вход соединен с выходом первого одноразрядного счетчика импульсов, логического элемента 2ИЛИ-НЕ, первый вход которого соединен с выходом первого логического элемента НЕ, второй вход - с выходом первого одноразрядного счетчика импульсов, блок n логических элементов 2И, первые входы которых соединены с выходом RS-триггера, вторые входы - с соответствующими выходами каждого разряда n-разрядного счетчика импульсов, причем счетный вход n-разрядного счетчика импульсов соединен с выходом первого логического элемента 2И, вход сброса - с выходом логического элемента 2ИЛИ-НЕ, блок выдержки времени состоит из второго логического элемента НЕ, на вход которого подается измеряемый сигнал, третьего логического элемента НЕ, вход которого соединен с выходом первого одноразрядного счетчика импульсов, логического элемента 3И, первый вход которого соединен с выходом тактового генератора, второй - с выходом второго логического элемента НЕ, третий - с выходом третьего логического элемента НЕ, второго логического элемента 2И, на первый вход которого подается измеряемый сигнал, а второй вход соединен с выходом первого одноразрядного счетчика импульсов, второго одноразрядного счетчика импульсов, счетный вход которого соединен с выходом логического элемента 3И, вход сброса - с выходом второго логического элемента 2И, RS-триггера, вход установки которого соединен с выходом второго одноразрядного счетчика импульсов, вход сброса - с выходом второго логического элемента 2И, входы данных n-разрядного параллельного регистра соединены с соответствующими выходами блока n логических элементов 2И, вход синхронизации - с выходом первого одноразрядного счетчика импульсов, на вход сброса n-разрядного параллельного регистра подается измеряемый сигнал, выход n-разрядного параллельного регистра является выходной шиной устройства.
Сравнивая предлагаемое устройство с прототипом, видим, что оно содержит новые признаки, то есть соответствует критерию новизны. Проводя сравнение с аналогами, приходим к выводу, что предлагаемое устройство соответствует критерию «существенные отличия», так как в аналогах не обнаружены предъявляемые новые признаки. Получен положительный эффект, заключающийся в уменьшении количества логических элементов, и, как следствие, уменьшении потребляемой мощности.
На фиг. 1 приведена функциональная схема предлагаемого цифрового частотомера для маломощных интегральных схем. На фиг. 2 приведена функциональная схема блока управления всего устройства. На фиг. 3 приведена функциональная схема блока выдержки времени.
Цифровой частотомер для маломощных интегральных схем, содержит тактовый генератор 1, блок управления устройством 2, состоящий из первого одноразрядного счетчика импульсов 7, на счетный вход которого подается измеряемый сигнал, а на вход сброса - сигнал начальной установки, первого логического элемента НЕ 8, на вход которого подается измеряемый сигнал, первого логического элемента 2И 9, первый вход которого соединен с выходом тактового генератора 1, второй вход соединен с выходом первого одноразрядного счетчика импульсов 7, логического элемента 2ИЛИ-НЕ 10, первый вход которого соединен с выходом первого логического элемента НЕ 8, второй вход - с выходом первого одноразрядного счетчика импульсов 7, блок выдержки времени 3, состоящий из второго логического элемента НЕ 11, на вход которого подается измеряемый сигнал, третьего логического элемента НЕ 12, вход которого соединен с выходом первого одноразрядного счетчика импульсов 7, логического элемента 3И 13, первый вход которого соединен с выходом тактового генератора 1, второй - с выходом второго логического элемента НЕ 11, третий - с выходом третьего логического элемента НЕ 12, второго логического элемента 2И 14, на первый вход которого подается измеряемый сигнал, а второй вход соединен с выходом первого одноразрядного счетчика импульсов 7, второго одноразрядного счетчика импульсов 15, счетный вход которого соединен с выходом логического элемента 3И 13, вход сброса - с выходом второго логического элемента 2И 14, RS-триггера 16, вход установки которого соединен с выходом второго одноразрядного счетчика импульсов 15, вход сброса - с выходом второго логического элемента 2И 14, n-разрядный счетчик импульсов 4, счетный вход которого соединен с выходом первого логического элемента 2И 9, вход сброса - с выходом логического элемента 2ИЛИ-НЕ 10, блок n логических элементов 2И 5, первые входы которого соединены с выходом RS-триггера 16, вторые входы - с соответствующими выходами каждого разряда n-разрядного счетчика импульсов 4, n-разрядный параллельный регистр 6, входы данных которого соединены с соответствующими выходами блока n логических элементов 2И 5, вход синхронизации - с выходом первого одноразрядного счетчика импульсов 7, на вход сброса n-разрядного параллельного регистра 6 подается измеряемый сигнал, выход n-разрядного параллельного регистра 6 является выходной n-разрядной шиной устройства.
Работает устройство следующим образом.
После сигнала начальной установки, подаваемого на третий вход блока управления устройством 2, а именно на вход сброса одноразрядного счетчика импульсов 7, при подаче сигнала измеряемой частоты F на второй вход блока управления устройством 2, а именно на счетный вход одноразрядного счетчика импульсов 7, на его выходе формируется сигнал с частотой ƒ=F/2, который вместе с сигналом с частотой F управляет работой всего устройства в автоматическом режиме. То есть: по каждому переднему фронту сигнала ƒ, вне зависимости от сигнала F, в счетчике 4 происходит счет количества импульсов тактового генератора 1, частота которого много больше измеряемой частоты F; по заднему фронту сигнала ƒ и по заднему фронту сигнала F происходит запуск блока выдержки времени 3, который необходим для предотвращения ошибок, связанных с переходными процессами в счетчике 4, и, после задержки, равной удвоенному периоду тактовой частоты, происходит запись в параллельный регистр 6 с блока n логических элементов 2И 5 числа импульсов тактовой частоты в двоичном коде подсчитанных за период сигнала F счетчиком импульсов 4; по заднему фронту сигнала ƒ и по переднему фронту сигнала F происходит сброс счетчика 4 в нулевое состояние; по переднему фронту сигнала F и по переднему фронту сигнала ƒ происходит сброс параллельного регистра 6 в исходное состояние. Таким образом, устройство работает в цикле из четырех стадий:
1) сброс счетчика импульсов 4;
2) счет числа импульсов тактовой частоты счетчиком импульсов 4;
3) сброс параллельного регистра 6;
4) запись числа импульсов тактовой частоты в параллельный регистр 6.
На вторую стадию работы устройства приходится время, равное периоду измеряемой частоты. На оставшиеся три стадии приходится половина периода измеряемой частоты.
Каждому двоичному коду на выходе устройства будет соответствовать определенное значение частоты измеряемого сигнала.
Разрядность n счетчика импульсов 4, блока n логических элементов 2И 5 и параллельного регистра 6 одинакова и вычисляется по формуле с округлением до большего целого числа:
Figure 00000001
где Fmax и Fmin - предполагаемые максимальная и минимальная частоты измеряемого сигнала.
С увеличением тактовой частоты диапазон измеряемых частот будет увеличиваться, как и потребляемая мощность.
Положительные эффекты, заключающиеся в уменьшении как занимаемой площади на кристалле интегральной схемы, так и потребляемой мощности, были получены за счет замены дополнительных счетчиков импульсов и регистра в устройстве-прототипе на блок управления устройством, необходимого для переключения между стадиями работы устройства, который состоит из меньшего числа логических элементов и потребляет меньше энергии.

Claims (1)

  1. Цифровой частотомер для маломощных интегральных схем, содержащий тактовый генератор, n-разрядный счетчик импульсов, n-разрядный параллельный регистр, блок выдержки времени, первый вход которого соединен с выходом тактового генератора, отличающийся тем, что в него введены блок управления устройством, состоящий из первого одноразрядного счетчика импульсов, на счетный вход которого подается измеряемый сигнал, а на вход сброса - сигнал начальной установки, первого логического элемента НЕ, на вход которого подается измеряемый сигнал, первого логического элемента 2И, первый вход которого соединен с выходом тактового генератора, второй вход соединен с выходом первого одноразрядного счетчика импульсов, логического элемента 2ИЛИ-НЕ, первый вход которого соединен с выходом первого логического элемента НЕ, второй вход - с выходом первого одноразрядного счетчика импульсов, блок n логических элементов 2И, причем счетный вход n-разрядного счетчика импульсов соединен с выходом первого логического элемента 2И, вход сброса - с выходом логического элемента 2ИЛИ-НЕ, блок выдержки времени состоит из второго логического элемента НЕ, на вход которого подается измеряемый сигнал, третьего логического элемента НЕ, вход которого соединен с выходом первого одноразрядного счетчика импульсов, логического элемента 3И, первый вход которого соединен с выходом тактового генератора, второй - с выходом второго логического элемента НЕ, третий - с выходом третьего логического элемента НЕ, второго логического элемента 2И, на первый вход которого подается измеряемый сигнал, а второй вход соединен с выходом первого одноразрядного счетчика импульсов, второго одноразрядного счетчика импульсов, счетный вход которого соединен с выходом логического элемента 3И, вход сброса - с выходом второго логического элемента 2И, RS-триггера, вход установки которого соединен с выходом второго одноразрядного счетчика импульсов, вход сброса - с выходом второго логического элемента 2И, первые входы элементов 2И блока n логических элементов 2И соединены с выходом RS-триггера, вторые входы - с соответствующими выходами каждого разряда n-разрядного счетчика импульсов, входы данных n-разрядного параллельного регистра соединены с соответствующими выходами блока n логических элементов 2И, вход синхронизации - с выходом первого одноразрядного счетчика импульсов, на вход сброса n-разрядного параллельного регистра подается измеряемый сигнал, а выход n-разрядного параллельного регистра является выходной n-разрядной шиной устройства.
RU2018119029U 2018-05-23 2018-05-23 Цифровой частотомер для маломощных интегральных схем RU187313U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018119029U RU187313U1 (ru) 2018-05-23 2018-05-23 Цифровой частотомер для маломощных интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018119029U RU187313U1 (ru) 2018-05-23 2018-05-23 Цифровой частотомер для маломощных интегральных схем

Publications (1)

Publication Number Publication Date
RU187313U1 true RU187313U1 (ru) 2019-03-01

Family

ID=65678879

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018119029U RU187313U1 (ru) 2018-05-23 2018-05-23 Цифровой частотомер для маломощных интегральных схем

Country Status (1)

Country Link
RU (1) RU187313U1 (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984254A (en) * 1988-04-21 1991-01-08 Marconi Instruments Limited Frequency counter
RU2231077C2 (ru) * 2002-09-27 2004-06-20 Пензенский технологический институт Устройство для измерения частоты электрических сигналов
RU2402025C2 (ru) * 2008-12-15 2010-10-20 Николай Анатольевич Мурашко Способ измерения частоты (варианты) и устройство для его осуществления (варианты)
US20100295536A1 (en) * 2009-05-22 2010-11-25 Seiko Epson Corporation Frequency measuring apparatus
US20110082656A1 (en) * 2009-10-06 2011-04-07 Seiko Epson Corporation Frequency measurement method, frequency measurement device and apparatus equipped with frequency measurement device
RU156557U1 (ru) * 2015-06-25 2015-11-10 Общество с ограниченной ответственностью "ОТК" ООО "ОТК" Многоканальный цифровой частотомер

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984254A (en) * 1988-04-21 1991-01-08 Marconi Instruments Limited Frequency counter
RU2231077C2 (ru) * 2002-09-27 2004-06-20 Пензенский технологический институт Устройство для измерения частоты электрических сигналов
RU2402025C2 (ru) * 2008-12-15 2010-10-20 Николай Анатольевич Мурашко Способ измерения частоты (варианты) и устройство для его осуществления (варианты)
US20100295536A1 (en) * 2009-05-22 2010-11-25 Seiko Epson Corporation Frequency measuring apparatus
US20110082656A1 (en) * 2009-10-06 2011-04-07 Seiko Epson Corporation Frequency measurement method, frequency measurement device and apparatus equipped with frequency measurement device
RU156557U1 (ru) * 2015-06-25 2015-11-10 Общество с ограниченной ответственностью "ОТК" ООО "ОТК" Многоканальный цифровой частотомер

Similar Documents

Publication Publication Date Title
KR101243627B1 (ko) 위상 변이된 주기파형을 사용한 타임 측정
TWI484193B (zh) 用於量測長時間週期之裝置及方法
US7804290B2 (en) Event-driven time-interval measurement
US20220308102A1 (en) Circuit and method for width measurement of digital pulse signals
JP6792602B2 (ja) 高分解能の時間−ディジタル変換器
CN113092858B (zh) 一种基于时频信息测量的高精度频标比对系统及比对方法
TWI407696B (zh) 非同步乒乓計數器
CN104333365A (zh) 一种三段式时间数字转换电路
US9568889B1 (en) Time to digital converter with high resolution
RU187313U1 (ru) Цифровой частотомер для маломощных интегральных схем
CN106656114B (zh) 一种连续窄脉冲的脉宽测量方法及系统
KR101096102B1 (ko) 지연시간 측정 회로 및 이를 구비하는 터치센서
GB2479156A (en) Measuring a voltage to be measured by use of a digital counter means selectively connected to a charged capacitor
WO2017016243A1 (zh) 工艺偏差检测电路、方法和计算机存储介质
CN109104168B (zh) 一种细时间测量的电路
RU2229138C1 (ru) Измеритель параметров гармонических процессов
TWI572146B (zh) 適用於脈衝縮減法時間量測之偏移時間消除方法及其系統
TW202024649A (zh) 信號週期測量電路與方法
Gupta et al. Performance Investigation of Binary Counter with Different Clock Gating Networks
CN112152596B (zh) 用于产生脉冲输出的电路及方法
WO2022104613A1 (zh) 电压监测电路和芯片
RU2717722C1 (ru) Преобразователь последовательности импульсов в "меандр"
Pardhu et al. Design and simulation of digital frequency meter using VHDL
JP2011199743A (ja) クロック異常検出回路
CN107317581B (zh) 具有高分辨率的时间数字转换器

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20200524