JPH06204993A - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JPH06204993A JPH06204993A JP5017057A JP1705793A JPH06204993A JP H06204993 A JPH06204993 A JP H06204993A JP 5017057 A JP5017057 A JP 5017057A JP 1705793 A JP1705793 A JP 1705793A JP H06204993 A JPH06204993 A JP H06204993A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- reset
- counter
- level
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】本発明は従来のクロック断検出回路の問題点を
解決するためのもので、簡単な回路構成によって任意な
クロック周期の信号の断検出を行うことができるクロッ
ク断検出回路を提供することを目的としている。 【構成】検出対象のクロック信号をリセット信号とし基
準クロック信号を計数するように接続したカウンタを具
え、クロック信号が断状態において基準クロック信号パ
ルスが所定数入力した時、クロック信号断を示す出力を
発生するように構成したことを特徴とする。
解決するためのもので、簡単な回路構成によって任意な
クロック周期の信号の断検出を行うことができるクロッ
ク断検出回路を提供することを目的としている。 【構成】検出対象のクロック信号をリセット信号とし基
準クロック信号を計数するように接続したカウンタを具
え、クロック信号が断状態において基準クロック信号パ
ルスが所定数入力した時、クロック信号断を示す出力を
発生するように構成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はクロック断検出回路に関
し、詳しくは情報伝送システムの故障検出機能として備
えられる内部クロック信号の途絶を検出し警報信号を送
出する回路の改良に関するものである。
し、詳しくは情報伝送システムの故障検出機能として備
えられる内部クロック信号の途絶を検出し警報信号を送
出する回路の改良に関するものである。
【０００２】
【従来技術】従来から、重要な通信システムにおいては
各種の故障検出機能が備えられているが、その一つにク
ロック断検出機能がある。この機能は、伝送装置の網同
期用クロックや内部制御用クロック発生装置の故障を検
出し、警報信号を発生したり、予備発振装置に切替たり
するためのものである。図２は従来のクロック断検出回
路の一実施例で、モノステ−ブル・マルチバイブレ−タ
１を用いたものであり、このモノマルチ・バイブレ−タ
１に監視対象のクロック信号を入力する。この回路の例
で示されるモノステ−ブル・マルチバイブレ−タはパル
ス信号が入力するとコンデンサＣと抵抗Ｒによって決定
される時定数の間、出力の状態値が変化しまた元の状態
に戻るが、前記時定数時間内に再びパルス信号が入力す
ると、再度入力した時点から時定数期間が開始される。
各種の故障検出機能が備えられているが、その一つにク
ロック断検出機能がある。この機能は、伝送装置の網同
期用クロックや内部制御用クロック発生装置の故障を検
出し、警報信号を発生したり、予備発振装置に切替たり
するためのものである。図２は従来のクロック断検出回
路の一実施例で、モノステ−ブル・マルチバイブレ−タ
１を用いたものであり、このモノマルチ・バイブレ−タ
１に監視対象のクロック信号を入力する。この回路の例
で示されるモノステ−ブル・マルチバイブレ−タはパル
ス信号が入力するとコンデンサＣと抵抗Ｒによって決定
される時定数の間、出力の状態値が変化しまた元の状態
に戻るが、前記時定数時間内に再びパルス信号が入力す
ると、再度入力した時点から時定数期間が開始される。
【０００３】従って、時定数より短い周期で連続的にト
リガパルスが入力すると、モノステ−ブル・マルチバイ
ブレ−タの出力は継続的に一方の状態に保たれることに
なる。上記図２に示したクロック断検出回路は上記動作
を利用したもので、上記コンデンサＣと抵抗Ｒによる時
定数を、監視するクロック信号の周期より大きくしてお
けば、クロック信号が入力される限りその出力値は一方
の状態、例えば高電位状態（以下Ｈと云う）に保たれ、
クロック途絶に伴って出力値が低電位状態（以下Ｌと云
う）に変化する。従って、この回路の出力値がＬになる
とクロック信号が断状態になったことが判明する。
リガパルスが入力すると、モノステ−ブル・マルチバイ
ブレ−タの出力は継続的に一方の状態に保たれることに
なる。上記図２に示したクロック断検出回路は上記動作
を利用したもので、上記コンデンサＣと抵抗Ｒによる時
定数を、監視するクロック信号の周期より大きくしてお
けば、クロック信号が入力される限りその出力値は一方
の状態、例えば高電位状態（以下Ｈと云う）に保たれ、
クロック途絶に伴って出力値が低電位状態（以下Ｌと云
う）に変化する。従って、この回路の出力値がＬになる
とクロック信号が断状態になったことが判明する。
【０００４】また、図３は第二の従来例を示すブロック
図であり、この例に示す回路はカウンタ回路を３０、３
１と二つ備えており、一方のカウンタ３０には監視対象
となるクロック信号を、また他方のカウンタ３１には基
準クロック信号を入力しておきこれら二つのカウンタ出
力を比較器３２によって監視するように構成されてい
る。この比較器ではカウンタ３０におけるカウントアッ
プを監視し、他方のカウンタ３１からのカウント値に基
づいてカウンタ３０におけるカウントアップの間隔を計
測すると同時に、一定期間あるいは一定時間カウントア
ップが行われない場合はクロック信号が途絶したものと
判定するものである。
図であり、この例に示す回路はカウンタ回路を３０、３
１と二つ備えており、一方のカウンタ３０には監視対象
となるクロック信号を、また他方のカウンタ３１には基
準クロック信号を入力しておきこれら二つのカウンタ出
力を比較器３２によって監視するように構成されてい
る。この比較器ではカウンタ３０におけるカウントアッ
プを監視し、他方のカウンタ３１からのカウント値に基
づいてカウンタ３０におけるカウントアップの間隔を計
測すると同時に、一定期間あるいは一定時間カウントア
ップが行われない場合はクロック信号が途絶したものと
判定するものである。
【０００５】しかしながら、上記第一の従来方法では、
監視対象たるクロック信号周波数が低い場合、モノステ
−ブル・マルチバイブレ−タに付加すべきコンデンサＣ
及び抵抗Ｒの値が大きくなって、実現には一定の限度が
あった。また、上記第二の従来例では、互いに同期しな
い二つのクロック信号により動作するカウンタ出力を比
較することによって、クロック信号の途絶を判断するた
め、比較回路３２の内部構成が極めて複雑になり、しか
も後動作を伴う等、精度に欠けるものであった。
監視対象たるクロック信号周波数が低い場合、モノステ
−ブル・マルチバイブレ−タに付加すべきコンデンサＣ
及び抵抗Ｒの値が大きくなって、実現には一定の限度が
あった。また、上記第二の従来例では、互いに同期しな
い二つのクロック信号により動作するカウンタ出力を比
較することによって、クロック信号の途絶を判断するた
め、比較回路３２の内部構成が極めて複雑になり、しか
も後動作を伴う等、精度に欠けるものであった。
【０００６】
【目的】本発明は上述したような従来のクロック断検出
回路の問題点を解決するためのもので、簡単な回路構成
によって任意なクロック周期の信号の断検出を行うこと
ができるクロック断検出回路を提供することを目的とし
ている。
回路の問題点を解決するためのもので、簡単な回路構成
によって任意なクロック周期の信号の断検出を行うこと
ができるクロック断検出回路を提供することを目的とし
ている。
【０００７】
【概要】この目的を達成するため本発明では、検出対象
のクロック信号をリセット信号とし基準クロック信号を
計数するように接続したカウンタを備え、クロック信号
が断状態において基準クロック信号パルスが所定数入力
した時、クロック信号断を示す出力を発生するように構
成したことを特徴とする。
のクロック信号をリセット信号とし基準クロック信号を
計数するように接続したカウンタを備え、クロック信号
が断状態において基準クロック信号パルスが所定数入力
した時、クロック信号断を示す出力を発生するように構
成したことを特徴とする。
【０００８】また、検出対象のクロック信号をリセット
信号とし基準クロック信号を計数するように接続した第
一のカウンタと、検出対象のクロック信号をの逆論理レ
ベルの信号にてリセットし、基準クロック信号を計数す
るように接続した第に二のカウンタと、上記二つのカウ
ンタ出力の論理和を出力する論理和回路とを備え、クロ
ック信号が断状態において上記二つのカウンタのいづれ
か一方に基準クロック信号パルスが所定数入力した時、
クロック信号断を示す出力を発生するように構成したこ
とも本発明の特徴である。
信号とし基準クロック信号を計数するように接続した第
一のカウンタと、検出対象のクロック信号をの逆論理レ
ベルの信号にてリセットし、基準クロック信号を計数す
るように接続した第に二のカウンタと、上記二つのカウ
ンタ出力の論理和を出力する論理和回路とを備え、クロ
ック信号が断状態において上記二つのカウンタのいづれ
か一方に基準クロック信号パルスが所定数入力した時、
クロック信号断を示す出力を発生するように構成したこ
とも本発明の特徴である。
【０００９】
【実施例】以下、図示した実施例に基づいて本発明のク
ロック断検出回路を詳細に説明する。図１は本発明によ
るクロック断検出回路の一実施例を示すブロック構成図
であり、この例に示す回路は、カウンタ１と２を備え、
夫々のクロック入力端子に基準クロック信号を入力す
る。また夫々のリセット端子には監視対象たるクロック
信号を入力するが一方のカウンタ１には直接に、また他
方のカウンタ２にはインバ−タ３を介して入力する。上
記二つのカウンタの出力は夫々にデコ−ダ４、５を経て
論理和回路６に入力し、この論理和出力をクロック断検
出信号として出力するように構成したものである。
ロック断検出回路を詳細に説明する。図１は本発明によ
るクロック断検出回路の一実施例を示すブロック構成図
であり、この例に示す回路は、カウンタ１と２を備え、
夫々のクロック入力端子に基準クロック信号を入力す
る。また夫々のリセット端子には監視対象たるクロック
信号を入力するが一方のカウンタ１には直接に、また他
方のカウンタ２にはインバ−タ３を介して入力する。上
記二つのカウンタの出力は夫々にデコ−ダ４、５を経て
論理和回路６に入力し、この論理和出力をクロック断検
出信号として出力するように構成したものである。
【００１０】このように構成した回路は次のように動作
する。まず、カウンタ１と２においては検出対象として
のクロック信号がそれぞれＨレベル及びＬレベルのとき
リセットされる。即ち、二つのカウンタは互いに逆論理
にてリセットされるようになっている。またこれら二つ
のカウンタには基準クロック入力に伴い、クロック数の
計数が実行され、予め定めた数になるとＨレベル信号を
出力するが、クロック信号周波数と基準クロック信号と
の関係を適当に設定すれば、カウンタにおいてカウント
アップが進まない動作となるからＨレベルが出力される
前に、常にクロック信号によってリセットされるように
することができる。このように設定すればクロック信号
が入力する限りカウンタからＨレベルが出力されること
が無い。
する。まず、カウンタ１と２においては検出対象として
のクロック信号がそれぞれＨレベル及びＬレベルのとき
リセットされる。即ち、二つのカウンタは互いに逆論理
にてリセットされるようになっている。またこれら二つ
のカウンタには基準クロック入力に伴い、クロック数の
計数が実行され、予め定めた数になるとＨレベル信号を
出力するが、クロック信号周波数と基準クロック信号と
の関係を適当に設定すれば、カウンタにおいてカウント
アップが進まない動作となるからＨレベルが出力される
前に、常にクロック信号によってリセットされるように
することができる。このように設定すればクロック信号
が入力する限りカウンタからＨレベルが出力されること
が無い。
【００１１】また一方、クロック信号が断状態になった
場合を考えると、クロック信号がＬレベル状態にて停止
した場合は、カウンタ２はリセット端子にＨレベルが印
加されるからリセットされるが、カウンタ１にはＬレベ
ルがリセット端子に入力した状態となるからリセットが
かからず、基準クロックが所定数入力するとカウントア
ップされ、デコ−ダ４を介してＨレベル信号が論理和回
路６に供給される。
場合を考えると、クロック信号がＬレベル状態にて停止
した場合は、カウンタ２はリセット端子にＨレベルが印
加されるからリセットされるが、カウンタ１にはＬレベ
ルがリセット端子に入力した状態となるからリセットが
かからず、基準クロックが所定数入力するとカウントア
ップされ、デコ−ダ４を介してＨレベル信号が論理和回
路６に供給される。
【００１２】また、もしクロック信号がＨレベル状態で
停止すると、カウンタ１にはリセットがかかるがカウン
タ２はリセットされず基準クロックのカウントアップに
よって、論理和回路にＨレベルが供給される。
停止すると、カウンタ１にはリセットがかかるがカウン
タ２はリセットされず基準クロックのカウントアップに
よって、論理和回路にＨレベルが供給される。
【００１３】このように、本実施例によればクロック信
号がＨレベル又はＬレベルのいづれの状態で停止しても
二つのカウンタのうち一方が基準クロックをカウント
し、所定計数後に論理和回路を介してＨレベルを出力す
ることになる。従って、この論理和回路出力を監視すれ
ば、クロック信号断を正確に検出することができ、しか
もコンデンサや抵抗の値によるものでなくカウンタの計
数によって監視を行うものであるから、監視対象として
のクロック周波数はどのようなものでも任意自在に設定
することができる。なお、上記実施例では、カウンタを
二つ備えたが、もし、検出対象のクロック信号が必ずＬ
レベルの状態で停止する場合は、上記カウンタ１の系統
のみを備えれば目的を達成することができる。
号がＨレベル又はＬレベルのいづれの状態で停止しても
二つのカウンタのうち一方が基準クロックをカウント
し、所定計数後に論理和回路を介してＨレベルを出力す
ることになる。従って、この論理和回路出力を監視すれ
ば、クロック信号断を正確に検出することができ、しか
もコンデンサや抵抗の値によるものでなくカウンタの計
数によって監視を行うものであるから、監視対象として
のクロック周波数はどのようなものでも任意自在に設定
することができる。なお、上記実施例では、カウンタを
二つ備えたが、もし、検出対象のクロック信号が必ずＬ
レベルの状態で停止する場合は、上記カウンタ１の系統
のみを備えれば目的を達成することができる。
【００１４】
【発明の効果】本発明は以上説明したように、基準クロ
ック信号を計数するカウンタを監視対象クロック信号に
てリセットする構成としたので、クロック信号と基準ク
ロック信号の関係を適宜設定するのみで、任意のクロッ
ク周期の信号の断検出を正確に、しかも簡単な構成で監
視することが可能となる。
ック信号を計数するカウンタを監視対象クロック信号に
てリセットする構成としたので、クロック信号と基準ク
ロック信号の関係を適宜設定するのみで、任意のクロッ
ク周期の信号の断検出を正確に、しかも簡単な構成で監
視することが可能となる。
【図１】本発明の一実施例を示すクロック断検出回路の
ブロック図である。
ブロック図である。
【図２】従来のクロック断検出回路例を示すブロック図
である。
である。
【図３】従来の他のクロック断検出回路例を示すブロッ
ク図である。
ク図である。
１、２、３０、３１ カウンタ、 ３ インバ−タ、
４、５ デコ−ダ、６ 論理和回路、 ２０ モノ
ステ−ブル・マルチバイブレ−タ、３２ 比較器、 Ｃ
コンデンサ、 Ｒ 抵抗。
４、５ デコ−ダ、６ 論理和回路、 ２０ モノ
ステ−ブル・マルチバイブレ−タ、３２ 比較器、 Ｃ
コンデンサ、 Ｒ 抵抗。
Claims (2)
- 【請求項１】 検出対象のクロック信号をリセット信号
とし基準クロック信号を計数するように接続したカウン
タを備え、クロック信号が断状態において基準クロック
信号パルスが所定数入力した時、クロック信号断を示す
出力を発生するように構成したことを特徴とするクロッ
ク断検出回路。 - 【請求項２】 検出対象のクロック信号をリセット信号
とし基準クロック信号を計数するように接続した第一の
カウンタと、検出対象のクロック信号をの逆論理レベル
の信号にてリセットし、基準クロック信号を計数するよ
うに接続した第に二のカウンタと、上記二つのカウンタ
出力の論理和を出力する論理和回路とを備え、クロック
信号が断状態において上記二つのカウンタのいづれか一
方に基準クロック信号パルスが所定数入力した時、クロ
ック信号断を示す出力を発生するように構成したことを
特徴とするクロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017057A JPH06204993A (ja) | 1993-01-07 | 1993-01-07 | クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017057A JPH06204993A (ja) | 1993-01-07 | 1993-01-07 | クロック断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204993A true JPH06204993A (ja) | 1994-07-22 |
Family
ID=11933363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5017057A Pending JPH06204993A (ja) | 1993-01-07 | 1993-01-07 | クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204993A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846603A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 信号断監視回路および信号周期検出回路 |
| JPH0879315A (ja) * | 1994-08-30 | 1996-03-22 | Nec Corp | 光信号劣化検出回路 |
| JPH0879316A (ja) * | 1994-08-30 | 1996-03-22 | Nec Corp | 光入力断検出回路 |
| US6469544B2 (en) | 2000-05-17 | 2002-10-22 | Oki Electric Industry Co, Ltd. | Device for detecting abnormality of clock signal |
| JP2020036095A (ja) * | 2018-08-27 | 2020-03-05 | 株式会社デンソー | パルス信号異常検出装置 |
-
1993
- 1993-01-07 JP JP5017057A patent/JPH06204993A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846603A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 信号断監視回路および信号周期検出回路 |
| JPH0879315A (ja) * | 1994-08-30 | 1996-03-22 | Nec Corp | 光信号劣化検出回路 |
| JPH0879316A (ja) * | 1994-08-30 | 1996-03-22 | Nec Corp | 光入力断検出回路 |
| US6469544B2 (en) | 2000-05-17 | 2002-10-22 | Oki Electric Industry Co, Ltd. | Device for detecting abnormality of clock signal |
| JP2020036095A (ja) * | 2018-08-27 | 2020-03-05 | 株式会社デンソー | パルス信号異常検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005940B1 (ko) | 클럭 감시 회로 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| US6343096B1 (en) | Clock pulse degradation detector | |
| JPH01205237A (ja) | 同期機能不全検出 | |
| JPH0846603A (ja) | 信号断監視回路および信号周期検出回路 | |
| JP2586818B2 (ja) | 監視回路 | |
| JPH11355110A (ja) | クロック異常検出回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| KR100221496B1 (ko) | 동기상태 감시회로 | |
| KR100208295B1 (ko) | 클럭 감시장치 | |
| KR100263199B1 (ko) | 동기식 전송장치에서의 클록손실 검출회로 | |
| JPH02241111A (ja) | 信号断検出回路 | |
| KR100282778B1 (ko) | 시스템 클럭 유실 검출 회로 | |
| RU1797122C (ru) | Устройство дл перезапуска и контрол электропитани микроЭВМ | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
| KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
| KR100297650B1 (ko) | 수신 디지탈 데이타의 감시 방법 | |
| JP2970690B2 (ja) | 同期制御回路 | |
| JP3038748B2 (ja) | 需要電力計測装置の自動同期切替方式 | |
| JPH02139794A (ja) | リフレッシュ周期監視回路 | |
| JPH01220557A (ja) | クロックダウン検出回路 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPH0425240A (ja) | バースト信号監視回路 |