JPH01205237A - 同期機能不全検出 - Google Patents
同期機能不全検出Info
- Publication number
- JPH01205237A JPH01205237A JP63300464A JP30046488A JPH01205237A JP H01205237 A JPH01205237 A JP H01205237A JP 63300464 A JP63300464 A JP 63300464A JP 30046488 A JP30046488 A JP 30046488A JP H01205237 A JPH01205237 A JP H01205237A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- pulse
- digital
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 18
- 238000001514 detection method Methods 0.000 title 1
- 230000007704 transition Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/246—Testing correct operation by using the properties of transmission codes two-level transmission codes, e.g. binary
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、全体的にはディジタル設備に関し、そして更
に詳細には、回路の正しいオペレーションを保証するた
めに同期回路をモニタする方法及び装置に関する。
に詳細には、回路の正しいオペレーションを保証するた
めに同期回路をモニタする方法及び装置に関する。
従来の技術
多くのディジタルシステムでは、非同期的に現われるパ
ルスを受取り、そしてこれ等のパルスを内部クロック（
即ち、同期的パルストレイン）で同期することがしばし
ば必要である。同期回路の１実施例が米国特許第４．７
００．３４６号に見られる。
ルスを受取り、そしてこれ等のパルスを内部クロック（
即ち、同期的パルストレイン）で同期することがしばし
ば必要である。同期回路の１実施例が米国特許第４．７
００．３４６号に見られる。
発明が解決しようとする課題
しかし、同期回路が、受取った人力パルスに応答しない
ことがある。例えば、受取った入力パルスが、同期装置
のサンプリング周期よりも短いとき、同期表示は生成さ
れない。また、入力信号のパルス繰返数が、同期繰返数
よりも高いとき、同期装置が応答しないことがある。勿
論、同期装置自身は、入力事象を無視することはできな
い。これ等が、検出されなかったときに問題を生ずるす
べての事情である。
ことがある。例えば、受取った入力パルスが、同期装置
のサンプリング周期よりも短いとき、同期表示は生成さ
れない。また、入力信号のパルス繰返数が、同期繰返数
よりも高いとき、同期装置が応答しないことがある。勿
論、同期装置自身は、入力事象を無視することはできな
い。これ等が、検出されなかったときに問題を生ずるす
べての事情である。
課題を解決するための手段
従って、本発明は、２つの人力パルスが、侵入型の（ｉ
ｎｔｅｒｓｔｉｔｉａｌ）出力パルスなしに受取られる
とき、エラー信号を生成するために、上記の型式の同期
回路への入力、及びそれからの出力をモニタする方法及
びその方法を実施する装置を提供する。
ｎｔｅｒｓｔｉｔｉａｌ）出力パルスなしに受取られる
とき、エラー信号を生成するために、上記の型式の同期
回路への入力、及びそれからの出力をモニタする方法及
びその方法を実施する装置を提供する。
概略的に言えば、本発明の方法は、入力パルスの各々の
事象を、同期回路及びそれから生成された各々の表示（
ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）に示すことによって作
動する；そして各々の入力パルス事象に対して同期した
表示が生成されるのを保証するために比較し；もし生成
されなければ、エラー信号が、同期装置の機能不全を示
すために発生される。
事象を、同期回路及びそれから生成された各々の表示（
ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）に示すことによって作
動する；そして各々の入力パルス事象に対して同期した
表示が生成されるのを保証するために比較し；もし生成
されなければ、エラー信号が、同期装置の機能不全を示
すために発生される。
本発明の１つの実施方法は、各々の入力パルスに対して
カウントを生成するステップと、同期装置の各々の得ら
れた出力パルスをそのカウントから差引くステップとを
含んでいる。そのカウントが１ （即ち、２）よりも大
きければ、エラー信号が生成される。
カウントを生成するステップと、同期装置の各々の得ら
れた出力パルスをそのカウントから差引くステップとを
含んでいる。そのカウントが１ （即ち、２）よりも大
きければ、エラー信号が生成される。
方法自身は、１対のフリップ−フロップの形のイベント
（ｅｖｅｎｔ）カウンタによって実施される、各々のフ
リップ−フロップは、同期装置への入力信号の発生及び
同期装置からの得られた出力パルスを示すように接続さ
れている。次の入力パルスの受取りのとき後者がなくて
も前者がエラー信号を発生することに注目。
（ｅｖｅｎｔ）カウンタによって実施される、各々のフ
リップ−フロップは、同期装置への入力信号の発生及び
同期装置からの得られた出力パルスを示すように接続さ
れている。次の入力パルスの受取りのとき後者がなくて
も前者がエラー信号を発生することに注目。
本発明によって多数の利点が達成される。本発明は、同
期装置が「見」そこなって、それを示すエラー信号を生
成する入力パルスの生成を検出することができる。
期装置が「見」そこなって、それを示すエラー信号を生
成する入力パルスの生成を検出することができる。
更に、同期回路が故障すれば、本発明がその故障を検出
することができる。
することができる。
本発明のこれ等の、及び他の面と利点は、添付図面と共
に理解されるべき本発明の以下の詳細な説明を読むとき
当業者において明らかとなるであろう。
に理解されるべき本発明の以下の詳細な説明を読むとき
当業者において明らかとなるであろう。
実施例
図面、特に第１図を参照すると、全体的に参照番号１０
で示されており、且つ本発明の教示に従って構成された
イベント（ｅｖｅｎｔ）カウンタに結合された同期回路
１２が示されている。同期回路１２は、信号ライン１４
上の入力信号（ＩＮ）とクロック信号（ＣＬ Ｋ）を受
取り、そしてそこからライン１６上に出力信号（ＯＵＴ
）を生成するように動作する。ＯＵＴ信号は、信号ライ
ン１８によって同期回路１２に結合されているＣＬＫ信
号の変化に同期されている変化を有している、ＩＮ信号
の同期した表示である。
で示されており、且つ本発明の教示に従って構成された
イベント（ｅｖｅｎｔ）カウンタに結合された同期回路
１２が示されている。同期回路１２は、信号ライン１４
上の入力信号（ＩＮ）とクロック信号（ＣＬ Ｋ）を受
取り、そしてそこからライン１６上に出力信号（ＯＵＴ
）を生成するように動作する。ＯＵＴ信号は、信号ライ
ン１８によって同期回路１２に結合されているＣＬＫ信
号の変化に同期されている変化を有している、ＩＮ信号
の同期した表示である。
同期回路１２の正しい動作をモニタするのに使用すると
き、イベントカウンタ１０は、ＩＮ及びＯＵＴ信号をそ
れぞれ１対のフリップ−フロップ２４．２６のクロック
（ＣＫ）入力に結合する信号ライン２０及び２２を経て
ＩＮ及びＯＵＴ信号を受取る。第１図に示されたように
、フリップ−フロップ２４．２６は、各々がそのデータ
（Ｄ）入力に接続されたその負又はＦＡＬＳＩＦ、出力
（百）を有するようなトグル形状に接続されている。更
に、フリップ−フロップ２４．２６は、エツジ−トリガ
ーされている；即ち、それ等は、ＣＫ大入力おいて受取
られる信号の状態遷移（ｓｔａｔｅ ｔｒａｎｓｉｔｉ
ｏｎ）において（本実施態様では、正に向う遷移）それ
等のデータ（Ｄ）入力に加えられる信号の状態にセット
されている。
き、イベントカウンタ１０は、ＩＮ及びＯＵＴ信号をそ
れぞれ１対のフリップ−フロップ２４．２６のクロック
（ＣＫ）入力に結合する信号ライン２０及び２２を経て
ＩＮ及びＯＵＴ信号を受取る。第１図に示されたように
、フリップ−フロップ２４．２６は、各々がそのデータ
（Ｄ）入力に接続されたその負又はＦＡＬＳＩＦ、出力
（百）を有するようなトグル形状に接続されている。更
に、フリップ−フロップ２４．２６は、エツジ−トリガ
ーされている；即ち、それ等は、ＣＫ大入力おいて受取
られる信号の状態遷移（ｓｔａｔｅ ｔｒａｎｓｉｔｉ
ｏｎ）において（本実施態様では、正に向う遷移）それ
等のデータ（Ｄ）入力に加えられる信号の状態にセット
されている。
フリップ−フロップ２４及び２６の正又は真（ＴＲＵＥ
）出力（Ｑｌ、Ｑ２）は、排他的ＯＲゲート２８の入力
に結合されており、その排他的ＯＲゲート２８の出力が
信号Ａを生成し、その信号ＡがＪ／にフリップ−フロッ
プ３０のセット（Ｊ）人力に結合されている。フリップ
−フロップ３０のリセット（Ｋ）入力は、フリップ−フ
ロップをラッチのように形成するために、ＬＯＷ又はア
ースＧに接続されている。フリップ−フロップ３０のク
ロック（ＣＫ）入力におけるＩＮ信号、及びその真又は
正の出力（Ｑ）がＨＩＧＨ（ハイ）のとき同期回路１２
の誤まった動作を示すＥＲＲＯＲ（エラー）信号を形成
する。
）出力（Ｑｌ、Ｑ２）は、排他的ＯＲゲート２８の入力
に結合されており、その排他的ＯＲゲート２８の出力が
信号Ａを生成し、その信号ＡがＪ／にフリップ−フロッ
プ３０のセット（Ｊ）人力に結合されている。フリップ
−フロップ３０のリセット（Ｋ）入力は、フリップ−フ
ロップをラッチのように形成するために、ＬＯＷ又はア
ースＧに接続されている。フリップ−フロップ３０のク
ロック（ＣＫ）入力におけるＩＮ信号、及びその真又は
正の出力（Ｑ）がＨＩＧＨ（ハイ）のとき同期回路１２
の誤まった動作を示すＥＲＲＯＲ（エラー）信号を形成
する。
フリップ−フロップ３０はまたエツジ−トリガーした装
置である。そのＣＫ大入力ＩＮ信号において）正に向う
状態転換が、そのＱ出力をそのＪ入力における信号レベ
ル（ＨＩＧＨ又はＬＯＷ）にセントさせる。−旦セット
されると、それは図示された状態に（Ｋ又はリセット入
力が永久にＬＯＷであるから）−従ってそのラッチ能力
にリセットすることができない。
置である。そのＣＫ大入力ＩＮ信号において）正に向う
状態転換が、そのＱ出力をそのＪ入力における信号レベ
ル（ＨＩＧＨ又はＬＯＷ）にセントさせる。−旦セット
されると、それは図示された状態に（Ｋ又はリセット入
力が永久にＬＯＷであるから）−従ってそのラッチ能力
にリセットすることができない。
さて次に第２図を参照すると、回路の動作は下記の如く
である：同期回路１２は、ＩＮ信号を形成する各の正の
パルスの立上り先端をＣＬＫ信号の立上り又は正に向う
転換に同期するように構成することができる。従って、
第２図に示したように、ＣＬＫ信号の２つの立上りエツ
ジの間の、Ｔ。
である：同期回路１２は、ＩＮ信号を形成する各の正の
パルスの立上り先端をＣＬＫ信号の立上り又は正に向う
転換に同期するように構成することができる。従って、
第２図に示したように、ＣＬＫ信号の２つの立上りエツ
ジの間の、Ｔ。
で示された時間に、ＩＮ信号の立上りエツジが受取られ
る。時間Ｔ１において、フリップ−フロップ２４及び２
６が、両方ともリセット状態にある（即ち、各々の百出
力がＨＩＧＨ）と仮定する。
る。時間Ｔ１において、フリップ−フロップ２４及び２
６が、両方ともリセット状態にある（即ち、各々の百出
力がＨＩＧＨ）と仮定する。
ＩＮ信号の正の遷移３２が、フリップ−フロップ２４を
トグルセしめて、そしてＱｌ出力を旧ＧＨにする。しか
し、ＩＮ信号の状態転換が起こるとく時間ＴＩにおいて
）出力Ｑ１及びＱ２は共にＬＯＷであり、従って排他的
ＯＲゲート２８を経て、フリップ−フロップ３０のセッ
ト（Ｊ）入力に加えられる信号はＬＯＷである。従って
、フリップ−フロップ３０はリセット状態のままである
。
トグルセしめて、そしてＱｌ出力を旧ＧＨにする。しか
し、ＩＮ信号の状態転換が起こるとく時間ＴＩにおいて
）出力Ｑ１及びＱ２は共にＬＯＷであり、従って排他的
ＯＲゲート２８を経て、フリップ−フロップ３０のセッ
ト（Ｊ）入力に加えられる信号はＬＯＷである。従って
、フリップ−フロップ３０はリセット状態のままである
。
時間Ｔ２において、同期が達成され、且つ第２図に図示
したように、ＣＬＫ信号の立上り状態転換と同期した立
上りエツジ３４を有する、ＩＮ信号の同期表示の形のＯ
ＵＴ信号を生成する。ＯＵＴ信号の立上りエツジ３４は
、フリップ−フロップ２６をトグルするために動作して
、その出力Ｑ２をＨＩＧＨにする。Ｔ１とＴ２との間の
時間期間、排他的ＯＲゲート２８からの信号ＡはＨＩＧ
Ｈであるが、出力Ｑ２がＯＵＴ信号の立上りエツジ３４
によりＩ−１１Ｇ Ｈとなったとき信号Ａが消滅するこ
とに注目。従って、フリップーフロンブ３０をクロック
する次のＩＮ信号パルスを受取ると、フリップ−フロッ
プ３０のデータ（Ｄ）入力においてＺＥＲＯ又はＬＯＷ
であり、そしてそのＱ出力はＬＯＷを保つ。
したように、ＣＬＫ信号の立上り状態転換と同期した立
上りエツジ３４を有する、ＩＮ信号の同期表示の形のＯ
ＵＴ信号を生成する。ＯＵＴ信号の立上りエツジ３４は
、フリップ−フロップ２６をトグルするために動作して
、その出力Ｑ２をＨＩＧＨにする。Ｔ１とＴ２との間の
時間期間、排他的ＯＲゲート２８からの信号ＡはＨＩＧ
Ｈであるが、出力Ｑ２がＯＵＴ信号の立上りエツジ３４
によりＩ−１１Ｇ Ｈとなったとき信号Ａが消滅するこ
とに注目。従って、フリップーフロンブ３０をクロック
する次のＩＮ信号パルスを受取ると、フリップ−フロッ
プ３０のデータ（Ｄ）入力においてＺＥＲＯ又はＬＯＷ
であり、そしてそのＱ出力はＬＯＷを保つ。
しかし、時間Ｔ５において、狭いパルス３８が、同期回
路１２によって受取られ、それが問題を起す：入力信号
ＩＮのパルス３８は、同期回路１２が必要な同期を達成
できる程十分長く続かない。
路１２によって受取られ、それが問題を起す：入力信号
ＩＮのパルス３８は、同期回路１２が必要な同期を達成
できる程十分長く続かない。
従って、時間Ｔｓにおいて、フリップ−フロップ２４は
そのＱ１出力におけるＯＮＥにトグルされる。時間Ｔ６
において、同期表示が形成されることができる前に、Ｉ
Ｎ信号が消滅する。しかし、フリップ−フロップ２６の
出力Ｑ２は、入力信号ＩＮのパルス３８の短時間期間に
より、ＯＵＴ信号を生成することができなかったので、
ＬＯＷのままである。
そのＱ１出力におけるＯＮＥにトグルされる。時間Ｔ６
において、同期表示が形成されることができる前に、Ｉ
Ｎ信号が消滅する。しかし、フリップ−フロップ２６の
出力Ｑ２は、入力信号ＩＮのパルス３８の短時間期間に
より、ＯＵＴ信号を生成することができなかったので、
ＬＯＷのままである。
従って、ＩＮ信号の次のパルス４０の立上りエツジが時
間Ｔ７に生ずるとき、信号ＡはＨＩＧＨであり、従って
、フリップ−フロップ３０はＯＮＥにセットされて、Ｅ
ＲＲＯＲ（エラー）信号を発生する。このエラーはフリ
ップ−フロップ３０によってラッチされたままである。
間Ｔ７に生ずるとき、信号ＡはＨＩＧＨであり、従って
、フリップ−フロップ３０はＯＮＥにセットされて、Ｅ
ＲＲＯＲ（エラー）信号を発生する。このエラーはフリ
ップ−フロップ３０によってラッチされたままである。
以上の記載に関連して、以下の各項を開示する・。
１、 非同期的に生ずる入力パルスを受取るように作動
可動である同期手段を有しており、そこからディジタル
クロック信号の転換に同期した少くとも１つのディジタ
ル状態変化を有する入力パルスの表示の形の出力信号を
発生するディジタルシステムにおいて、各々の受取った
入力パルスに対して、対応する表示が生成されるように
決定する同期手段の動作をモニタタする装置が、入力パ
ルスの発生を示すために結合されており、入力パルスの
示された発生を指示する第１の信号を発生する第１の回
路手段と、 表示の外観を示すために結合されており、表示の示され
た外観を表示する第２の入力信号を生成する第２の回路
手段と、 第１及び第２の信号を受取り、且つ人力パルスの発生に
応答するように結合されている第３の回路手段であって
、そこから、入力信号の発生が同期手段の出力信号の応
答発生のないとき、出力エラー信号を生成する第３の回
路手段と、を具備することを特徴とする装置。
可動である同期手段を有しており、そこからディジタル
クロック信号の転換に同期した少くとも１つのディジタ
ル状態変化を有する入力パルスの表示の形の出力信号を
発生するディジタルシステムにおいて、各々の受取った
入力パルスに対して、対応する表示が生成されるように
決定する同期手段の動作をモニタタする装置が、入力パ
ルスの発生を示すために結合されており、入力パルスの
示された発生を指示する第１の信号を発生する第１の回
路手段と、 表示の外観を示すために結合されており、表示の示され
た外観を表示する第２の入力信号を生成する第２の回路
手段と、 第１及び第２の信号を受取り、且つ人力パルスの発生に
応答するように結合されている第３の回路手段であって
、そこから、入力信号の発生が同期手段の出力信号の応
答発生のないとき、出力エラー信号を生成する第３の回
路手段と、を具備することを特徴とする装置。
２、第１の回路手段が、入力信号の発生をカウントする
カウンティング手段を含む前記第１項に記載の装置。
カウンティング手段を含む前記第１項に記載の装置。
３、 カウンティング手段が、トグル形態に接続されて
おり、且つクロッキング信号として入力信号を受取るよ
うに接続されたフリップ−フロップを含み、そのフリッ
プ−フロップが、入力信号の発生を示す出力信号を生成
するように動作可能である前記第２項に記載の装置。
おり、且つクロッキング信号として入力信号を受取るよ
うに接続されたフリップ−フロップを含み、そのフリッ
プ−フロップが、入力信号の発生を示す出力信号を生成
するように動作可能である前記第２項に記載の装置。
４、 非同期的に発生する入力信号を受取るように動作
可能である同期手段を有しており、そこから、１つのデ
ィジタル状態から同期的ディジタルクロック信号の遷移
に同期した他のディジタル信号状態への遷移を有してい
る入力パルスの表示を発生する型式のディジタル装置に
おいて、入力信号の各発生のための表示の外観をチェッ
クする方法が、 入力パルスの各発生をカウントすること；及び入力パル
スの２つの保有が、表示の発生によって散在されないと
き、エラー信号を生成することのステップを含むことを
特徴とする方法。
可能である同期手段を有しており、そこから、１つのデ
ィジタル状態から同期的ディジタルクロック信号の遷移
に同期した他のディジタル信号状態への遷移を有してい
る入力パルスの表示を発生する型式のディジタル装置に
おいて、入力信号の各発生のための表示の外観をチェッ
クする方法が、 入力パルスの各発生をカウントすること；及び入力パル
スの２つの保有が、表示の発生によって散在されないと
き、エラー信号を生成することのステップを含むことを
特徴とする方法。
第１図は、同期回路と共に使用される本発明のブロック
線図である； 第２図は、本発明の動作を図示しているタイミング線図
である。 １０・・・イベント カウンタ １２・・・同期回路 １４・・・信号ライン １６．２０．２２・・・ライン ２４．２６．３０・・・フリップ−フロップ２８・・・
排他的ＯＲゲート シと ２： ←− 一一コ００ ＜ Ｉ Ｌ″ ０１へ
線図である； 第２図は、本発明の動作を図示しているタイミング線図
である。 １０・・・イベント カウンタ １２・・・同期回路 １４・・・信号ライン １６．２０．２２・・・ライン ２４．２６．３０・・・フリップ−フロップ２８・・・
排他的ＯＲゲート シと ２： ←− 一一コ００ ＜ Ｉ Ｌ″ ０１へ
Claims (1)
- 【特許請求の範囲】 １、非同期的に生ずる入力パルスを受取るように動作可
能である同期手段を有しており、そこからディジタルク
ロック信号の遷移に同期した少くとも１つのディジタル
状態変化を有する入力パルスの表示の形の出力信号を発
生するディジタルシステムにおいて、各々の受取った入
力パルスに対して、対応する表示が生成されるように決
定する同期手段の動作をモニタする装置が、 入力パルスの発生を示すために結合されており、入力パ
ルスの示された発生を指示する第１の信号を発生する第
１の回路手段と、 外観を示すように結合されており、表示の示された外観
を表示する第２の入力信号を生成する第２の回路手段と
、 第１及び第２の信号を受取り、且つ入力パルスの発生に
応答するように結合されている第３の回路手段であって
、そこから、入力信号の発生が同期手段の出力信号の応
答発生のないとき、出力エラー信号を生成する第３の回
路手段と を具備することを特徴とする装置。 ２、非同期的に発生する入力信号を受取るように動作可
能である同期手段を有しており、そこから、１つのディ
ジタル状態から周期的ディジタルクロック信号の遷移に
同期した他のディジタル信号状態への遷移を有している
入力パルスの表示を発生する型式のディジタル装置にお
いて、入力信号の各発生のための表示の外観をチェック
する方法が、 入力パルスの各発生をカウントすること； 及び 入力パルスの２つの保有が、表示の発生によって散在さ
れないとき、エラー信号を生成することのステップを含
むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US126971 | 1987-11-30 | ||
| US07/126,971 US4876701A (en) | 1987-11-30 | 1987-11-30 | Synchronization failure detection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205237A true JPH01205237A (ja) | 1989-08-17 |
| JP2637800B2 JP2637800B2 (ja) | 1997-08-06 |
Family
ID=22427651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63300464A Expired - Lifetime JP2637800B2 (ja) | 1987-11-30 | 1988-11-28 | 同期機能不全検出 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4876701A (ja) |
| EP (1) | EP0319186B1 (ja) |
| JP (1) | JP2637800B2 (ja) |
| AU (1) | AU613109B2 (ja) |
| CA (1) | CA1310712C (ja) |
| DE (1) | DE3888469T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186683A (ja) * | 1995-12-27 | 1997-07-15 | Nec Ic Microcomput Syst Ltd | タイミングエラー検出回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430746A (en) * | 1992-06-09 | 1995-07-04 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Method of and circuitry for detecting synchronism failure of two word sequences |
| US5574393A (en) * | 1992-12-22 | 1996-11-12 | Amdahl Corporation | Apparatus and method for immediately stopping clocks |
| US5493242A (en) * | 1993-06-30 | 1996-02-20 | Vlsi Technology, Inc. | Status register with asynchronous read and reset and method for providing same |
| US5371417A (en) * | 1993-07-02 | 1994-12-06 | Tandem Computers Incorporated | Multiple frequency output clock generator system |
| JPH0795156A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 光入力断検出回路 |
| US5459752A (en) * | 1993-11-17 | 1995-10-17 | Umax Data System Inc. | Simple digital method for controlling digital signals to achieve synchronization |
| JPH08195740A (ja) * | 1995-01-18 | 1996-07-30 | Nec Corp | ビット同期回路 |
| FR2764146B1 (fr) * | 1997-05-28 | 1999-08-13 | Sgs Thomson Microelectronics | Circuit de detection d'erreur de reception dans une transmission asynchrone |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769030U (ja) * | 1980-10-15 | 1982-04-26 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3436479A (en) * | 1966-04-11 | 1969-04-01 | Bell Telephone Labor Inc | Check circuit for comparing the input and output of data repeaters |
| FR2192747A5 (ja) * | 1972-07-07 | 1974-02-08 | Cit Alcatel | |
| US4658206A (en) * | 1984-01-18 | 1987-04-14 | Mitsubishi Denki Kabushiki Kaisha | Fault detector for communications equipment using exclusive or circuitry |
| US4750181A (en) * | 1986-11-05 | 1988-06-07 | Rockwell International Corporation | Dynamic circuit checking apparatus using data input and output comparisons for testing the data integrity of a circuit |
-
1987
- 1987-11-30 US US07/126,971 patent/US4876701A/en not_active Expired - Lifetime
-
1988
- 1988-11-16 AU AU25192/88A patent/AU613109B2/en not_active Ceased
- 1988-11-21 EP EP88310992A patent/EP0319186B1/en not_active Expired - Lifetime
- 1988-11-21 DE DE3888469T patent/DE3888469T2/de not_active Expired - Fee Related
- 1988-11-28 JP JP63300464A patent/JP2637800B2/ja not_active Expired - Lifetime
- 1988-11-29 CA CA000584460A patent/CA1310712C/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769030U (ja) * | 1980-10-15 | 1982-04-26 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186683A (ja) * | 1995-12-27 | 1997-07-15 | Nec Ic Microcomput Syst Ltd | タイミングエラー検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3888469D1 (de) | 1994-04-21 |
| US4876701A (en) | 1989-10-24 |
| AU613109B2 (en) | 1991-07-25 |
| EP0319186A1 (en) | 1989-06-07 |
| DE3888469T2 (de) | 1994-08-04 |
| JP2637800B2 (ja) | 1997-08-06 |
| EP0319186B1 (en) | 1994-03-16 |
| CA1310712C (en) | 1992-11-24 |
| AU2519288A (en) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4144448A (en) | Asynchronous validity checking system and method for monitoring clock signals on separate electrical conductors | |
| US4949361A (en) | Digital data transfer synchronization circuit and method | |
| KR920004336B1 (ko) | 동기검출회로 | |
| JPH0654474B2 (ja) | 時間に関連した誤り検出装置とその方法 | |
| US20020118046A1 (en) | Detection of clock signal period abnormalities | |
| JPH01205237A (ja) | 同期機能不全検出 | |
| US4864574A (en) | Injection lock clock detection apparatus | |
| US4949360A (en) | Synchronizing circuit | |
| EP1050105B1 (en) | A pulse edge detector with double resolution | |
| US4082218A (en) | Potential failure detecting circuit having improved means for detecting transitions in short duration signals | |
| US6246261B1 (en) | Circuit for detecting the disappearing of a periodic signal | |
| CN111262562B (zh) | 亚稳态检测电路 | |
| US4975594A (en) | Frequency detector circuit | |
| WO1981002654A1 (en) | A method and apparatus for synchronizing a binary data signal | |
| KR100373333B1 (ko) | 비동기전달모드 셀 동기 신호의 오류 검출 장치 | |
| JP3469710B2 (ja) | クロック監視装置 | |
| KR910006694B1 (ko) | 클럭펄스 주기감시회로 | |
| AU539338B2 (en) | A method and apparatus for synchronizing a binary data signal | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JP2816746B2 (ja) | シリアルデータ伝送システム | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPH06125254A (ja) | クロック断検出回路 | |
| JPH01220557A (ja) | クロックダウン検出回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 |