DE3888469T2

DE3888469T2 - Detektion von Synchronisationsstörungen.

Info

Publication number: DE3888469T2
Application number: DE3888469T
Authority: DE
Inventors: Martin W Sanner
Original assignee: Tandem Computers Inc
Current assignee: Tandem Computers Inc
Priority date: 1987-11-30
Filing date: 1988-11-21
Publication date: 1994-08-04
Anticipated expiration: 2008-11-22
Also published as: US4876701A; JP2637800B2; CA1310712C; EP0319186B1; JPH01205237A; AU2519288A; AU613109B2; DE3888469D1; EP0319186A1

Description

Die vorliegende Erfindung betrifft allgemein digitale Einrichtungen und im besonderen ein Verfahren und eine Apparatur zur Überwachung einer Synchronisationsschaltung, um den richtigen Betrieb der Schaltung zu gewährleisten.
In vielen Digitalsystemen ist es oft notwendig, asynchron auftretende Impulse zu empfangen und diese Impulse mit einer internen Uhr oder einem internen Takt zu synchronisieren (z. B. einem regelmäßigen oder periodischen Impulszug). Ein Beispiel einer synchronisierten Schaltung ist in der U. S. Patentschrift Nr. 4,700,346 zu finden.
Es gibt jedoch Ereignisse, woraufhin eine Synchronisationsschaltung nicht auf einen empfangenen Eingangsimpuls reagieren wird. Zum Beispiel wird, wenn der empfangene Eingangsimpuls kürzer als der Probenzeitraum des Synchronisierers ist, keine synchronisierte Darstellung oder Repräsentation erzeugt. Ebenso kann, wenn die Impulsrate des Eingangssignals höher als die Synchronisationsrate ist, der Synchronisierer versagen. Natürlich kann der Synchronisierer selbst versagen, was ein Ignorieren von Eingangsereignissen verursacht. Dies sind alles Umstände, die Probleme erzeugen könnten, wenn sie nicht detektiert werden.
In einem anderen Bereich offenbart DE-A-3500896 ein System zum Detektieren, wenn eine Übertragungsapparatur, wie z. B. eine Satellitenkommunikationseinrichtung, nicht auf ein Eingangssignal reagiert. In diesem Fall sendet oder überträgt die Übertragungsapparatur explosionsartige Kommunikationssignale auf Basis von gleichwertigen eingegebenen explosionsartigen Signalen. Das Detektionssystem arbeitet durch Wellenreformierung- oder -verbesserung oder -umgestaltung (engl.: "wavereforming") der Eingangs- und Ausgangssignale und Ausführen
einer Exklusiv-ODER-Operation an beiden wellenreformierten Signalen. Jedoch stützt sich dieses System auf Ausgangs- und Eingangssignale, die ungefähr zur selben Zeit vorhanden sind, und ist für Synchronisationsschaltungen ungeeignet, die eine variierende Zeitbeziehung zwischen Eingangs- und Ausgangssignalen haben.
Gemäß der vorliegenden Erfindung ist in einem Digitalsystem mit derart betreibbaren Synchronisationseinrichtungen, um einen asynchron auftretenden Eingangsimpuls zu empfangen, um davon ein Ausgangssignal in der Form einer Darstellung oder Wiedergabe des Eingangsimpulses mit wenigstens einem zu einem Übergang eines digitalen Taktsignals synchronisierten digitalen Zustandswechsel zu erzeugen, eine Apparatur zur Überwachung des Betriebs der Synchronisationseinrichtungen vorgesehen, um festzustellen, daß für jeden empfangenen Eingangsimpuls eine entsprechende Darstellung oder Repräsentation erzeugt wird, wobei die Apparatur enthält:
erste Zähleinrichtungen, die zum Bemerken des Auftretens des Eingangsimpulses gekoppelt sind, um ein erstes Signal zu erzeugen, das das bemerkte Auftreten des Eingangsimpulses anzeigt;
zweite Zähleinrichtungen, die zum Bemerken des Auftretens des Ausgangsimpulses gekoppelt sind, um ein zweites Signal zu erzeugen, das das bemerkte Auftreten des Ausgangsimpulses anzeigt; und
dritte Schaltungseinrichtungen, die zum Empfangen der ersten und zweiten Signale gekoppelt sind und auf das Auftreten des Eingangsimpulses reagieren können, um davon ein Ausgangsfehlersignal zu erzeugen, wenn das Eingangssignal ohne ein reagierendes Auftreten des Ausgangssignals der Synchronisationseinrichtungen auftritt.
Die vorliegende Erfindung kann durch einen Ereigniszähler in der Form eines Paares von Flip-Flops oder bistabilen Kippgliedern ausgeführt werden, von denen jedes zum Bemerken des Auftretens des Eingangssignals zum Synchronisierer und des resultierenden Ausgangsimpulses vom Synchronisierer verbunden ist. Das Identifizieren oder Bemerken des früheren ohne den letzteren beim Empfang eines nachfolgenden Eingangsimpulses erzeugt ein Fehlersignal.
Gemäß der vorliegenden Erfindung ist bei einer Digitalapparatur von der Art, die Synchronisierungseinrichtungen hat, die zum Empfangen eines asynchron auftretenden Eingangsimpulses betreibbar sind, um davon eine Darstellung oder Repräsentation des Eingangsimpulses zu erzeugen, der einen zu einem Übergang eines regelmäßigen digitalen Taktsignals synchronisierten Übergang von einem Digitalzustand zu einem anderen Digital zustand hat, ebenfalls ein Verfahren zum Überprüfen des Auftretens der Darstellung oder Wiedergabe für jedes Auftreten des Eingangssignals vorgesehen, wobei das Verfahren folgende Schritte enthält:
Zählen jedes Auftretens des Eingangsimpulses;
Zählen jedes Auftretens der Darstellung oder Repräsentation des Eingangsimpulses; und
Erzeugen eines Fehlersignals, wenn zwei aufeinanderfolgend auftretende Eingangsimpulse nicht durch das Erzeugen der Darstellung oder Wiedergabe unterbrochen sind.
Eine Ausführung dieses Verfahrens der vorliegenden Erfindung enthält die Schritte, eine Zählung für jeden Eingangsimpuls zu erzeugen, und von dieser Zählung jeden resultierenden Ausgangsimpuls des Synchronisierers abzuziehen. Wenn diese Zählung größer als eins ist (z. B. 2), wird das Fehlersignal erzeugt.
Dementsprechend schafft die vorliegende Erfindung ein Verfahren und eine Apparatur zum Ausführen des Verfahrens zum Überwachen der Eingabe zu und Ausgabe von einer Synchronisationsschaltung der oben beschriebenen Art, um ein Fehlersignal zu erzeugen, wenn zwei Eingangsimpulse ohne einen dazwischenliegenden Ausgangsimpuls empfangen werden.
Durch die vorliegende Erfindung wird eine Reihe von Vorteilen erreicht. Die Erfindung ist in der Lage, das Auftreten eines Eingangsimpulses zu detektieren, den eine Synchronisationsschaltung nicht "sieht", und ein dies anzeigendes Fehlersignal zu erzeugen.
Ferner ist die Erfindung in der Lage, sollte die Synchronisationsschaltung versagen, dieses Versagen zu detektieren.
Diese und andere Aspekte und Vorteile der vorliegenden Erfindung werden den Fachleuten durch Lesen der folgenden detaillierten Beschreibung der Erfindung deutlich, die im Zusammenhang mit den dazugehörigen Zeichnungen gesehen werden sollte.
Fig. 1 ist ein Blockdiagramm der Erfindung, die zusammen mit einer Synchronisationsschaltung verwendet wird; und
Fig. 2 ist ein Zeitdiagramm, um den Betrieb der Erfindung zu illustrieren.
Unter Bezugnahme nun auf die Figuren und insbesondere Fig. 1 ist eine Synchronisationsschaltung 12 gezeigt, die an einen Ereigniszähler gekoppelt ist, der allgemein mit der Bezugsnummer 10 bezeichnet und in Übereinstimmung mit den Lehren der vorliegenden Erfindung aufgebaut ist. Die Synchronisationsschaltung 12 arbeitet, um ein Eingangssignal (IN) auf einer Signalleitung 14 zu empfangen und davon und von einem Uhr- oder Taktsignal (CLK) ein Ausgangssignal (OUT) auf Leitung 16 zu erzeugen. Das OUT-Signal ist eine synchronisierte Wiedergabe oder Darstellung des IN-Signals mit Übergängen, die mit Übergängen des CLK-Signals synchronisiert sind, das mit der Synchronisationsschaltung 12 durch die Signalleitung oder -verbindung 18 verbunden ist.
Der zum Überwachen des ordnungsgemäßen Betriebs der Synchronisationsschaltung 12 verwendete Ereignis- oder Vorgangszähler 10 empfängt die IN- und OUT-Signale über Signalleitungen 20 und 22, die ihn an die Uhr- oder Takteingänge (CK) jeweils eines Paares von Flip-Flops 24, 26 koppelt. Wie Fig. 1 zeigt, sind die Flip-Flops 24, 26 in der Kipp-Konfiguration dadurch verbunden, daß der negative oder FALSCH-Ausgang ( ) eines jeden mit seinem Dateneingang (D) verbunden ist. Ferner sind die Flip-Flops 24, 26 kantengetriggert oder -ausgelöst; das heißt, sie sind auf den Zustand des Signals gesetzt, das an ihre Dateneingänge bei einem Zustandsübergang des am CK-Eingang empfangenen Signals angelegt ist (bei der vorliegenden Ausführungsform ein Positivstufenübergang)
Die positiven oder WAHR-Ausgänge (Q1, Q2) der Flip-Flops 24 und 26 sind mit den Eingängen eines EXCLUSIV-ODER-Gates oder -Tores 28 gekoppelt, dessen Ausgang ein Signal A erzeugt, das mit dem Einstelleingang (J) eines J/K-Flip-Flops 30 gekoppelt ist. Der Rückstelleingang (K) des Flip-Flops 30 ist mit Niedrig oder LOW oder einer Erdung G verbunden, um das Flip-Flop 30 als Halter oder selbsthaltenden Schalter zu konfigurieren. Das IN-Signal am Uhr- oder Takteingang (CK) des Flip-Flops 30 und sein Wahr- oder Positiv-Ausgang (Q) bilden ein FEHLER- Signal, das, wenn es hoch oder auf HIGH ist, einen Falschbetrieb der Synchronisationsschaltung 12 bedeutet.
Das Flip-Flop 30 ist auch eine kantengetriggerte Vorrichtung. Positivstufenzustandsübergänge an seinem CK-Eingang (z. B. im IN-Signal) werden das Flip-Flop dazu veranlassen, seinen Q-Ausgang auf das Niveau oder die Höhe (hoch oder auf HIGH, oder niedrig oder auf LOW) des Signals an seinem J-Ausgang zu setzen oder einzustellen. Einmal eingestellt, kann es bei dem dargestellten Aufbau nicht zurückgesetzt werden (da der K- oder Rückstelleingang andauernd niedrig oder auf LOW ist) - demgemäß ist seine Haltefähigkeit.
Unter Zuwendung nunmehr zu Fig. 2 ist der Betrieb der Schaltung wie folgt: Die Synchronisationsschaltung 12 kann aufgebaut sein, um die führende Kante jedes das IN-Signal bildenden positiven Impulses mit den ansteigenden oder Positivstufenübergängen des CLK-Signals zu synchronisieren. Somit wird, wie in Fig. 2 dargestellt ist, zu dem als T&sub1; dargestellten Zeitpunkt zwischen zwei ansteigenden Kanten des CLK-Signals eine führende Kante des IN-Signals empfangen. Es ist anzunehmen, daß zur Zeit T&sub1; die Flip-Flops 24 und 26 beide in einem zurückgesetzten Zustand sind (d. h. der Ausgang von jedem ist hoch oder auf HIGH) . Der Positivübergang 32 des IN-Signals veranlaßt den Flip-Flop 24 zu kippen, und den Q1-Ausgang auf Hoch oder HIGH zu gehen. Das IN-Signal wird ebenfalls von dem J/K-Flip-Flop 30 empfangen. Jedoch sind, wenn der Zustandsübergang des IN-Signals auftritt (zur Zeit T&sub1;), beide Ausgänge Q1 und Q2 niedrig oder auf LOW, so daß das Signal, das über das EXCLUSIV-ODER-Gate 28 an den Einstelleingang (J) des Flip-Flops 30 angelegt wird, niedrig oder LOW ist. Somit verbleibt der Flip-Flop 30 in einem zurückgesetzten Zustand.
Es wird angenommen daß zum Zeitpunkt T2 Synchronisation erreicht wird und die Synchronisationsschaltung 12 das OUT-Signal in der Form einer synchronisierten Darstellung oder Repräsentation des IN-Signals erzeugt, das eine führende Kante 34 hat, die mit einem ansteigenden Zustandsübergang des CLK-Signals synchronisiert ist, wie Fig. 2 darstellt. Die führende Kante 34 des OUT-Signales wirkt, um den Flip-Flop 26 zu kippen, wodurch sein Ausgang Q2 veranlaßt wird, auf Hoch oder HIGH zu gehen. Es ist zu beachten, daß über den Zeitraum zwischen T&sub1; und T&sub2; das Signal A vom EXCLUSIV-ODER-Gate 28 hoch oder HIGH war, jedoch, wenn der Ausgang Q2 mit der ansteigenden Kante 34 des OUT-Signales hoch oder auf HIGH ging, verschwand das Signal A. Somit liegt auf den Empfang oder Erhalt des nächsten IN-Signalimpulses 36 hin, der das Flip-Flop 30 steuert oder taktet, am Dateneingang (D) des Flip-Flops 30 Null oder ZERO oder niedrig oder LOW an, und sein Q-Ausgang bleibt niedrig oder auf LOW.
Jedoch wird zum Zeitpunkt T&sub5; von der Synchronisationsschaltung 12 ein schmaler Impuls 38 empfangen, der ein Problem verursacht: Der Impuls 38 des Eingangssignals IS dauert nicht lange genug, um es der Synchronisationsschaltung 12 zu erlauben, die notwendige Synchronisation herzustellen. Somit wird zum Zeitpunkt T&sub5; der Flip-Flop 24 an seinem Q1-Ausgang auf eine Eins oder ONE gekippt. Zum Zeitpunkt T&sub6;, bevor eine synchronisierte Repräsentation oder Wiedergabe hergestellt oder gebildet werden kann, verschwindet das IN-Signal. Der Ausgang Q2 des Flip-Flops 26 bleibt jedoch niedrig oder auf LOW, da die Synchronisationsschaltung 12 auf Grund der kurzen Zeitdauer des Impulses 38 des Eingangssignals IN nicht in der Lage war, das OUT-Signal zu erzeugen.
Somit ist, wenn die führende Kante des nächsten Impulses 40 des IN-Signals zum Zeitpunkt T&sub7; auftritt, das Signal A hoch oder auf HIGH, und deshalb wird das Flip-Flop 30 auf Eins oder ONE gesetzt und erzeugt ein FEHLER-Signal. Der Fehler bleibt durch das Flip-Flop 30 gehalten.

Claims

1. In einem Digitalsystem mit derart betreibbaren Synchronisationseinrichtungen (12), um einen asynchron auftretenden Eingangsimpuls (32) zu empfangen, um davon ein Ausgangssignal (16) in der Form einer Darstellung oder Wiedergabe (34) des Eingangsimpulses (32) mit wenigstens einem zu einem Übergang eines digitalen Taktsignals (18) synchronisierten digitalen Zustandswechsel (34) zu erzeugen, ist eine Apparatur (10) zur Überwachung des Betriebs der Synchronisationseinrichtungen (12), um festzustellen, daß für jeden empfangenen Eingangsimpuls (32) eine entsprechende Darstellung oder Repräsentation (34) erzeugt wird, wobei die Apparatur enthält:

erste Zähleinrichtungen (24), die zum Bemerken des Auftretens des Eingangsimpulses (IN) gekoppelt sind, um ein erstes Signal (Q1) zu erzeugen, das das bemerkte Auftreten des Eingangsimpulses (IN) anzeigt;

zweite Zähleinrichtungen (26), die zum Bemerken des Auftretens des Ausgangsimpulses (OUT) gekoppelt sind, um ein zweites Signal (Q2) zu erzeugen, das das bemerkte Auftreten des Ausgangsimpulses (OUT) anzeigt; und

dritte Schaltungseinrichtungen (28, 30), die zum Empfangen der ersten (24) und zweiten Signale (26) gekoppelt sind und auf das Auftreten des Eingangsimpulses (4) reagieren können, um davon ein Ausgangsfehlersignal zu erzeugen, wenn das Eingangssignal ohne ein reagierendes Auftreten des Ausgangssignals der Synchronisationseinrichtungen auftritt.

2. Apparatur nach Anspruch 1, wobei die ersten Zähleinrichtungen (24) arbeiten, um das Auftreten von Eingangssignalen zu zählen.

3. Apparatur nach Anspruch 2, wobei die ersten Zähleinrichtungen (10) ein Flip-Flop (24) enthält, das in Kipp-Konfiguration angeschlossen ist und zum Empfangen des Eingangssignals als ein Taktsignal gekoppelt ist, wobei das Flip-Flop (24) zum Erzeugen eines Ausgangssignals betreibbar ist, das das Auftreten des Eingangssignals anzeigt.

4. Apparatur nach Anspruch 1, wobei die ersten (24) und zweiten Zähleinrichtungen (26) Zählereinrichtungen (10) bilden, die gekoppelt sind, um durch den Eingangsimpuls erhöht und durch den Ausgangsimpuls vermindert zu werden, wobei die Zählereinrichtungen (10) zum Erzeugen der ersten und zweiten Signale betreibbar sind.

5. Verfahren zum Überprüfen des Auftretens eines Darstellungs- oder Wiedergabeimpulses, der von einem asynchron auftretenden Eingangsimpuls erhalten wurde, bei einer Digitalapparatur von der Art, die Synchronisierungseinrichtungen (12) hat, die zum Empfangen eines asynchron auftretenden Eingangsimpulses betreibbar sind, um davon die Darstellung oder Repräsentation mit einem Übergang von einem digitalen Zustand zu einem anderen digitalen Zustand synchronisiert mit einem Übergang eines periodischen digitalen Taktsignals, wobei das Verfahren folgende Schritte enthält:

Zählen jedes Auftretens des Eingangsimpulses;

Zählen jedes Auftretens der Darstellung oder Repräsentation des Eingangsimpulses; und

Erzeugen eines Fehlersignals, wenn zwei aufeinanderfolgend auftretende Eingangsimpulse nicht durch das Erzeugen der Darstellung oder Wiedergabe unterbrochen sind.

6. Verfahren nach Anspruch 5, enthaltend die Schritte, eine Zählung für jeden Eingangsimpuls zu erzeugen und von dieser Zählung jeden resultierenden Ausgangsimpuls der Synchronisationseinrichtungen abzuziehen.