DE2420440B2 - Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge - Google Patents

Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge

Info

Publication number
DE2420440B2
DE2420440B2 DE2420440A DE2420440A DE2420440B2 DE 2420440 B2 DE2420440 B2 DE 2420440B2 DE 2420440 A DE2420440 A DE 2420440A DE 2420440 A DE2420440 A DE 2420440A DE 2420440 B2 DE2420440 B2 DE 2420440B2
Authority
DE
Germany
Prior art keywords
shift register
circuit
input
pseudo
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2420440A
Other languages
English (en)
Other versions
DE2420440A1 (de
Inventor
Stephen Ronald Wickham Bishops Witham Essex Robson (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Electronics Ltd
Original Assignee
Marconi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Co Ltd filed Critical Marconi Co Ltd
Publication of DE2420440A1 publication Critical patent/DE2420440A1/de
Publication of DE2420440B2 publication Critical patent/DE2420440B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385Random or pseudo-random test pattern
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522Test of Sequential circuits
    • G01R31/31853Test of registers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/581Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/583Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

empfangsseitigen Schieberegisters wieder geschlossen werden, so daß nunmehr empfangsseitig eine Impulsfolge erzeugt wird, welche identisch zur und in Phase mit der gesendeten Impulsfolge ist.
Durch Vergleich der auf solche Weise empfangsseitig erzeugten Impulsfolge und der empfangenen Impulsfolge in einer Vergleichsschaltung läßt sich dann feststellen, ob das empfangene Signal während der Übertragung gestört wurde.
In der Fig. 1 der Zeichnung ist ein Generator zur Erzeugung \on Pseudozufalls-Impulsfolgen dargestellt. Dieser Generator weist ein Schieberegister auf, welches auf fünf Flip-Flops 10 bis 14 gebildet ist und in welchem die Ausgänge des dritten und des fünften Flip-Flops 12 und 14 mit einem EXKLUSIV-ODER-Gatter 15 is verbunden sind, dessen Ausgang wiederum mit dem ersten Flip-Flop 10 verbunden ist. Die erzeugte Binärfolge ist fast eine Zufallsreihe und wiederholt sich nach einer vorgegebenen Anzahl von Binärzeichen, die von dem Aufbau des Generators abhängt. Die Eigenschaften von Pseudozufallsfolgen sind an sich bekannt; eine dieser Eigenschaften besteht darin, daß Binärzahlen mit derselben Anzahl von Binärzeichen mit der gleichen Frequenz auftreten, wobei Null ausgeschlossen ist. Derartige Folgen enthalten stets eine ungerade Anzahl von Binärzeichen, und es ist immer eine um eins größere Anzahl von Binärzeichen Eins gegenüber der Anzahl der Binärzeichen Null vorhanden.
Bei bekannten Prüfeinrichtungen werden grundsätzlieh zwei verschiedene Methoden der Fehlererkennung verwendet Die eine dieser Methoden wird allgemein als »System mit codeverriegelter Schleife« bezeichnet, bei welchem ein spannungsgesteuerter Oszillator mit analogen und digitalen Schaltungsteilen erforderlich ist, um die Oszillatorfrequenzsteuerung aus der Autokorrelationsfunktion der Pseudozufallsfolge zu bilden; dabei treibt der Oszillator einen identischen Generator, so daß eine zweite Bezugsfolge erzeugt wird, welche mit dem einlaufenden Fehlersignal zur Fehlerermittlung synchronisiert ist.
Ein Nachteil, welcher bei dieser Methode mit codeverriegelter Schleife auftritt, besteht darin, daß die Frequenzen der zwei Pseudozufails-Binärfolgen-Generatoren in einer Beziehung zueinander stehen müssen, wie es bei herkömmlichen phasenstarren Prüfsystemen der Fall ist, um die Synchronisation zu gewährleisten. Wenn jedoch die Differenz zwischen den Frequenzen der zwei Pseudozufalls-Binärfolgen-Generatoren nur gering ist, so besteht ein Nachteil darin, daß es sehr lange Zeit dauern kann, damit die zwei Generatoren miteinander synchronisiert werden können, und zwar insbesondere dann, wenn beachtet wird, daß in der Praxis Schieberegister so viele Stufen haben können, daß die erzeugten Folgen Binärsequenzen von einer Million Bit aufwärts haben.
Eine weitere bekannte Anordnung zur Fehlererkennung weist in ihrer einfachsten Form einen in der F i g. 1 dargestellten Generator auf, bei welchem ein Schalter zwischen dem EXKLUSIV-ODER-Gatter 15 und dem ersten Flip-Flop 10 im Schieberegister angeordnet ist. Zunächst befindet sich der Schalter in einer Stellung in der das EXKLUSIV-ODER-Gatter 15 von dem Flip-Flop 10 getrennt ist, und statt dessen dem Flip-Flop 10 die empfangene Pseudozufalls-Folge zugeführt wird, μ in welcher Fehler ermittelt werden sollen. Der Schalter wird geschlossen, um die Schleife des Generators zu schließen, nachdem fünf Bits empfangen wurden, und wenn diese fünf Bits in Ordnung sind, wird das Ausgangssignal des Generators mit eier einlaufenden Pseudozufalls-Folge synchronisiert und kann zur Fehlererkennung verwendet werden. Wenn jedoch eines der ersten fünf Bits nicht stimmt, dann erzeugt der Pseudozufalls-Folgen-Generator weiter dieselbe Pseudozufalls-Folge derselben Frequenz, aber mit einer anderen Phase. Die einzige mögliche Ausnahme besaht darin, daß die ersten fünf Bits alle gleich Null sind, wobei dann das Ausgangssignal des Pseudozufalls-Folgen-Generators stets gleich 0 ist.
In der DE-AS 14 37 824 ist ein Verfahren zur Synchronisierung von Pseudozufalls-Impulsgeneratoren beschrieben, bei dem zunächst die empfangene Impulsfolge auf den Eingang des empfangsseitigen ersten Schieberegisters geführt und in dieses Schieberegister eingeschrieben wird. Die Synchronisierung wird als erfolgreich vorgenommen betrachtet, wenn alle Zellen des Schieberegisters mit empfangenen Signalen gefüllt sind. Dann wird der Eingang des Schieberegisters vom empfangsseitigen Ende der Übertragungsleitung abgetrennt und der Rückkopplungskreis des Schieberegisters geschlossen, so daß nunmehr ein freilaufender empfangsseitiger Pseudozufalls-Impulsgenerator vorliegt, von dem angenommen wird, daß er synchron zu dem sendeseitig angeordneten arbeitet.
Das im Rückkopplungszweig dieses Schieberegisters auftretende Signal wird in einer Vergleichsschaltung mit dem empfangenen Signal verglichen. Wenn nun, wie es bei einer gestörten Leitung sehr wahrscheinlich ist, anfänglich in das erste Schieberegister eines oder mehrere verfälschte Bits eingeschrieben wurden, dann wird der Vergleich der beiden Signale ein Fehlersignal bewirken, das in ein weiteres Schieberegister eingeschrieben und durchgetaktet wird.
Dieses weitere Schieberegister hat die gleiche Anzahl von Stufen wie das erste Schieberegister, so daß das Fehlersignal am Ausgang des weiteren Schieberegisters gerade dann erscheint, wenn das fehlerhafte Bit im Rückkopplungskreis des ersten Schieberegisters wieder an der Vergleichsschaltung anliegt. Zu diesem Zeitpunkt wird nun, wenn das empfangene Signal richtig ist, und nur dann, ein weiteres Fehlersignal erzeugt, das gemeinsam mit dem Ausgangssignal des weiteren Schieberegisters an einem Verknüpfungsglied anliegt.
Die Übereinstimmung des Ausgangssignals des weiteren Schieberegisters und des Fehlersignals am Verknüpfungsglied bewirkt eine Korrektur des im Rückkopplungskreis des ersten Schieberegisters gerade anliegenden Signals im gewünschten Sinn.
Diese Korrektur erfolgt nur dann in sinnvoller Weise, wenn beim zweiten Vergleich des gestörten Bits das empfangene Signal nicht auch gestört ist. Die Korrektur unterbleibt, wenn eine Störung des empfangenen Signals vorliegt. Wenn andererseits an und für sich kein Fehler im Rückkopplungskreis des ersten Schieberegisters vorliegt, wenn jedoch im empfangenen Signal gestörte Bits mit einem solchen Abstand auftreten, wie es der Anzahl der Stufen des ersten Schieberegisters entspricht, dann wird auf gleiche Weise wie vorstehend erläutert, ein an sich richtiges Bit im Rückkopplungskreis des ersten Schieberegisters korrigiert, d.h. in diesem Falle verfälscht, so daß die ursprünglich vorhandene Synchronisation verlorengeht.
Die Wahrscheinlichkeit dafür, daß im empfangenen Signal Störungen in einem Abstand auftreten, der der Schieberegisterlänge entspricht, ist sehr hoch, so daß in der Praxis nach diesem Verfahren im allgemeinen nur
kurzzeitig eine Synchronisierung zustande kommen kann, die dann sofort wieder zerstört wird. Dieses bekannte Verfahren eignet sich also ausschließlich für sehr störsichere oder wenig gestörte Leitungen.
Wie vorstehend erläutert, tritt nach dem Stand der Technik also das Problem auf, daß niemals mit völliger Sicherheit angenommen werden darf, daß das empfangene Signal unverfälscht, also ungestört ist. Ein gestörtes Signal läßt sich jedoch nicht zur Synchronisierung des empfangsseitigen Schieberegisters verwenden, ι ο Solange aber die Synchronität der beiden zur Prüfung verwendeten Schieberegister nicht mit ausreichender Sicherheit vorliegt, kann weder eine Störung bei der Übertragung erkannt noch eine Korrektur der Störung vorgenommen werden.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zur Prüfung von Übertragungseinrichtungen zu schaffen, bei dem die Synchronisierung der gesendeten und der empfangsseitig zum Vergleich erzeugten Pseudozufalls-Impulsfolgen mit hoher Sicherheit erzielt werden kann und bei dem die während der Übertragung durch Störungen hervorgerufenen Fehler erkannt, korrigiert und registriert werden können.
Zur Lösung dieser Aufgabe sieht die Erfändung vor, daß zuerst, zur Synchronisierung der empfangsseitig erzeugten Impulsfolge mit der gesendeten Pseudozufalls-Impulsfolge das Vergleichsergebnis einem Zähler zugeführt wird, der nur die Übereinstimmung anzeigenden Ausgangssignale der Vergleichsschaltung zählt und durch die Ungleichheit anzeigenden Ausgangsimpulse der Vergleichsschaltung rückgestellt wird, und daß erst nach Erreichen eines vorbestimmten Zählerstandes die eine Ungleichheit anzeigenden Ausgangssignale der Vergleichsschaltung die jeweils empfangenen Signale korrigieren und gleichzeitig gezählt werden.
Zur Synchronisierung werden also zunächst die empfangenen Impulse seriell in das empfangsseitige Schieberegister eingeschrieben und gleichzeitig an den einen Eingang einer Vergleichsschaltung gelegt. Die aus der mit dem Schieberegister verbundenen logischen Verknüpfungsschaltung herauskommenden Signale sind an den zweiten Eingang der Vergleichsschaltung angelegt. Wenn der Vergleich der beiden Signale eine Übereinstimmung ergibt, wird das Ausgangssignal der Vergleichsschaltung, das die Übereinstimmung anzeigt, in einem Zähler gezählt. Wenn der Vergleich mehrerer Impulse hintereinander jeweils Übereinstimmung ergibt, wird der Zählerstand sich kontinuierlich erhöhen. Sobald aber bei diesem Vorgang eine Nichtübereinstim- so mung festgestellt wird, wird der gleiche Zähler durch das die Ungleichheit anzeigende Ausgangssignal der Vergleichsschaltung wieder auf Null zurückgestellt.
Diese Rückstellung wird in der Praxis immer nach einer gewissen Anzahl von Vergleichen auftreten, r>r> jedoch ist die Anzahl mehr oder minder zufällig und von den nicht beeinflußbaren Störungen der Übertragungsleitung bestimmt. Man darf jedoch annehmen, daß innerhalb einer praktisch vertretbaren Zeit immer eine zusammenhängende Folge von ungestört empfangenen wi Impulsen auftreten wird. Durch den Zähler kann eine solche zusammenhängende Folge von ungestörten Impulsen festgestellt werden. In Abhängigkeit von der Stufenanzahl der verwendeten Schieberegister und der Art der Rückkopplung des sendeseitigcn Schieberegi- <■'· sters kann nun eine Anzahl von Übereinstimmung anzeigenden Vergleichen, die in ununterbrochener FoIbc auftreten, bestimmt werden, bei deren Erreichen mit sehr hoher Wahrscheinlichkeit die erfolgte Synchronisierung von Sende- und Empfangsseite angenommen werden darf. Zur Stützung dieser Behauptung kann beispielsweise nachgewiesen werden, daß bei einem fünfstufigen Schieberegister eine registrierte Anzahl von 50 aufeinanderfolgenden, Übereinstimmung anzeigenden Vergleichen das gewünschte Erreichen der Synchronität anzeigt. Die Wahrscheinlichkeit dafür, daß diese Annahme mit den genannten Zahlen falsch ist, beträgt etwa 1 :1020. Diese Fehlerwahrscheinlichkeit dürfte für praktische Zwecke als absolute Sicherheit gewertet werden. Der genannte Wert für den Zählerstand, bei dem Synchronität angenommen wird, ist selbstverständlich ein frei wählbarer Wert, der den Anforderungen nach variiert werden kann. Die Erfindung ist also nicht an einen Zählwert von 50 verknüpft, dieser Wert ist lediglich als Beispiel zu betrachten.
Erst wenn in dem vorstehend beschriebenen Synchronisierbetrieb der vorgegebene Zählerstand erreicht ist, wird erfindungsgemäß der Korrekturbetrieb begonnen, bei dem Störungen des empfangenen Signals erkannt und korrigiert werden können und die Korrekturschritte bzw. die auftretenden Fehler gezählt werden. Dazu wird der Ausgang der Vergleichsschaltung mit einem Korrekturglied verbunden, das in Serie mit dem empfangsseitigen Ende der Übertragungseinrichtung und dem Eingang des empfangsseitigen Schieberegisters liegt. Immer dann, wenn der Ausgang der Vergleichsschaltung eine Ungleichheit anzeigt, wird das Korrekturglied betätigt und der als falsch erkannte, gerade empfangene Impuls im erforderlichen Sinne korrigiert. Diese Korrekturvorgänge werden in einem Fehlerzähler gezählt, so daß die Anzahl der im Empfangssignal auftretenden Fehler pro Zeiteinheit gezählt werden können und somit das Störverhalten bzw. der Störzustand der Übertragungseinrichtung quantitativ ermittelt wird.
Eine bevorzugte Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens mit einem freilaufenden sendeseitigen Pseudozufalls-Impulsgenerator aus einem über eine logische Verknüpfungsschaltung auf den Eingang rückgekoppelten Schieberegister mit einem empfangsseitig angeordneten, zum sendeseitigen identischen Schieberegister, dessen Ausgänge über eine ebenfalls identische logische Verknüpfungsschaltung mit dem einen Eingang einer Vergleichsschaltung verbunden sind, an deren zweiten Eingang die empfangene binäre Impulsfolge gelegt ist, und mil einem von der Vergleichsschaltung steuerbaren Fehlerkorrekturglied, wobei die empfangsseitige Schaltung zwei Betriebszustände, einen Synchronisierbetrieb unc einen Korrekturbetrieb einnehmen kann, ist dadurch gekennzeichnet, daß die empfangene Impulsfolge sowohl an einen Eingang der Vergleichsschaltung als auch über ein Fchlerkorrekturglied an den Eingang des Schieberegisters gelegt ist, daß der Ausgang dei Vergleichsschaltung mit einem auf die Übereinstim mung der Vergleichsschaltung zugeführten, Impulsfol gen ansprechenden Zähler und mit einem vorr Zählerstand des Zählers gesteuerten Verriegelungs schalter verbunden ist, und daß bei geschlossenen Vcrriegelungsschalter, im Korrekturbetrieb, der Aus gang der Vergleichsschaltung über den Verriegelungs schalter mit einem Fchlcrzählcr und mit dem Fehlerkor rckturglied verbunden ist.
Bevorzugte Weiterbildungen dieser Schaltungsan Ordnung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand eine;
Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert; es zeigt:
Fig. 2 ein detailliertes Blockdiagramm einer Schaltung zur Erläuterung des erfindungsgemäßen Verfahrensund
Fig. 3 ein verallgemeinertes Blockschaltbild einer Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens.
Gemäß Fig. 2 weist ein Fehlerzähler einen Pseudozufalls-Folgen-Generator mit offener Schleife auf, welcher fünf Flip-Flops 10' bis 14' und ein EXKLUSIV-ODER-Gatter 15' aufweist. Es ist ersichtlich, daß diese Anordnung im allgemeinen derjenigen mit den fünf Flip-Flops und dem EXKLUSIV-ODER-Gatter gemäß Fig. 1 ähnlich ist, wobei jedoch der Ausgang des EXKLUSIV-ODER-Gatters nicht mehr an den Eingang des ersten Flip-Flops 10' des Schieberegisters geführt ist. Aus diesem Grunde ist die Rede davon, daß der Generator eine »offene Schleife« aufweist. Es ist ersichtlich, daß so lange die dem ersten Flip-Flop 10' zugeführte Folge dieselbe ist wie diejenige Folge, welche das EXKLUSIV-ODER-Gatter 15' verläßt, der Generator weiterhin genau in derselben Weise wie der Generator mit einer geschlossenen Schleife gemäß F i g. ί arbeitet.
Das Ausgangssignal des EXKLUSIV-ODER-Gatters 15' wird einem Eingang des zweiten EXKLUSIV-ODER-Gatters 16 zugeführt, welches das Ausgangssignal des Generators mit offener Schleife mit dem Eingangssignal vergleicht, welcnes an der mit »Input« bezeichneten Leitung erscheint. Unter der Annahme, daß der Ausgang des EXKLUSIV-ODER-Gatters 15' die korrekte Pseudozufalls-Folge liefert, wird das Ausgangssignal des EXKLUSIV-ODER-Gatters 16 immer nur dann einen Pegel »1« annehmen, wenn seine Eingangssignale sich voneinander unterscheiden (d. h., wenn ein Fehler in der einlaufenden Folge auftritt), und dieses Signal wird mit dem Takt kombiniert und dem Zähler 19 zugeführt.
Wenn ein Fehler festgestellt wurde, wird eine »1« an den Eingang eines dritten EXKLUSIV-ODER-Gatters 17 geführt, welches als Korrektureinrichtung für Signale wirkt, die über die Eingangsleitung empfangen wurden. Bekanntlich entspricht dann, wenn ein EXKLUSIV-ODER-Gatter eine »1<< an einem seiner Eingänge empfängt, sein Ausgangssignal dem invertierten zweiten Eingangssignal. Wenn somit ein Fehler auftritt, wird das Eingangssignal durch das EXKLUSIV-ODER-Gatter 17 invertiert und das korrigierte Signal dem Schieberegister zugeführt. so
Unter der Annahme, daß die korrekte Primärfolge in das Schieberegister 10' bis 14' eingegeben wird, wird auch das Ausgangssignal des EXKLUSIV-ODER-Gatters 15' dieselbe Binärfolge sein. Das Eingangssignal, welches in Übereinstimmung mit dem Ausgangssignal des EXKLUSIV-ODER-Gatters 15' gebracht wurde, und zwar mittels des EXKLUSIV-ODER-Gatters 16, welches als Komparator wirkt, und des EXKLUSIV-ODER-Gatters 17, welches als Fehlerkorrigiereinrichtung wirkt, wird dann der richtigen Pseudozufalls-Folge entsprechen, und diese Folge wird dann dem Schieberegister zugeführt. Wenn die Folge aus dem Schieberegister anfänglich korrekt ist, so bleibt sie auch korrekt Wenn sich jedoch das Schieberegister zunächst nicht im korrekten Zustand befindet, kann die Anordnung gemäß F i g. 2 nicht zufriedenstellend arbeiten.
Aus der Anordnung gemäß F i g. 3 ist ersichtlich, daO das Eingangssignal selbst dazu verwendet wird, um die Phase der Binärfolge des Generators mit offener Schleife zu bestimmen, während die Verriegelungsschal· tung zunächst offen ist. Somit kann eine Fehlererkennung auftreten, nachdem eine vorgegebene Anzahl vor Bits aufgetreten sind, deren Mindestzahl gleich dei Anzahl von Stufen des Schieberegisters ist.
Diese Anordnung dient im wesentlichen zwe Zwecken: erstens dient sie dazu, den Generator mil offener Schleife vorab einzustellen und zweitens dieni sie dazu, eine Sicherheit gegen die Möglichkeit vor Fehlern im Eingangssignal während der Synchronisa tion zwischen dem Eingangssignal und der in dei Schleife erzeugten Folge zu bilden.
Die Fig.3 ist ein verallgemeinertes Blockdiagramrr von im wesentlichen derselben Anordnung wie Fig.2 mit der Ausnahme, daß der Verriegelungsschalter unc der Zähler als zusätzliche Schaltelemente zwischen derr EXKLUSIV-ODER-Gatter 16, welches als Komparatoi dient, und dem EXKLUSIV-ODER-Gatter 17, welche: als Fehlerkorrektureinrichtung dient, angeordnet sind Der an dem Ausgang des Komparators angeschlossene Zähler arbeitet in der Weise, daß die Anzahl de: fehlerfreien Vergleiche, die Bit für Bit vorgenommer werden, gezählt wird und daß eine Rückstellung erfolgt wenn ein Fehler ermittelt wird. Wenn eine vorgegebem Zählerstellung erreicht ist, wodurch angezeigt ist, dal eine bestimmte Anzahl von fehlerfreien Bits verglicher wurden, dann arbeitet die Verriegelungsschaltung worauf die in der Fig. 2 beschriebene Schleife geschlossen wird und die Anordnung in ihrer Arbeits weise gemäß der obigen Beschreibung weiterfährt.
Es ist ersichtlich, daß dann, wenn der Zähler der Schalter nach einer Zählung von nur 50 korrektei Vergleichen schließt, die Wahrscheinlichkeit dafür, dal beliebige Fehler im Register vorhanden sind, wenn dei Schalter schließt, äußerst gering ist und nur dant auftreten würde, wenn Fehler in der Weise in einlaufenden Signal vorhanden wären, daß sich offen sichtlich die Phase des einlaufenden Signals ändert, um dennoch die zyklische Reihenfolge der einlaufendei Pscudozufalls-Muster über die gesamte Dauer de fünfzig Bits erhalten bleibt.
Hierzu 1 Blatt Zeichnuncen

Claims (4)

Patentansprüche:
1. Verfahren zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge, die sendeseitig in einem über eine logische Verknüpfungsschaltung auf den Eingang rückgekoppelten Schieberegister erzeugt, empfangsseitig in ein identisches Schieberegister eingeschrieben und gleichzeitig mit der am Ausgang der mit dem Schieberegister wie sendeseitig gekoppelten Sogisehen Verknüpfungsschaltung erscheinenden Impulsfolge verglichen wird, wobei das Vergleichsergebnis zur Fehlerkorrektur herangezogen wird, dadurch gekennzeichnet, daß zuerst zur Synchronisierung der empfangsseitig erzeugten Impulsfolge mit der gesendeten Pseudozufalls-Impulsfolge, das Vergleichsergeb.iis einem Zähler zugeführt wird, der nur die Übereinstimmung anzeigenden Ausgangssignale der Vergleichsschaltung zählt und durch die Ungleichheit anzeigenden Ausgangsimpulse der Vergleichsschaltung rückgestellt wird, und daß erst nach Erreichen eines vorbestimmten Zählerstandes die Ungleichheit anzeigenden Ausgangssignale der Vergleichsschaltung die jeweils empfangenen Signale korrigieren und gleichzeitig gezählt werden.
2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, mit einem freilaufenden sendeseitigen Pseudozufalls-Impulsgenerator aus einem über eine logische Verknüpfungsschaltung auf den Eingang rückgekoppelten Schieberegister, mit einem empfangsseitig angeordneten, zum sendeseitigen identischen Schieberegister, dessen Ausgänge über eine ebenfalls identische logische Verknüpfungsschaltung mit dem einen Eingang einer Vergleichsschaltung verbunden sind, an deren zweiten Eingang die empfangene binäre Impulsfolge gelegt ist, und mit einem von der Vergleichsschaltung steuerbaren Fehlerkorrekturglied, wobei die empfangsseitige Schaltung zwei Betriebszustände, <o einen Synchronisierbetrieb und einen Korrekturbetrieb, einnehmen kann, dadurch gekennzeichnet, daß die empfangene Impulsfolge sowohl an einen Eingang der Vergleichsschaltung (16) als auch über ein Fehlerkorrekturglied (17) an den Eingang des « Schieberegisters (10' bis 14') gelegt ist, daß der Ausgang der Vergleichsschaltung (16) mit einem auf die Übereinstimmung der der Vergleichsschaltung (16) zugeführten Impulsfolgen ansprechenden Zähler und mit einem vom Zählerstand des Zählers gesteuerten Verriegelungsschalter verbunden ist und daß bei geschlossenem Verriegelungsschalter, im Korrekturbetrieb, der Ausgang der Vergleichsschaltung (16) über den Verriegelungsschalter mit einem Fehlerzähler (18,19) und mit dem Fehlerkorrekturglied (17) verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die mit den Ausgängen der sendeseitig und empfangsseitig vorgesehenen identischen Schieberegistern (10 bis 14; 10' bis 14') ω verbundenen logischen Verknüpfungsschaltungen (15; 15') EXKLUSIV-ODER-Schaltungen sind.
4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichsschaltung (16) und das Fehlerkorrekturglied (17) EXKLUSIV- ^ ODER-Schaltungen sind.
Die Erfindung betrifft ein Verfahren zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge, die sendeseitig in einem über eine logische Verknüpfungsschaltung auf den Eingang rückgekoppelten Schieberegister erzeugt, empfangsseitig in ein identisches Schieberegister eingeschrieben und gleichzeitig mit der am Ausgang der mit dem Schieberegister wie sendeseitig gekoppelten logischen Verknüpfungsschaltung erscheinenden Impulsfolge verglichen wird, wobei das Vergleichsergebnis zur Fehlerkorrektur herangezogen wird, sowie eine Schaltungsanordnung zur Durchführung dieses Verfahrens.
Es ist nach dem Stand der Technik bekannt, Übertragungseinrichtungen, z. B. Übertragungsleitungen, dadurch auf ihre Störungsanfälligkeit bzw. ihren Störzustand zu prüfen, daß der Übertragungseinrichtung sendeseitig eine Impulsfolge zugeführt wird, und daß das an der Empfangsseite eintreffende, möglicherweise gestörte Signal mit einem empfangsseitig erzeugten, zum gesendeten Signal identischen und phasengleichen Signal verglichen wird.
Solange bei dem Vergleich eine Übereinstimmung festgestellt wird, darf angenommen werden, daß das übertragene Signal ungestört ist. Wenn jedoch eine Ungleichheit festgestellt wird, dann muß bei der Übertragung ein Fehler aufgetreten sein, d.h. die Übertragungseinrichtung wurde auf irgendeine Art und Weise gestört.
Um realistische Prüfbedingungen zu schaffen.wie sie auch bei einer praktischen Datenübertragung herrschen, ist -es weiterhin bekannt, zur Prüfung eine Pseudozufalls-Impulsfolge zu verwenden, die in einem Schieberegister erzeugt wird, von dem zwei oder mehr Zellenausgänge über eine logische Verknüpfungsschaltung auf den Eingang rückgekoppelt sind. In einer solchen Schaltungsanordnung wird eine von der Stufenzahl des Schieberegisters abhängige Anzahl von unterschiedlichen Impulsfolgen erzeugt, die sich periodisch wiederholt
Zur Überprüfung einer Übertragungseinrichtung wird diese Pseudozufalls-Impulsfolge wie oben erläutert, sendeseitig auf eine Übertragungseinrichtung gegeben und die empfangsseitig ankommende Impulsfolge mit einer Pseudozufalls-Impulsfolge verglichen, die empfangsseitig in einem rückgekoppelten Schieberegister erzeugt wurde, welches identisch zu dem sendeseitig vorgesehenen ist. Verständlicherweise ist es dabei erforderlich, daß das sendeseitige und das empfangsseitige Schieberegister vollkommen synchron arbeiten, d. h. zu einem gegebenen Zeitpunkt empfangsseitig und auch sendeseitig die gleiche Impulsfolge erzeugt wird. Wenn man den unrealistischen Fall annimmt, daß die empfangene Pseudozufalls-Impulsfolge vollkommen ungestört übertragen wurde, dann läßt sich die Synchronisierung des empfangsseitigen Schieberegisters einfach dadurch bewerkstelligen, daß der Rückkopplungspfad zwischen der Verknüpfungsschaltung und dem Eingang des Schieberegisters aufgetrennt und die empfangene Impulsfolge in den Eingang des Schieberegisters eingespeist wird. Wenn die empfangene, ungestörte Impulsfolge das Schieberegister bis zur letzten Zelle gefüllt hat, dann muß der am Ausgang der Verknüpfungsschaltung erscheinende Impuls gleich demjenigen sein, der gerade als empfangenes Signal am Eingang des Schieberegisters anliegt, da ja das sendeseitige und das empfangsseitige Schieberegister identisch sind. Wenn auf diese Weise die Synchronität hergestellt ist, kann der Rückkopplungskreis des
DE2420440A 1973-06-15 1974-04-26 Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge Withdrawn DE2420440B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2850673A GB1431218A (en) 1973-06-15 1973-06-15 Pseudorandom binary sequence error counters

Publications (2)

Publication Number Publication Date
DE2420440A1 DE2420440A1 (de) 1975-01-09
DE2420440B2 true DE2420440B2 (de) 1978-03-02

Family

ID=10276715

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2420440A Withdrawn DE2420440B2 (de) 1973-06-15 1974-04-26 Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge

Country Status (4)

Country Link
US (1) US3895349A (de)
DE (1) DE2420440B2 (de)
FR (1) FR2233762B1 (de)
GB (1) GB1431218A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322836A1 (de) * 1982-06-26 1983-12-29 Denki Kagaku Kogyo K.K., Tokyo Verfahren und vorrichtung zur herstellung von hochtemperatur-reaktionsprodukten

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2345017A1 (fr) * 1976-03-17 1977-10-14 Lainey Gilbert Dispositifs de mesure du taux d'erreur sur les elements binaires d'une liaison numerique
FR2345016A1 (fr) * 1976-03-17 1977-10-14 Lainey Gilbert Dispositifs de mesure du taux d'erreur sur les elements binaires d'une liaison numerique
GB1530406A (en) * 1976-05-12 1978-11-01 Post Office Detection of errors in digital signals
US5351301A (en) * 1980-03-03 1994-09-27 The United States Of America As Represented By The Director Of National Security Agency Authenticator circuit
US4317206A (en) * 1980-05-12 1982-02-23 Rca Corporation On line quality monitoring
US4592044A (en) * 1984-05-22 1986-05-27 At&T Information Systems Inc. Apparatus and method for checking time slot integrity of a switching system
US5673279A (en) * 1995-11-06 1997-09-30 Sun Microsystems, Inc. Verification of network transporter in networking environments
US5978424A (en) * 1996-11-18 1999-11-02 Zenith Electronics Corporation Frame identification system
US6453431B1 (en) 1999-07-01 2002-09-17 International Business Machines Corporation System technique for detecting soft errors in statically coupled CMOS logic
FR2824915A1 (fr) * 2001-05-15 2002-11-22 Koninkl Philips Electronics Nv Dispositif de test de la conformite d'une connexion
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3315228A (en) * 1963-08-19 1967-04-18 Futerfas Jack System for digital communication error measurements including shift registers with identical feedback connections
US3475724A (en) * 1965-10-08 1969-10-28 Bell Telephone Labor Inc Error control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322836A1 (de) * 1982-06-26 1983-12-29 Denki Kagaku Kogyo K.K., Tokyo Verfahren und vorrichtung zur herstellung von hochtemperatur-reaktionsprodukten

Also Published As

Publication number Publication date
FR2233762B1 (de) 1976-12-24
FR2233762A1 (de) 1975-01-10
GB1431218A (en) 1976-04-07
US3895349A (en) 1975-07-15
DE2420440A1 (de) 1975-01-09

Similar Documents

Publication Publication Date Title
DE2919976C3 (de) Verfahren zum Ausführen einer Zurückschleif-Prüfung in einem Datenübertragungssystem
DE1954420B2 (de) Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens
DE2606688C2 (de) Signalverarbeitungsschaltung zum Decodieren einer Signalform
DE2023741A1 (de) Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen
DE2420440B2 (de) Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge
DE2018315B2 (de) Schaltungsanordnung zum Überwachen und Aufrechterhalten der Synchronisation einer Nachrichten-Empfangseinrichtung mit einer Nachrichten-Sendeeinrichtung bei vorübergehend gestörtem Empfang
DE3215783A1 (de) Steuerung fuer leitungsschutzschaltung
DE2829076A1 (de) Testanordnung fuer datenuebertragungsstrecken
DE2655443B2 (de) Vervielfachte Zeitsteuerung zum Erzeugen von Zeitsignalen für Installationen mit signalverarbeitenden Schaltungen
DE2354748C3 (de) Rahmensynchronisieranordnung
DE2603843A1 (de) Verfahren und einrichtung zum synchronisieren eines als empfaenger arbeitenden entschluesselungsgeraetes mit einem als sender arbeitenden verschluesselungsgeraet
DE2259342A1 (de) Einrichtung zur ueberwachung eines im zeitvielfachbetrieb arbeitenden uebertragungssystems fuer binaerdaten
DE2703930C3 (de) Adressenfreie Pulsfehlerortung für Übertragungsstrecken digitaler Signale
DE2603844C2 (de) Verfahren und Vorrichtung zum Synchronisieren eines empfangsseitigen Schlüsselgenerators mit einem sendeseitigen Schlüsselgenerator
DE1144760B (de) Mit Selbstkontrolle ausgeruestete Impuls-UEbertragungs-Einrichtung
DE2359716C3 (de) Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens
DE2451794C3 (de) Verfahren zum Prüfen digital arbeitender Nachrichtenverbindungen mit zufallsähnlichen Binärzeichenfolgen
DE2133002A1 (de) Rahmensynchronisiersystem
DE2351478C3 (de) Verfahren zur Synchronisation des Zeitrahmens im Empfänger eines Zeitmultiplex-Übertragungssystems auf den Zeitrahmen des Senders
DE2439877C3 (de) Einrichtung zur Feststellung von Übertragungsfehlern
DE10059758A1 (de) Verfahren zum Empfangen von Daten
DE2517481B2 (de) Verfahren zur verkuerzung der synchronisierzeit in zeitmultiplexsystemen, insbesondere datenmultiplexsystemen
DE2729663C3 (de) Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem
DE4111176C1 (de)
DE2030763A1 (de) Digitaler Codeumwerter fur ternare Codes

Legal Events

Date Code Title Description
8239 Disposal/non-payment of the annual fee