DE2420440A1

DE2420440A1 - Pseudozufalls-binaerfolge-fehlerzaehler

Info

Publication number: DE2420440A1
Application number: DE2420440A
Authority: DE
Inventors: Stephen Ronald Robson
Original assignee: Marconi Co Ltd
Current assignee: BAE Systems Electronics Ltd
Priority date: 1973-06-15
Filing date: 1974-04-26
Publication date: 1975-01-09
Also published as: FR2233762B1; GB1431218A; FR2233762A1; US3895349A; DE2420440B2

Description

PATENTANWÄLTE

MANITZ, FINSTERWALD & GRÄMKOW

26.

München, den We/th - M 3013

THE MARCONI COMPANY LIMITED

Marconi House, New Street, Chelmford, Essex CM1 1PL

England

Pseudozufalls-Binärfolge-Fehlerzähler

Die Erfindung betrifft einen Pseudozufalls-Binärfolge-Fehlerzähler.

Um Einrichtungen zu prüfen, welche Binärcodes verarbeiten, werden oft Pseudozufalls-Binärfolgen-Generatoren verwendet, um eine Folge zu erzeugen, welche so nahe wie möglich den während des normalen Betriebes verwendeten Code simuliert. Gemäß Fig. 1 der Zeichnung weist ein solcher Generator ein Schieberegister auf, welches aus fünf Flip-Flops 10-14 gebildet ist und in welchem die Ausgänge des dritten und des fünften Flip-Flops 12 und 14 mit einem exklusivenjDDER-Gatter 15 verbunden sind, dessen Ausgang wiederum mit dem ersten Flip-Flop. verbunden ist. Die erzeugte Binärfolge ist fast eine Zufallsreihe und wiederholt sich nach einer vorgegebenen Anzahl von Ziffern, die von dem Aufbau des Generators abhängt. Die Eigenschaften von Pseudozufallsfolgeh sind an sich bekannt und eine dieser Eigenschaften besteht .darin, daß Binärzahlen mit derselben Anzahl.von Ziffern mit der gleichen Frequenz auftreten,

409882/0737

obwohl Hull ausgeschlossen ist. Derartige Folgen enthalten stets Bine ungerade Anzahl von Ziffern, und es ist immer eine um eins größere Anzahl von der Ziffer Eins gegenüber der Ziffer Null vorhanden.

Bei bekannten Einrichtungen werden grundsätzlich zwei verschiedene Methoden der Fehlererkennung verwendet. Eine solche Methode läßt sich als ^MCodeverriegelungsschleifen^w-System bezeichnen, bei welchem ein spannungsgesteuerter Oszillator mit analogen und digitalen Schaltungsteilen vorhanden ist, um die Oszillatorfrequenzsteuerung aus der Autokorrelationsfunktion der Pseudozufallsfolge zu bilden, wobei der Oszillator einen identischen Generator beaufschlagt, so daß eine zweite Bezugsfolge erzeugt wird, welche mit dem einlaufenden Fehlersignal zur Fehlerermittlung synchronisiert ist.

Ein Nachteil, welcher bei dieser Methode auftritt, besteht darin, daß die Frequenzen der zwei Pseudozufalls-Binärfolgen-Generatoren in einer Beziehung zueinander stehen müssen, wie es bei herkömmlichen Jnasenstarren Prüf systemen der Fall ist, um die Synchronisation zu gewährleisten. Wenn jedoch die Differenz zwischen den Frequenzen der zwei Pseudozufalls-Binärfolgen-Generatoren nur gering ist, so besteht ein Nachteil darin, daß es sehr lange Zeit dauern kann, damit die zwei Generatoren miteinander synchronisiert werden können, und zwar insbesondere dann, wenn beachtet wird, daß in der Praxis Schieberegister so viele Stufen haben können, daß die erzeugten Folgen von einer Million Bit aufwärts haben.

Eine alternative bekannte Anordnung zur Fehlererkennung weist in ihrer einfachsten Form einen in der Fig. 1 dargestellten Generator auf, bei welchem ein Schalter zwischen dem exklusiven ODEE-Gatter 15 und dem ersten Flip-Flop 10 im Schieberegister angeordnet ist. Zunächst befindet sich der Schalter in der Stellung

409882/0737

242044Q

daß das exklusive ODER-Gatter 15 von dem Flip-Flop 10 getrennt ist, und statt dessen erlaubt wird, daß dem Flip-Flop 10 die empfangene Pseudozufalls-Folge zugeführt wird, in welcher Fehler ermittelt werden sollen. Der Schalter ist geschlossen, um die Schleife des Generators zu schließen, nachdem fünf Bits empfangen wurden, und wenn diese fünf Bits in Ordnung sind, wird das Ausgangssignal des Generators mit der einlaufenden Pseudozufalls-Folge synchronisiert und kann zur Fehlererkennung verwendet werden. Wenn jedoch eines der ersten fünf Bits nicht stimmt, dann erzeugt der Pseudozufalls-Folgen-Generator weiter dieselbe Pseudozufalls-Folge, wenn auch mit einer anderen Phase derselben Frequenz. Die einzige mögliche Ausnahme besteht darin, daß die ersten fünf Bits alle gleich Null sind, wobei dann das Ausgangssignal des Pseudozufalls-Folgen-Generators stets gleich 0 ist.

Der Erfindung liegt die Aufgabe zugrunde, einen Fehlerzähler zu schaffen, dessen interner Pseudozufalls-Generator sich mit dem Fehlersignal selbst dann synchronisiert, wenn Fehler vorhanden sind, indem innerhalb des Fehlersignals ein fehlerfreier Abschnitt ermittelt wird.

Ein erfindungsgemäßer Fehlerzähler zur Ermittlung von Fehlern in einem Eingangssignal, und zwar unter Verwendung einer vorgegebenen Pseudozufalls-Binärfolge zeichnet sich dadurch aus, daß ein Schieberegister mit mehreren Stufen vorgesehen ist, daß weiterhin logische Gatter vorhanden sind, welche derart geschaltet sind, daß sie mit ausgewählten Stellen des Schieberegisters verbunden sind, und zwar in der Weise, daß dann, wenn die vorgegebene Pseudozufalls-Binärfolge in die erste Stufe des Schieberegisters im Takt eingegeben wird, dieselbe Pseudozufalls-Binärfolge am Ausgang des logischen Gatters auftritt, daß weiterhin eine zweite logische Gatter-Einrichtung dazu dient, das Ausgangssignal der ersten logischen Gatter-Einrichtung mit dem Eingangssignal zu vergleichen und·ein Fehlersignal zu erzeugen, wenn die verglichenen Bits sich unterscheiden',

409882/0737

daß weiterhin eine dritte logische Gatter-Einrichtung auf das Fehlersignal anspricht, um die Fehler im Eingangssignal zu korrigieren und das korrigierte Signal der ersten Stufe des Schieberegisters zuzuführen, und daß eine Verriegelungsschaltung zwischen der zweiten und der dritten logischen Gatter-Einrichtung angeordnet ist, und derart ausgebildet ist, daß sie nur dann voll schließt, wenn eine vorgegebene Anzahl von fehlerfreien Vergleichen in der zweiten logischen Gatter-Einrichtung festgestellt wurde.

Zweckmäßigerweise können einige oder alle der logischen Gatter-Einrichtungen exklusive ODER-Gatter sein.

Die Erfindung wird nachfolgend beispielsweise unter Bezugnahme auf die Fig. 2 und 3 der Zeichnung beschrieben; es zeigen: ·

Pig. 2 ein detailiertes Blockdiagramm eines Fehlerzählere, welcher dazu verwendet wird, das erfindungegemäße Verfahren zu erläutern, und

Fig. J ein verallgemeinertes Blockschema einer Ausführungsform gemäß der Erfindung.

Gemäß Fig. 2 weist ein Fehlerzähler einen Pseudozufalls-Folgen-Generator mit offener Schleife auf, welcher fünf Flip-Flops 10' bis 14' und ein exklusives ODER-Gatter 1^¹ aufweist. Es ist ersichtlich, daß diese Anordnung im allgemeinen derjenigen mit den fünf Flip-Flops und dem exklusiven ODER-Gatter gemäß Fig. 1 ähnlich ist, wobei jedoch der Ausgang des exklusiven QDER-Gatters nicht mehr an den Eingang des ersten Flip-Flops 10* des Schieberegisters geführt ist. Aus diesem Grunde ist die Rede davon, daß der Generator eine "offene Schleife" aufweist. Ee ist ersichtlich, daß so lange-die dem ersten Flip-Flop 10' zugeführte Folge dieselbe ist wie diejenige Folge, welche

409882/0737

das exklusive ODER-Gatter 15' verläßt, der Generator -weiterhin genau in derselben Weise wie der Generator mit einer geschlossenen Schleife gemäß Fig. 1 arbeitet.

Das Ausgangssignal des exklusiven ODER-Gatters 15' wird einem Eingang des zweiten exklusiven ODER-Gatters 16 zugeführt, welches das Ausgangssignal des Generator mit offener Schleife mit dem Eingangssignal vergleicht, welches an der mit "Input" bezeichneten Leitung erscheint· Unter der Annahme, daß das exklusive ODER-Gatter 15' die korrekte Pseudozufalls-Folge ist, wird das Ausgangssignal des exklusiven ODER-Gatters 16 nur einen Pegel "1" annehmen, so oft seine Eingangssignale sich voneinander unterscheiden (d. h,, wenn ein Fehler in der einlaufenden Folge auftritt), und dieses Signal wird mit dem Takt kombiniert und dem Zähler 19 zugeführt.

Wenn ein Fehler festgestellt wurde, wird eine "1" an den Eingang eines dritten exklusiven ODER-Gatters 17 geführt, welches als Korrektureinrichtung für Signale wirkt, die über die Eingangsleitung empfangen wurden. Bekanntlich entspricht dann, wenn ein exklusives ODER-Gatter eine "1" an seinen Eingängen" empfängt, sein Ausgangssignal dem invertierten zweiten Eingangssignal. Wenn somit ein Fehler auftritt, wird das Eingangssignal durch das exklusive ODER-Gatter 17 invertiert, und das korrigierte Signal wird dem Schieberegister zugeführt.

Unter der Annahme, daß die korrekte Primärfolge in das Schieberegister 10' bis 14-' eingegeben wird, wird auch das Ausgangssignal des exklusiven ÖDER-Gatters 15' dieselbe Binärfolge sein. Das Eingangssignal, welches in Übereinstimmung mit dem Ausgangssignal des exklusiven ODER-Gatters 15' gebracht wurde, und zwar mittels des exklusiven ODER-Gatters 16, welches als Komparator wirkt, und des exklusiven ODER-Gatters 17» welches als Fehlerkorrigiereinrichtung wirkt, so wird dann auf die korrekte Pseudozufalls-Folge sich ergeben, und diese Folge

40988270737

.6- 2420U0

wird dann, dem Schieberegister zugeführt. Wenn die Folge vom Schieberegister anfänglich korrekt ist, so bleibt sie auch korrekt. Wenn sich jedoch das Schieberegister zunächst nicht im korrekten Zustand befindet, kann die Anordnung gemäß Fig. nicht zufriedenstellend arbeiten. Aus der Anordnung gemäß Fig. 3 ist ersichtlich, daß das Eingangssignal selbst dazu verwendet wird, um die Phase der Binärfolge des Generators mit offener Schleife zu bestimmen, während die Verriegelungsschaltung zunächst offen ist. Somit kann eine Fehlererkennung auftreten, nachdem eine vorgegebene Anzahl, von Bits aufgetreten sind, deren Hindestzahl gleich der Anzahl von Stufen des Schieberegisters ist.

Diese Anordnung dient im wesentlichen zwei Zwecken* erstens dient sie dazu, den Generator mit offener Schleife vorab einzustellen und zweitens dient sie dazu, eine Sicherheit gegen die Möglichkeit von Fehlern im Eingangssignal während der Synchronisation zwischen dem Eingangssignal und der in der Schleife erzeugten Folge zu bilden.

Die Fig. 3 ist ein verallgemeinertes"Blockdiagramm von im wesentlichen derselben Anordnung wie Fig. 2 mit der Ausnahme, daß der Verriegelungsschalter und der Zähler als zusätzliche Schalteleaente zwischen dem exklusiven ODER-Gatter 16, welches als Komparator dient, und dem exklusiven OBEH-Gatter 17, welches al« Fejilerkorrektureinrichtung dient, angeordnet sind« Der an dem Ausgang des Koaparators angeschlossene Zähler arbeitet in der Weise, daß die Anzahl der "fehlerfreien Vergleiche, die Bit für Bit vorgenommen werden, gezählt wird und daß eine Rückstellung erfolgt, wenn ein Fehler ermittelt wird« Wenn eine vorgegebene Zählerstellung erreicht ist, wodurch angezeigt ist, daß eine bestimmte Anzahl von fehlerfreien Bits verglichen wurden, dann arbeitet die Verriegelungsschaltung, worauf die in der Fig. 2 beschriebene Schleife geschlossen wird und die Anordnung in ihrer Arbeitsweise gemäß der obigen Beschreibung weiterfährt.

409882/0737

Es ist ersichtlich, daß dann, wenn der Zähler den Schalter nach einer Zählung von nur 50 korrekten Vergleichen schließt, die Wahrscheinlichkeiten dafür, daß beliebige Fehler im Register vorhanden sind, wenn der Schalter schließt, äußerst gering ist und nur dann auftreten würde, wenn Fehler in der Weise im einlaufenden Signal vorhanden wären, daß sich offensichtlich die Phase des einlaufenden Signals ändert, obwohl die zyklische Reihenfolge der einlaufenden Pseudozufalls-Muster über die gesamte Dauer der fünfzig Bits erhalten bliebe.

-Pat entansprüche-

409882/0737

Claims

Pat entansprüche

1. Fehlerzähler zum Ermitteln von Fehlern in einem Eingangssignal, das einer vorgegebenen Binärfolge entspricht, wobei ein Schieberegister mit mehreren Stufen und eine derart geschaltete logische Schaltung vorhanden sind, welche derart an ausgewählten Stellen des Schieberegisters angeschlossen ist, daß dann, wenn die vorgegebene Pseudozufalls-Binärfolge in entsprechendem Takt in die erste Stufe des Schieberegisters eingegeben wird, dieselbe Pseudozufalls-Binärfolge am Ausgang der logischen Schaltung auftritt, dadurch g e k e η η ζ eichnet, daß eine zweite logische Gatter-Schaltung (16) vorgesehen ist, um das Ausgangssignal der ersten logischen Gatter-Schaltung (15¹) mit dem Eingangssignal zu vergleichen und um ein Fehlersignal zu erzeugen, wenn die verglichenen Bits voneinander abweichen, daß weiterhin eine dritte logische Gatter-Schaltung vorhanden ist, welche auf das Fehlersignal anspricht, um Fehler in dem Eingangssignal zu korrigieren und um das korrigierte Signal der ersten Stufe des Schieberegisters zuzuführen, und daß eine "Verriegelungsschaltung zwischen der zweiten (16) und der dritten (17) logischen Schaltung angeordnet und derart ausgebildet ist, daß sie nur dann schließt, wenn eine vorgegebene Anzahl von fehlerfreien Vergleichen in der zweiten logischen Gatter-Schaltung (16) festgestellt wurde.

2. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß einige oder alle logische Gatter exklusive ODER-Gatter sind.

409882/0737