DE2418736A1 - Vorrichtung zum aufsuchen eines festen synchronisationsbits in einem raster unbekannter laenge - Google Patents
Vorrichtung zum aufsuchen eines festen synchronisationsbits in einem raster unbekannter laengeInfo
- Publication number
- DE2418736A1 DE2418736A1 DE2418736A DE2418736A DE2418736A1 DE 2418736 A1 DE2418736 A1 DE 2418736A1 DE 2418736 A DE2418736 A DE 2418736A DE 2418736 A DE2418736 A DE 2418736A DE 2418736 A1 DE2418736 A1 DE 2418736A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- flip
- flop
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
C 3536
ί1 8735 H. m. Wi
COMPAGNIE INDUSTRIELIiE DES TEIiECOMMUNICATIONS CIT-AICATEI
12, rue de la Baume, 75008 PARIS (Frankreich.)
VORRICHTUNG ZUM AUFSUCHEN EINES FESTEN SYNCHRONISATIONSBITS IN EINEM RASTER UNBEKANNTER LÄNGE
Die Erfindung gehört in den Bereich, der Übertragungssysteme
für digitale: Impulsfolgen. Sie betrifft die Feststellung der Länge einer Wiederholungsfolge unbekannter Länge, deren
Synchronisierung durch ein einziges Synchronisierungsbit erreicht wird. Dieses Aufsuchen erfolgt automatisch, mit Hilfe
einer Logikeinrichtung, die das Vorhandensein eines festen Bits fUr Werte feststellt, die Parametern entsprechen, die für den
Aufsuchvorgang eingesetzt werden. Die Erfindung wird vorteilhafterweise
in einer Empfangsstation eingesetzt, die ein Signal in Form von Impulsfolgen mit einem einzigen Synchronisierungsbit
empfangen kann, dessen Struktur von vornherein nicht bekannt ist,
409847/0767 >/e
Me richtige Dekodierung einer digitalen Wiederholungsfolge mit Synchronisierungsbits, die in einer Empfangsstation
eintrifft, erfordert die Identifizierung der Anzahl H von Bits, die die Bitfolge bilden, sowie das Aufspüren des Synchronisationsbits.
Ein Beispiel einer solchen digitalen Impulsfolge wird durch ein Delta-Modulationsraster gegeben, das mit N-1 Kanälen
im Zeitmultiplex betrieben wird und ein einziges Synchronisierungsbit aufweist.
Im Prinzip besteht der Aufsuchvorgang im Vergleich von zwei Bits der eintreffenden Impulsfolge, die durch η Takte
voneinander getrennt sind. Wird zwischen diesen beiden Bits für eine vorbestimmte Anzahl ρ von Impulsfolgen Übereinstimmung
festgestellt (wobei evtl. bestimmte Lücken zugelassen werden, wenn das Synchronisierungsbit nicht in allen Rastern vorhanden
ist), so kann angenommen werden, dass Ή (Anzahl der Bits des
Basters) gleich η (Anzahl der als Grundlage der Untersuchung
genommenen Bits) ist und dass darüber hinaus die Entnahme der verglichenen Bits in geeigneter Weise verriegelt ist. Ist das
Vergleichsergebnis negativ, so nimmt man aufeinanderfolgende Verschiebungen des TJhtersuchungstakts vor, bis das Vergleichsergebnis positiv wird. Erreicht man nach η Verschiebungen immer
noch kein positives Ergebnis, so beweist dies, dass F ungleich η ist. Man beginnt die untersuchung dann mit n+1 usw. von vorne,
bis ein positives Ergebnis erzielt wird.
Die richtige Verriegelung zeigt sich in Form einer
409847/0767
übereinstimmungswahrscheinlichkeit P -^-L Da jedoch das Synchronisierungsbit
nur einzeln auftritt, so ist bei falscher Verriegelung die Wahrscheinlichkeit für ein positives Ergebnis
des Vergleichs P1 - Λ/2ι der Abstand zwischen P und Pf ist also
relativ gering. Zur ErhtJhung der Zuverlässigkeit des VergleichstestSj
ohne diesen in beträchtlicher Weise zu verlängern, werden zwei Vergleichstests parallel unternommen, der eine mit einem
langen Zyklus (Untersuchung von ρ Eastern), der andere mit kurzem Zyklus (Untersuchung von q Bastern, q / p). Die Ergebnisse
dieser beiden Tests werden unterschiedlich gewichtet, ein Ergebnis "HEIN11 kann relativ rasch erhalten werden und führt zu
einem Y/echsel der "ühtersuchungsparameter, während ein Ergebnis
"JA" endgültig erst nach einem Test von längerer Dauer gegeben wird, der nur selten während des Ifiitersuchungsablaufs auftritt,
Nachfolgend wird die Erfindung im einzelnen unter Bezugnahme auf zwei Ausführungsbeispiele und die dazu gehörigen
beiliegenden Figuren beschrieben;
Pig. 1 zeigt ein Schaltbild einer Ausführungsform für den allgemeinen Fall.
Fig. 2 gibt eine graphische Darstellung wieder, die dem leichteren Verständnis der Arbeitsweise des Geräts gemäss
Fig. 1 dient.
Fig. 3 stellt ein Ergänzungsschaltbild dar, das den
beiden oben genannten gleichzeitigen Tests entspricht.
409847/0767
Pig. 4 enthält eine graphische Darstellung, die das Verständnis der Arbeitsweise des Geräts gemäss Fig. 3 erleichtert,
Geinäss Fig. 1 enthält das vollständige Gerät einen Taktgeberschaltkreis, einen Vergleicherschaltkreis und eine Verarbeitungslogikschaltung.
Der Taktgeberschaltkreis 10 empfängt auf einer Klemme R den mit dem zu untersuchenden Raster übertragenen Binärtakt,
Der Binärtakt durchläuft einen Schaltkreis 11} mit dem im Binärtakt
Verschiebungen vorgenommen werden k*dnnen, d.h. mit dem ein Impuls des Binärtakts jedesmal dann unterdrückt werden kann, wenn
auf dem Schaltkreis 11 über eine leitung L ein Steuerimpuls eintrifft.
Solche Verschiebeorgane sind in der Technik gut bekannt.
Das mit dem Schaltkreis 11 in Reihe geschaltete Organ
12 ist ein Teiler mit veränderlichem Rang, dessen η-Teiler durch
einen Parallelübertragungsschaltkreis 13 die Angaben eines Zählers 14 erhält. Der Zähler 14 wird anfangs auf n0 eingestellt
und schreitet jedesmal dann um eine Einheit vor, wenn er über die leitung m einen Zählimpuls empfängt. Ein Parallelübertragungsschaltkreis
41 sorgt für die Anzeige der Anzahl η auf einem in der Verarbeitungslogikschaltung 30 enthaltenen Zwischenzähler
40. Am Ausgang des Teilers mit veränderlichem Rang 12 erscheint eine Taktfolge H, die im Vergleicher 20 und in der Verarbeitungslogikschaltung
30 verwendet wird.
409847/0767
Vergleichsschaltkreis 20; Ein Schieberegister 21 mit zwei Kippstufen empfängt ein von einer Eingangsklemme S stammendes
Binärsignal, Das Weiterrucken dieses Registers wird durch
die aus dem Teiler 12 stammende Taktfolge H bewirkt. Die Ausgänge
der beiden Kippstufen Q1 und Q2 des Registers 21 sind mit einem EXKIUSIV-ODER-Schaltkreis 22 verbunden. Sin UND-Gatter 23
empfängt den Ausgang des Schaltkreises 22 sowie einen Lesebefehl, der von einem durch die Taktfolge H erregten Impulsformer 24
erteilt wird. Der Ausgang des Gatters 23 ist Über eine Leitung r mit dem Eingang eines Zwischen zähle rs 31 verbunden, der zu der
Verarbeitungslogik 30 gehörtk
Verarbeitungslogik 30 s Ein Zwischen zähler 31 empfängt
über die Leitung r einen Befehl. Er kann die Anzeige eines festen, in einem Speicher 33 enthaltenen Werts über einen Übertragungsschaltkreis
32 empfangen.
Der Nulldurchgang des Zwischenzählers 31 sendet einen
Nullrückstellungsbefehl an eine erste bistabile Kippstufe 34 über eine Leitung si . Die bistabile Kippstufe 34 empfängt durch
einen vom Ausgang eines Teilers mit festem Rang 35, der einen Dekodierer 35' enthälts der die Taktimpulse H empfängt, stammende'i
Impuls einen Befehl zur Rückstellung auf "1".
Der Ausgangsimpuls des p-Teilers 35, 35'>
wird über einen Ve rz*<3 ge rungs schaltkreis 38 mit dem Verz*dgerungswert T~1
einer Klemme zugeleitet, die die bistabile Kippstufe 34 auf "1" ("1") zurückstellt.
A09847/0767 ·/·
Der Ausgang des p-Teilers 35» 35 1 ist ebenfalls mit
dem Übertragungsschaltkreis 32 sowie mit einem Eingang eines UND-Gatters 39 verbunden, dessen anderer Eingang mit dem Ausgang
Q1 der bistabilen Kippstufe 34 in Verbindung steht«
Der Ausgang A des UND-Gatters 39 erregt Über die Leitung L den Verschiebeschaltkreis 11.
Er fuhrt ebenfalls zum Zwischen ζahler 40, dem der
Wert η vom Zähler 14 über den Übertragungsschaltkreis 41 zugeleitet
wurde. Der Übertragungsschaltkreis 41 wird Über einen Verzögerungsschaltkreis 43 (Verzögerung T~2) durch einen Impuls
über die Leitung m erregt.
Dieser Impuls, der über die Leitung m läuft, stammt
von dem Nullübergang des Zwischenzählers 40, falls der Impuls
durch ein UND-Gatter 44 freigegeben wird, das mit einem ersten Eingang mit dem Ausgang des Zwischenzählers 40 und mit einem
zweiten Eingang mit einem Ausgang Q2 einer zweiten bistabilen Kippstufe 45 verbunden ist, deren einer Nullrückstellungseingang
(11O"),mit dem Ausgang des Zwischenzählers 31 (Leitung s2)
und deren Eingang zur Rückstellung auf "1" ("1") durch einen Befehl
erregt wird, der den Beginn der Untersuchung auslöst«
Arbeitsweise; Normalerweise ergeben sich bei der Untersuchung
eines Rasters mehrere aufeinander folgende Situationen.
1, Wenn der Teiler 35, 35* auf der Basis von η Bits
A098A7/0767
pro Easter (der Wert η ist in den Zähler 14 eingegeben) ρ Baster
gezahlt hat, so hat der Zwischenzähler 31 nicht j von Y
stammende Übereinstimmungen (j ^p) gezählt, sondern weniger»
Die Kippstufe 34, die sich im Zustand "1" befindet, lässt einen Impuls "p" zum Schiebeschaltkreis 11 (Leitung 1) durch. Gleichzeitig
stellt der aus dem Teiler 35 stammende Impuls "p" den
Zwischenzahler 40 um eine Einheit zurück und stellt den Zwischenzähler
31 durch das Ubertragungsorgan 32 auf den Wert j wieder ein.
Die Untersuchung läuft auf derselben Basis η weiter,
ist jedoch um eine Einheit verschoben.
2. Die neue Untersuchung ergibt wieder ein negatives Resultat. Dasselbe Verfahren beginnt von neuem mit einer Verschiebung
um eine Einheit. Wenn η aufeinanderfolgende Untersuchungen mit einem negativen Ergebnis vorgenommen wurden, so
ist dadurch bewiesen, dass der Parameter n, die Basis der Uhtersuchung,
nicht gleich der Anzahl IT der Bits des unbekannten Rasters ist.
Der Zwischensähler 40 liefert dann einen mit "n" bezeichneten
Ausgangsimpuls, der nach Durchlaufen des offenen Gatters 44 (die Kippstufe 45 wurde zu Beginn der Untersuchung durch
den Startbefehl auf den Zustand "1" gebracht) und Eintreffen im Zähler 14 Über die Leitung m den Zähler um eine Einheit weiterrücken
lässt. Wenn der Zähler 14 den neuen Wert n+1 aufweist,
A09847/0767
ί 24Ί8736
so bewirkt derselbe durch den Schaltkreis 43 um T" 2 verzögerte Impuls "n" die Übertragung des neuen Wertes n+1 in den Zwischenzähler
40 durch das Organ 41,
3· Bei einem bestimmten Wert von η und mit einer bestimmten Verschiebung werden j (oder mehr) Übereinstimmungen
beim Durchgang von ρ Bastern festgestellt. Dies zeigt an? dass
der Wert η gleich Ή ist. Die Kippstufe 34 wird durch den Ausgang
des Zwischenzahlers 31 auf Null gestellt und verhindert den Durchgang eines Schiebebefehls auf den Schiebeschaltkreis
11. Die Kippschaltung 45 wird auf Null gestellt und verhindert jegliche neue Veränderungen von ns die Untersuchung ist beendet*
Figo 2 dient der weiteren Erläuterung der Arbeitsweise
der erfindungsgemässen Vorrichtung, Sie zeigt zwei Kurven, von denen die eine die Situation an der Stelle A (Fig. 1) und
die andere die logischen Zustände am Ausgang Q1 der Kippstufe 34 während eines Uhtersuchungsablaufs darstellt.
Ein im Punkt A eintreffender Impuls "p" bildet einen
Verschiebebefehl d für das Organ 11, solange der Ausgang Q1
sich im Zustand "1" befindet. Bei einer bestimmten Verschiebung ergeben sich bei einer Anzahl j f von Rastern j Übereinstimmungen;
dabei ist j1 kleiner als p, kann jedoch grosser als j sein,
da bei bestimmten Eastern das Synchronisierungsbit fehlen kann.
Wenn im Takt j' <^ ρ j Übereinstimmungen vorgelegen
haben, wird Q1 auf Full gestellt. Daraus ergibt sich, dass der
409847/0767
Impuls "ρ", der anschliessend auftaucht, keine Verschiebung hervorruft (er ist gestrichelt in der Kurve A eingezeichnet).
Wenn dieser Impuls jedoch nach der Verzögerung '~1 auf dem Eingang
"1" der Kippstufe 34 eintrifft, so stellt er diese Kippstufe auf den Zustand "1" ein.
Es sei angenommen, dass nach der dritten Verschiebung d3 die Synchronisierung hergestellt ist.
Einerseits ist die Kippstufe 45 durch einen Impuls 11 j" auf Hull gestellt worden und behält diese Stellung endgültig
bei, bis ein neuer Uhtersuchungsbefehl erteilt wirds damit wurde
festgestellt, dass η = N ist und η wird nicht mehr verändert.
Andererseits wird die Kippstufe 34 bei jedem Durchgang von ρ Bastern auf den Zustand "1" gebracht, wodurch es möglich ist, den
Test aller ρ Baster zu Überprüfen. Im Falle eines momentanen Fehlers erfolgt die Verschiebung auf das Synchronisierungsbit
automatisch.
Wie oben ausgeführt, entspricht der Unterschied zwischen einem positiven und einem negativen ISitersuchungsergebnis
einem relativ geringen Wahrscheinlichkeitsabstand. Deshalb ist zur endgültigen Feststellung eines positiven Ergebnisses eine
relativ hohe Anzahl j von Übereinstimmungen notwendig, wobei
die Anzahl ρ der Basterdurchgänge noch grosser ist. Beispielsweise
können ρ = 30 und j = 26 gewählt werden. Daraus erfolgt, dass eine vollständige Untersuchung sehr lange dauern kann.
409847/0767
Wenn, es unabdinglich ist, eine grosse Anzahl von
Übereinstimmungen festzustellen, "bevor man auf ein positives
Ergebnis schliessen kann, so ist es jedoch, wenn man ein negatives Ergebnis bereits für eine Anzahl k C D von Übereinstimmungen
beim Durchgang von q Bastern mit q / ρ erhalten hat, unn'dtig
langer zu warten, um auf ein negatives Ergebnis zu schliessen und einen Verschiebebefehl zu erteilen. Beispielsweise sei
q = 10 und k = 7. So kann bei der Dauer der vollständigen untersuchung
in erheblichem Umfang Zeit eingespart werden,
Fig. 3 zeigt ein Schaltbild eines Geräts, das mit einem Logikteil mit kurzem Zyklus vervollständigt wurde»
Die Referenzen 31 bis 40, 44> 45 haben dieselbe Bedeutung
wie in der Pig, 1„
Parallel zur Logikschaltung "j-p" ist hier eine Logikschaltung
mit "kürzerer Entscheidungsdauer "k-q" enthalten, die
einen Zwischenzähler 51 aufweist, der den in 53 enthaltenen Parameter k über einen übertragungsschaltkreis 52 empfängt. Mit 55
wird ein q-Teiler bezeichnet, der einem Zwischenzähler 55* zugeordnet
ist, der einerseits einen Impuls zu einem UND-Gatter 59 und dem übe rtragungs schaltkreis 52 und andererseits einen Impuls
irit einer Verzögerung T 1, die durch ein Organ 58 erreicht
wird, an eine Klemme sendet, mit der eine bistabile Kippstufe 54 mit dem Ausgang QM auf "1" gebracht wird, wobei die Kippstufe
54 durch den Ausgang des Zwischenzählers 51 wieder auf "0"
zurückgestellt wird.
409847/0767
Der Kontaktpunkt Y ist mit dem Eingang des Zwischenzählers 31 und mit dem Eingang des Zwischenzählers 51 verbunden.
Die Ausgänge des UND-Gatters 39 und des UND-Gatters 59 führen zu einer ODEB-Schaltung 60, deren Ausgang mit dem Eingang des
Zwischenzählers 40 verbunden ist.
Unter Bezugnahme auf den Kontaktpunkt A (Pig, 2) und den Ausgang QM der Kippstufe 54 enthält die Pig. 4 Informationen,
die der Pig, 2 entsprechen.
Es sei angenommen, dass nach fünf Verschiebungen (kurzer
Zyklus) nach dem Takt jf die gewünschte Anzahl j von Übereinstimmungen
(langer Zyklus) erhalten wird. Die Bestätigung der Synchronisierung wird mit aller wünschenswerten Sicherheit
durch den Test mit langem Zyklus gewährleistet. Negative Ergebnisse des Tests mit kurzem Zyklus (k-q) führen zu Verschiebungen
und Veränderungen von n. Ein positives Ergebnis eines Tests mit langem Zyklus (j-p) blockiert den Wert von n.
-Patentansprtiche-
409847/0767
Claims (7)
1/ Vorrichtung zur Untersuchung eines Rasters von getakteten
Binärsignalen, die ein festes Widerholbit aufweisen, mit einem Vergleicher, der dauernd auf einem empfangenen Raster
zwei durch η Takte (Taktfolge H) voneinander getrennte Bits vergleicht,
mit einem Teiler mit veränderlichem Rang, der auf η eingestellt ist und einen Binärtakt empfangt, mit einem Verschiebeorgan,
das vor den Teiler mit veränderlichem Rang geschaltet ist, mit einem Zähler, der einen im Teiler mit veränderlichem
Rang wiedergegebenen' Wert anzeigt» mit einem Zahlmittel
mit einem Rang n, das den Zähler nach η Verschiebungen um eine Einheit weiterrücken lässt, dadurch gekennzeichnet,
dass die Vorrichtung darüber hinaus eine Verarbeitungslogik (30) mit einer ersten Kippstufe (34) >
deren Ausgang jedesmal dann den Zustand "1" annimmt, wenn ein erstes Zählorgan (35-35*) den Durchgang von ρ Rastern gezählt hat, und
Jedesmal dann auf Hull gestellt wird, wenn ein zweites Zählorgan (3I) ,j durch den Vergleicher (20) während des Durchgangs
eines Rasters festgestellte Obereinstimmungen gezählt hat, und mit einer zweiten Kippstufe (45) enthält, deren Ausgang zu Beginn
einer Rasteruntersuchung auf "1" und gleichzeitig mit dem Ausgang
der ersten Kippstufe (34) auf Null gestellt wird.
2. Vorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass das erste Zählorgan (35-35*)
409847/0767
ein p-Teiler ist, der die Taktfolge H empfangt und dessen Ausgangsimpulse einerseits einem Eingang eines ersten UND-Gatters
(39)» von dem ein weiterer Eingang mit dem Ausgang der ersten
Kippstufe (34) verbunden ist, und andererseits einem Ubertragungsorgan (32), das dem zweiten Zählorgan (31) zugeordnet ist,
und dartlber hinaus mit einer Verzögerung einer Klemme zugeleitet
werden, durch die die erste Kippstufe (34) auf "1" zurückgestellt wird, wobei der Ausgang des ersten UND-Gatters (39) einerseits
an das Zählmittel mit dem Bang η (41) und andererseits an das Verschiebeorgan (11) angeschlossen ist.
3. Vorrichtung gemäss Anspruch 2, dadurch gekennzeichnet, dass das zweite Zählorgan (31) mit
einem Eingang (Y) an den Ausgang des Vergleichers (20) angeschlossen ist, den Wert j mit Hilfe des Dbertragungsorgans (32)
anzeigen kann und mit einem Ausgang mit einer Nullrttckstellungsklemme
der ersten Kippstufe (34) verbunden ist.
4· Vorrichtung gem'äss Anspruch 3» dadurch gekennzeichnet, dass ein zweites UND-Gatter (44)
auf einem Eingang den Ausgang des Zählmittels mit dem Rang η (41) und auf einem weiteren Eingang den Ausgang der zv/eiten
Kippstufe (45) empfängt.
5. Vorrichtung gemäss Anspruch 4, dadurch
gekennzeichnet, dass der Ausgang des Vergleichers (20) mit dem Eingang eines dritten Zählorgans (51) verbunden
ist, das Über ein zweites Übertragungsorgan (52) einen Para-
A098A7/0767
meter k empfangen kann, wobei der Ausgang dieses dritten ZSbI-organs
zu einem Hullrtlckstellungseingang einer dritten bistabilen
Kippstufe (54) führt.
6. Vorrichtung gemäss Anspruch 5» dadurch
gekennze ichnet, dass ein q-Teiler (55), der die
Taktfolge H empfängt, mit seinem Ausgang mit dem zweiten Übertragungsorgan (52) und mit einem dritten UHD-Gatter (59), das
auch den Ausgang der dritten Kippstufe (54) empfängt, sowie mit einer Klemme verbunden ist, mit der die dritte bistabile Kippstufe
(54) über ein Verzögerungsorgan (58) auf "1" zurückgestellt
wird.
7. Vorrichtung gemäss Anspruch 6, dadurch gekennzeichnet, dass ein ODEB-Schaltkreis (60) die
Ausgange des ersten (39) und dritten UND-Gatters (59) empfangt, dessen Ausgan» zum Zählmittel mit dem Rang η (40), zum Verschiebeorgan (11) sowie zu einem Übertragungsorgan (37) führt,
durch das die Übertragung des Parameters ρ zum ersten Zählorgan (35) bewirkt wird»
409847/0767
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7315442A FR2227802A5 (de) | 1973-04-27 | 1973-04-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2418736A1 true DE2418736A1 (de) | 1974-11-21 |
Family
ID=9118605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2418736A Withdrawn DE2418736A1 (de) | 1973-04-27 | 1974-04-18 | Vorrichtung zum aufsuchen eines festen synchronisationsbits in einem raster unbekannter laenge |
Country Status (8)
Country | Link |
---|---|
US (1) | US3909528A (de) |
JP (1) | JPS5016419A (de) |
BE (1) | BE813737A (de) |
CA (1) | CA1013863A (de) |
DE (1) | DE2418736A1 (de) |
FR (1) | FR2227802A5 (de) |
GB (1) | GB1444323A (de) |
NL (1) | NL7405375A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2838757A1 (de) * | 1977-09-06 | 1979-03-15 | Western Electric Co | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5299250A (en) * | 1976-02-13 | 1977-08-19 | Etsuji Yuki | Production of fried peanut products |
AU519906B2 (en) * | 1977-11-09 | 1982-01-07 | Cpc International Inc. | Peanut spread and process for production |
JPS5521746A (en) * | 1978-08-01 | 1980-02-16 | Fuji Oil Co Ltd | Novel material for confectionery |
JPS5539703A (en) * | 1978-09-11 | 1980-03-19 | Jieimuzu Daburiyuu Gaadonaa En | Production of rehydrated peanuts product |
US5831877A (en) * | 1995-05-26 | 1998-11-03 | National Semiconductor Corporation | Bit searching through 8, 16, or 32 bit operands using a 32 bit data path |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3597539A (en) * | 1968-12-04 | 1971-08-03 | Itt | Frame synchronization system |
US3594502A (en) * | 1968-12-04 | 1971-07-20 | Itt | A rapid frame synchronization system |
US3601537A (en) * | 1969-02-20 | 1971-08-24 | Stromberg Carlson Corp | Method of and detecting circuit for synchronizing master-remote signalling system |
-
1973
- 1973-04-27 FR FR7315442A patent/FR2227802A5/fr not_active Expired
-
1974
- 1974-04-16 BE BE1005885A patent/BE813737A/xx not_active IP Right Cessation
- 1974-04-18 DE DE2418736A patent/DE2418736A1/de not_active Withdrawn
- 1974-04-19 NL NL7405375A patent/NL7405375A/xx not_active Application Discontinuation
- 1974-04-19 GB GB1732774A patent/GB1444323A/en not_active Expired
- 1974-04-26 JP JP49046756A patent/JPS5016419A/ja active Pending
- 1974-04-26 US US464983A patent/US3909528A/en not_active Expired - Lifetime
- 1974-04-30 CA CA198,498A patent/CA1013863A/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2838757A1 (de) * | 1977-09-06 | 1979-03-15 | Western Electric Co | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen |
Also Published As
Publication number | Publication date |
---|---|
BE813737A (fr) | 1974-10-16 |
GB1444323A (en) | 1976-07-28 |
CA1013863A (fr) | 1977-07-12 |
US3909528A (en) | 1975-09-30 |
JPS5016419A (de) | 1975-02-21 |
NL7405375A (de) | 1974-10-29 |
FR2227802A5 (de) | 1974-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1954420B2 (de) | Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens | |
DE2404182A1 (de) | Automatische aufsuchvorrichtung fuer charakteristische elemente eines binaerrasters bei zeitmultiplexbetrieb | |
DE2145119A1 (de) | Dateneingabevorrichtung | |
DE1919345B2 (de) | Rahmensynchronisiervorrichtung für einen orthogonalen oder biorthogonalen Decoder | |
DE1960491A1 (de) | Rahmensynchronisierverfahren | |
DE1437187B2 (de) | Verfahren und Schaltungsanordnung zum Decodieren von binären Impulssignalen | |
DE2551686A1 (de) | Digitale vorrichtung zur erkennung einer nrz-nachricht | |
DE69030192T2 (de) | Synchronisationsschaltung | |
DE2418736A1 (de) | Vorrichtung zum aufsuchen eines festen synchronisationsbits in einem raster unbekannter laenge | |
DE2133002A1 (de) | Rahmensynchronisiersystem | |
DE2203408B2 (de) | Verfahren und Vorrichtung zur Übertragung von relativ langsam einlaufenden digitalen Datenbits auf einen relativ schnell übertragenden, impulskodierten Signalübertragungskanal | |
DE2246590A1 (de) | Schaltungsanordnung zum synchronisieren von eingangsimpulsen mit einem taktpuls | |
EP0014330B1 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren von Daten mit Hilfe von Synchronisierbits | |
DE2150638A1 (de) | Empfaenger fuer Datenuebertragungsanlagen | |
DE1762503C3 (de) | Schaltungsanordnung zum Bewerten und Erkennen einer bestimmten Zeichenfolge | |
DE2039557C3 (de) | Anordnung zum Frequenzvergleich zweier Impulsfolgefrequenzen | |
DE2631730A1 (de) | Empfangseinrichtung einer zeitmultiplex-uebertragungsanordnung | |
DE2842332C3 (de) | Verfahren und Schaltungsanordnung zur Festlegung der Dauer der Abgabe eines einem Binärwert entsprechenden Ausgangssignals auf das Auftreten eines Auslöseimpulses hin, insbesondere für Eisenbahn-Signalanlagen | |
DE1437187C (de) | Verfahren und Schaltungsanordnung zum Decodieren von binaren Impulssignalen | |
EP0065062B1 (de) | Verfahren zur Erzeugung von digitalen periodischen Zeitfunktionssignalen | |
DE2612324A1 (de) | Schaltungsanordnung zur ableitung von synchronisiersignalen in pcm-empfangseinrichtungen aus dem empfang von pulsrahmenkennungsworten | |
DE3806981A1 (de) | Binaerzaehler | |
DE1591884A1 (de) | Phasenfolgekomparator | |
DE1537452C3 (de) | Verfahren zum Erzeugen von Synchronisationswörtern in Datenübertragungsanlagen | |
DE1537452B2 (de) | Verfahren zum erzeugen von synchronisationswoertern in datenuebertragungsanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |