DE2838757A1

DE2838757A1 - Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen

Info

Publication number: DE2838757A1
Application number: DE19782838757
Authority: DE
Inventors: Nicholas Kimbrough Smith
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1977-09-06
Filing date: 1978-09-06
Publication date: 1979-03-15
Also published as: JPS5449007A; DE2838757C2; SE439406B; IT1098478B; BE870207A; FR2402372A1; FR2402372B1; GB2004098A; US4143246A; JPS5810038B2; GB2004098B; IT7827328A0; NL7809073A; SE7808911L; CA1101970A

Description

BLUMBACH · WESER · B£RGEhi · KRAiVER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN *~ ■

Patentconsult RadeckestraOe 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patenlconsult Patentconsult Sonnenberger StraOe 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

Western Electric Company, Incorporated Smith, N.K. 8

Broadway

New York, N.Y. 10038, U.S.A.

Schnittstellenschaltung für Zeitmultiplexleitungen von Nachrichtenvermittlungsanlagen

Die Erfindung betrifft eine Nachrichtenvermittlungsanlage mit einem Empfangs- und einem Sendeanschluß, die an zwei Zeitmultiplexleitungen zur Aufnahme und Aussendung von seriellen Digitaldatenströmen anschaltbar sind, mit einer mit dem Empfangsanschluß verbundenen Empfangsschaltung, die Ausgangsimpulse, welche vom Empfangsanschluß aufgenommene Signalimpulse darstellen, und Zeitsteuerungsimpulse erzeugt, welche die Signalimpulsrate der Signalimpulse darstellen, mit einer Taktschaltung, die unter Ansprechen auf die Zeitsteuerungsimpulse eine mit diesen synchronisierte Taktimpulsfolge erzeugt, und mit einer an den Sendeanschluß angeschalteten Sendeschaltung.

In bekannter Weise sind Zeitmultiplexleitungen mit Hilfe einer Schnittstellenschaltung, die auch unter der Bezeichnung "D-Bank" bekannt ist, an ein Fernsprechvermittlungsamt angeschlossen worden. Die Schnittstellenschaltung weist im allgemeinen im sogenannten "Time-Sharing" betriebene gemeinsame Schaltungen und eine

München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phii. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P.Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dip!.-Ing. Dipl.-W.-Ing.

909811/0964

Anzahl von Kanaleinheiten auf, die je an eine als Übertragung bezeichnete Verbindungsleitungs-Schnittstellenschaltung angeschlossen sind. Die Übertragung ist mit dem Koppelfeld verbunden, und die gesamte Steuerung bei der Nachrichtenübertragung über die Multiplex-Übertragungseinrichtungen wird vom Steuergerät der Vermittlungsanlage aus über die Übertragung durchgeführt. Eine solche Verbindungsanordnung mit mehreren Schnittstellen führt zu einer Duplizierung von Bauteilen, grenzt den Zugriff des zentralen Prozessors zur Übertragungs-Schnittstelle für Zeichengabe- und Wartungszwecke und verursacht in vielen Fällen zeitraubende Arbeitsvorgänge für den zentralen Prozessor, die eine größere Realzeit-Belastung bedeuten.

Die Erfindung hat sich die Aufgabe gestellt, diese Nachteile zu vermeiden. Zur Lösung der Aufgabe geht die Erfindung aus von einer Nachrichtenvermittlungsanlage der eingangs genannten Art und ist dadurch gekennzeichnet, daß ein Prozessor vorgesehen ist, der mit der Taktschaltung verbunden und so ausgelegt ist, daß er Steuerfunktionen in Synchronismus mit der Signalimpulsrate ausführt und ein Datentransfer-Signal jedesmal dann erzeugt, wenn eine vorbestimmte Anzahl v/eiterer Steuerfunktionen ausgeführt worden ist, ferner ein Eingangs-Ausgangs-Bus, der den Prozessor und die Empfangs- und die Sendeschaltung verbindet, und daß die Empfangs- und die Sendeschaltung Daten zum und vom Eingangs-Ausgangs-Bus unter Ansprechen auf Datentransfersignale vom Prozessor geben bzw. aufnehmen.

909^11/0964

Die Erfindung verfolgt dabei in erster Linie das Ziel, eine autonome und direkte Schnittstelle zwischen digitalen Multiplex-Übertragungseinrichtungen und einer Fernsprechvermittlungsanlage mit einem zentralen Steuergerät zu schaffen.

Darüber hinaus will die Erfindung eine Schnittstelle mit einem Prozessor schaffen, der in Synchronismus mit Daten arbeitet, die auf einer digitalen Übertragungsanlage empfangen werden, wobei die Funktionen der Schnittstellenschaltung sequentiell ohne zeitlich eingeordnete Unterbrechungen oder andere komplizierte Unterbrechungsanordnungen ausgeführt werden.

Entsprechend der Erfindung wird eine Schnittstellenschaltung geschaffen, die mehrere Funktionen miteinander kombiniert, welche bisher in mehreren Schnittstellenschaltungen ausgeführt worden sind,- und die einen Zugriff zu der Übertragungsanlage vom zentralen Steuergerät aus ermöglicht. Die Schnittstellenschaltung nach der Erfindung weist Empfangs- und Treiberschaltungen für Multiplex-Übertragungsleitungen, Schaltungen zur Ableitung von Taktimpulsen in Synchronismus mit der Datenbitrate der ankommenden Übertragungsleitung, eine Decodierschaltung, eine Codierschaltung und eine Vielzahl individueller Analogschaltungen auf, die eine direkte Schnittstelle mit dem Koppelfeld bilden. Außerdem ist ein Prozessor vorgesehen, der Funktionen wie beispielsweise eine Überwachung von Informationen, die von der Übertragungsleitung ankommen (z.B. Rahmeninformationen), aussondern von Zeichengabeinformationen von ankommenden

909311/096A

Leitungen, Einfügen von Zeichengabeinformationen auf abgehenden Übertragungsleitungen, Fehlerüberwachung und Übertragungsprüfungen ausführt. Der Prozessor überwacht und steuert ferner die Betriebszustände der analogen Schnittstellenschaltungen, die die Übertragungseinrichtungen mit dem Koppelfeld verbinden. Bestimmte dieser Funktionen sind synchrone Funktionen, andere dagegen asynchrone Funktionen. Bei einem Ausführungsbeispiel der Erfindung ist der Prozessor der Schnittstellenschaltung ein programmierbarer Mikroprozessor. Üblicherweise sind dann, wenn ein Prozessor synchrone und asynchrone Funktionen ausführen muß, Mittel vorgesehen, um den Prozessor nach Ablauf einer bestimmten Zeitspanne zu unterbrechen. Auf zweckmäßige Weise arbeitet bei der vorliegenden Erfindung die Programmausführungsschaltung des Prozessors unter Steuerung eines Taktes, der mit dem ankommenden Datenbitstrom synchronisiert ist. Dadurch kann die Ausführung von Programmbefehlen in Synchronismus mit dem Bitstrom erfolgen. Dieser Synchronismus gibt die Möglichkeit, Zeitabschnitte zwischen Ereignissen im Datenstrom an Hand von Befehlsausführungszyklen zu definieren. Demgemäß kann das sequentielle Ausführungsprogramm des Prozessors so aufgebaut sein, daß zeitlich gesteuerte Funktionen (beispielsweise die Überwachung von Rahmensignalen usw.) jedesmal dann ausgeführt werden, wenn eine vorbestimmte Anzahl von Befehlsausführungszyklen beendet ist. Es ergibt sich der Vorteil, daß keine Zähler zum Messen der abgelaufenen Zeit oder zur Zählung der Anzahl von ausgeführten Zyklen erforderlich sind, da das Programm so strukturiert ist, daß Befehle zur Durchführung der synchronen Funktionen sequentiel

909311/0964

/11 2138757

jedesmal nach Ausführung einer bestimmten Anzahl von Befehlen durchgeführt werden.

Ein besonders vorteilhaftes Merkmal der Erfindung besteht darin, daß ein autonom arbeitender Prozessor verhältnismäßig einfacher Konstruktion sowohl synchrone als auch asynchrone Funktionen für die Schnittstelle einer Zeitmultiplex-Nachrichtenübertragungsleitung ausführt.

Ein weiteres Merkmal der Erfindung besteht darin, daß ein Zugriff sowohl zum Empfangs- als auch zum Sendedatenstrom zur Einfügung und Überwachung von Daten geschaffen wird, und zwar mit Hilfe eines programmgesteuerten Prozessors, der in Synchronismus mit der Bit-Rate des ankommenden Datenstroms arbeitet.

Nachfolgend'soll die Erfindung an Hand der Zeichnungen näher beschrieben werden. Es zeigen:

Fig. 1 das Blockschaltbild von zwei miteinander verbundenen Fernsprechvermittlungsanlagen unter Verwendung von Schnittstellenschaltungen nach der Erfindung zwischen den Übertragungseinrichtungen und dem Koppelfeld;

Fig. 2 das Diagramm eines bekannten PCM-Datenformats;

Fig. 3 eine genauere Darstellung der gemeinsamen Schaltungen entsprechend der Erfindung, die die Schnittstelle zwischen der Multiplex-Übertragungsleitung und demultiplexierten Kanaleinheiten bildet;

909811/096A

-γ-

"ζ 2638757

Fig. 4 das Blockschaltbild einer bekannten phasenstarren Schleifenschaltung zur Ableitung synchroner Taktimpulse;

Fig. 5 das Blockschaltbild eines bekannten Mikroprozessors, der in der Anlage nach der Erfindung benutzt werden • kann;

Fig. 6 ein bekanntes PCM-Zeichengabeformat;

Fig. 7 ein Flußdiagramm eines Rahmenbildungsprogramms zur Darstellung einer Programmfolge, die der Mikroprozessor gemäß Fig. 5 ausführt;

Fig. 8 eine empfohlene Anordnung eines synchronen Programms für die Anlage nach der Erfindung.

Bei der als Beispiel in Fig. 1 dargestellten Fernsprechanlage ist eine Vielzahl von Teilnehmerapparaten 110 über Teilnehmerleitungen 115 und übliche Leitungsschaltungen 118 mit Koppelfeldern 120 verbunden. Die Koppelfelder 120 sind über eine Multiplexleitung 150 und Schnittstellenschaltungen verbunden, die an jedem Ende einen Rahmen 14O für gemeinsame Schaltungen und einen Rahmen 130 für Kanaleinheiten aufweisen. Im Kanaleinheiten-Rahmen 130 ist eine Vielzahl von Simplex-Leitungen 125 mit den zugeordneten Kanaleinheiten 131 verbunden. Jede Gruppe von Kanaleinheiten 131 steht mit einer Multiplex/Demultiplexschaltung in Verbindung, die Teil der gemeinsamen Schaltungen 141 im Rahmen 140 ist. Ein Steuergerät 100 überwacht den Zustand der Teilnehmerleitungen 115 in den Teilnehmerschaltungen 118 und steuert den Betriebszustand der Leitungsschaltungen 118

1/0964

sowie das Koppelfeld 120. Entsprechend der Erfindung werden die Kanaleinheiten 131 sowie die Übertragung auf der Multiplexleitung 150 mit Hilfe eines autonomen, den gemeinsamen Schaltungen 141 zugeordneten Prozessors 142 überwacht und gesteuert.

Zur Erläuterung wird angenommen, daß die Multiplexleitung 150 eine Fernsprechleitung zur Übertragung von Sprache darstellenden PCM-Signalen ist. Es sei weiterhin angenommen, daß das bekannte D3-PCM-Format benutzt wird (dazu wird beispielsweise auf den Aufsatz "The D3 Channel Bank" von W.B. Gaunt et al, Bell Laboratories Record, August 1972, Seiten 229 bis 233 hingewiesen). Dieses Format ist in Fig. 2 dargestellt. Dabei hat ein Rahmen eine Dauer von 125 Mikrosekunden und besteht aus 193 Bits, d.h., die Bit-Rate beträgt 1,544 Megabit je Sekunde. Jeder Rahmen umfasst 24 8-Bit-Wörter, die 24 Nachrichtenübertragungskanäle darstellen, und ein Rahmenbit. Das niedriststellige Bit jedes Kanals (d.h., das achte Bit) ist für eine Zeichengabe in einem Rahmen von jeweils sechs Rahmen vorgesehen, in welchem der Kanal erscheint. Über die Multiplexleitung 150 im D3-Format ankommende Informationen werden demultiplexiert und codierte Sprachabtastwerte darstellende Signale v/erden mit Hilfe der gemeinsamen Schaltungen 141 auf 24 Kanaleinheiten 131 verteilt. Die Rahmen- und Zeichengabeinformationen v/erden in den gemeinsamen Schaltungen 141 herausgezogen. Abgehende, über die Multiplexleitung 150 zu übertragende Informationen umfassen von den Kanaleinheiten 131 ausgehende Sprachabtastwerte, in die mittels

909911/0964

der gemeinsamen Schaltungen 141 Zeichengabe- und Rahmeninformationen eingefügt werden.

Die gemeinsamen Schaltungen 141 sind genauer in Fig. 3 dargestellt. Es wird angenommen, daß die Multiplexleitung 150 wenigstens einen Empfangsabschnitt und einen Sendeabschnitt aufweist, um eine doppelt gerichtete Nachrichtenübertragung vorzusehen. Der Empfangsabschnitt, der nachfolgend auch als ankommende PCM-Leitung 151 bezeichnet werden soll, ist an einen normalen Empfänger 310 angeschaltet, der ähnlich wie diejenigen Schaltungen ausgelegt ist, welche in dem Aufsatz "The T1 Carrier System", Bell System Technical Journal, Band 44, September 1965, Seiten 1405 bis 1451 beschrieben sind. Üblicherweise werden PCM-Signale in Form eines dreistufigen Signals übertragen, das positive Impulse, Null-Werte und negative Impulse umfasst. Der Empfänger 310 wandelt das dreistufige Signal in bekannter Weise in eine Folge von Binärimpulsen um. Die Binärimpulse gelangen vom Empfänger 310 über die Leitung 311 an einen Empfangspuffer 312, der als Zitterverrringerungsschaltung wirkt und ein handelsüblicher FIFO-Pufferspeicher (First-In/First-Out Buffer Memory = ein Speicher, in den ein als erstes eingegebenes Bit auch als erstes wieder ausgelesen wird). Wie bei anderen T1-Systemen erzeugt der Empfänger 310 ein aus dem ankommenden Bitstrom abgeleitetes Zeitsteuerungssignal. Dieses Zeitsteuerungssignal erscheint auf der Leitung 313 und wird zum Einschreiben der auf der Leitung 311 erscheinenden Daten in den Empfangspuffer 312 benutzt.

9Q9311/0964

2138757

Das Zeitsteuerungssignal auf der Leitung 313 wird außerdem an eine phasenstarre Schleifenschaltung (PLL) 314 gegeben. Diese Schaltung ist genauer in Fig. 4 dargestellt. Es handelt sich dabei um eine Schaltung bekannter Art„ Das £eitsteuerungssignal auf der Leitung 313 wird an einen Phasenkomparator 410, ein Filter 411 und einen spannungsgesteuerten Oszillator 415 angelegt. Der Oszillator 415 weist einen Quarz 416 oder ein ähnliches Bauelement mit einer bestimmten Grundfrequenz auf, die beim vorliegenden Ausführungsbeispiel zu 6,176 MHz gewählt ist. Das ist der vierfache Wert der Bit-Rate von 1,544 Megabit/Sekunde einer T1-Übertragungsleitung, die 193 Bits in Jedem Rahmen von 125 Mikrosekunden überträgt.

Das Ausgangssignal des spannungsgesteuerten Oszillators 415 gelangt an einen Ziffernzähler 420 und den Prozessor 360 und dient dort als Haupttaktpuls für den Prozessor. Das soll später erläutert werden. Der Ziffernzähler 420 kann ein handelsüblicher 2-Bit-Zähler mit einer einfachen Codierschaltung sein, die einen Ausgangsimpuls für je vier Eingangsimpulse auf einer Ausgangsleitung, beispielsweise der Leitung 319 erzeugt und auf einer zweiten Leitung, beispielsweise der Leitung 339 einen Ausgangsimpuls für je vier Eingangsimpulse erzeugt, der aber gegenüber den Impulsen auf der ersten Leitung um eine Impulsperiode verzögert ist* Das Ausgangssignal des Ziffernzählers 420 auf der Leitung 319 wird als Eingangssignal an den Phasenkomparator 410 zusammen mit dem Zeitsteuerungsimpuls auf der Leitung 313

909811/0964

angelegt. Das Ausgangssignal des Phasenkomparator 410, das der Phasendifferenz der beiden Eingangssignale proportional ist, stellt den spannungsgesteuerten Oszillator 415 so ein, daß die richtige Phasenbeziehung zwischen dem Zeitsteuerungssignal am Eingang und dem Ausgangstaktsignal sichergestellt ist. Die Ausgangstaktsignale auf den Leitungen 319 und 339 werden in den gemeinsamen Schaltungen 141 als Empfangstaktimpulse bzw. als Sendetaktimpulse benutzt.

Der Prozessor 360 kann ein bekannter Mikroprozessor sein. Er ist als Blockschaltbild in Fig. 5 dargestellt und weist eine zentrale Prozessoreinheit (CPU) 501, einen Speicherkomplex und Eingangs-Ausgangseinrichtungen 512 (beispielsweise einen Eingangs-Ausgangsanschluß) auf. Die CPU-Einheit 501 beinhaltet Schaltungen zur Ausführung von Programmbefehlen und Schaltungen zur Erzeugung von Adressensignalen, die über das Kabel 501 auf den Bus 361 übertragen werden, sowie zur Erzeugung von Steuersignalen, die die Bus-Treiber- und Steuerschaltung 503 steuern. Der Bus-Treiber 503 dient als Schnittstelle zwischen dem doppelt gerichteten Datenbus 507 und der CPU-Einheit 501. Außerdem erzeugt er Lese-Schreib-Steuersignale für den Speicher 510, die Eingangs-Ausgangseinrichtungen 512 und weitere, an den Bus 361 angeschaltete Einrichtungen. Die Eingangs-Ausgangs-Einrichtungen 512 dienen als Schnittstelle zwischen dem Prozessor 360 und dem Steuergerät 100. Die Taktschaltung 502 nimmt das Oszillator-Ausgangssignal auf der Leitung 379 auf und liefert die jeweiligen Taktsignale an die CPU-Einheit 501 und die

909811/0964

2M8757

Bus-Treiber- und Steuerschaltung 503 mittels einer Leitung 508.

Die von der phasenstarren Schleifenschaltung 314 auf der Leitung 319 erzeugten Empfangstaktsignale werden benutzt, tarn Datenbits über die Leitung 321 aus dem Empfangspuffer 312 zu lesen und zur Decodierschaltung 320 zu übertragen. Diese wandelt jedes 8-Bit-Datenwort, das einen Sprachabtastwert auf einem Nachrichtenübertragungskanal darstellt, in ein pulsamplitudenmoduliertes (PAM) Signal um. Decodierschaltungen für diese Funktion sind bekannt. In der Decodierschaltung 320 werden die richtigen Datenbits aus dem ankommenden Datenstrom unter Steuerung von acht getrennten Betätigungsimpulsen ausgewählt, die im Empfangsziffern-Impulsgenerator 322 erzeugt und über das Kabel 323 übertragen werden, das acht getrennte Adern enthält. Die acht Betätigungsimpulse aktivieren den Decoder 320 sequentiell so, daß er ein PAM-Signal für jedes 8-Bit-PCM-Wort erzeugt. Das PAM-Signal wird vom Decodierer 320 zur jeweils richtigen Einheit der Kanaleinheiten 130 gegeben, und zwar über die Leitung 325.

Der Empfangskanalzähler 324, der ebenfalls von Taktimpulsen auf der Leitung 319 getrieben wird, erzeugt 24 Ausgangsimpulse entsprechend den 24 8-Bit-Wörtern in jedem Rahmen mit 150 Mikrosekunden, um den Kanalbetätigungsspeicher 326 zu aktivieren. Dieser Speicher, der ein handelsüblicher Schreib-Lese-Speicher (RAM) sein kann, enthält 24 Empfangskanal-Betätigungswörter und 24 Sendekanal-Betätigungswörter« Eines der Empfangs-

909811/0964

kanal-Betätigungswörter wird jedesmal dann, wenn ein Impuls auf der Leitung 327 erscheint, aus dem Speicher 326 gelesen und betätigt eine jeweils angegebene Kanaleinheit der Einheiten 131. Dieses Betätigungssignal wird über die jeweils richtige Ader der 24 Adern des Kabels 329 übertragen und veranlasst die angegebene Kanaleinheit, das auf der Leitung 325 erscheinende PAM-Signal aufzunehmen. Die Kanaleinheiten 131 enthalten bekannte Schaltungen zur Umwandlung des ankommenden PAM-Signals in ein analoges Sprachsignal, das über das Koppelfeld 120 übertragen wird.

Die auf der Leitung 339 erscheinenden Taktimpulse beaufschlagen den Sendekanalzähler 344. Ähnlich wie der Empfangskanalzähler 324 erzeugt der Sendekanalzähler 344 24 Ausgangsimpulse in jedem Rahmen. Diese Impulse werden zum Kanalbetätigungsspeicher 326 über die Leitung 345 übertragen und zum Auslesen von Sendekanal-Betätigungswörtern aus dem Speicher 326 benutzt. Wenn ein Sendekanal-Betätigungswort aus dem Speicher gelesen wird, wird ein entsprechendes Sendebetätigungssignal über das Kabel 349 zur jeweils richtigen Kanaleinheit der 24 Kanaleinheiten 131 übertragen. Zeitmultiplexgatter in den Kanaleinheiten 131 Tasten vom Koppelfeld 120 ankommende Sprachsignale alle 125 Mikrosekunden zwecks Erzeugung einer Folge von PAM-Signalen ab. Wenn eine der Kanaleiriheiten 131 das jeweilige Betätigungssignal auf dem Kabel 349 empfängt, wird ein solches PAM-Signal über die Leitung 347 zum Codierer 342 übertragen.

§09811/0984

Ein Sendeziffern-Impulsgenerator 340, der von den Taktimpulsen auf der Leitung 339 beaufschlagt wird, erzeugt nacheinander acht Ausgangssignale auf acht getrennten Adern des Kabels 343. Im Codierer 342 v/erden die acht Impulse auf dem Kabel 343 zur Erzeugung von acht PCM-Impulsen für jedes PAM-Signal auf der Leitung 347 benutzt. Die PCM-Impulse werden über die Leitung 351 zum Sendepuffer 352 gegeben, der ein handelsüblicher FIFO-Pufferspeicher sein kann. Dieser Pufferspeicher, dessen Schreibund Lese-Operationen durch die Taktimpulse auf der Leitung 339 gesteuert werden, ist in erster Linie vorgesehen, um einen Zugriff zum abgehenden PCM-Datenstrom für Prüfzwecke zu gewinnen. Vom Sendepuffer 352 werden PCM-Datenbits über die Leitung 353 und die Treiber-Schaltung 354 zur abgehenden PCM-Leitung 151 gegeben. Die Treiber-Schaltung 354 kann eine Standardschaltung für eine Verwendung in Verbindung mit der Multiplexleitung 150 sein, und beinhaltet Schaltungen zur Umwandlung der binären PCM-Signale in bipolare Signale.

Der Prozessor 360 hat Zugriff zum Empfangspuffer 312, zum Sendepuffer 352, zum Empfangsziffern-Impulsgenerator 322, zum Empfangskanalzähler 324, zum Sendeziffern-Impulsgenerator 340, zum Sendekanalzähler 344 und zum Kanalbetätigungsspeicher 326, und zwar über den Bus 361. Dieser Zugriff ermöglicht dem Prozessor eine Steuerung derjenigen Schaltungen, welche die Operation der gemeinsamen Schaltungen 141 steuern. Darüber hinaus hat der Prozessor 360 Zugriff zum ankommenden Datenstrom in erster

9QS311/0964

Linie zum Herausziehen von Zeichengabeinformationen mit Hilfe des Signalgewinnungsregisters 373 über den Bus 361. Darüber hinaus wird dem Prozessor Zugriff zum abgehenden Datenstrom über das Ausgangssignalregister 371 und den Bus 361 gegeben, so daß die übliche Einfügung von Zeichengabe- und Rahmeninformationen möglich ist. Das Signalgewinnungsregister 373 kann ein bekanntes Schieberegister sein, das eine vorbestimmte Anzahl von Bits (beispielsweise 40 Bits) vom ankommenden Datenstrom aufnehmen kann. Die Zeichengabe zu entfernt liegenden Ämtern wird in der für bekannte PCM-Trägersysteme üblichen Weise durch Einfügen von Zeichengabebits in die achte Bitposition von Wörtern jedes sechsten Rahmens durchgeführt. Die Zeichengabebits werden in den Bitstrom mit Hilfe des Ausgangssignalregisters 371 eingefügt, das ein Schieberegister und eine Zeitsteuerungsschaltung aufweisen kann, um die Informationen auf die Leitung 351 zu führen. Das Register wird durch den Prozessor 360 synchron gesteuert und geladen.

Der Prozessor 360 muß zur Steuerung der gemeinsamen Schaltungen 141 eine Anzahl von Punktionen ausführen. Einige dieser Funktionen werden synchron ausgeführt, und das Programm des Prozessors ist so gestaltet, daß die synchronen Funktionen im Takt mit dem ankommenden Datenfluß und dem abgehenden Datenfluß ausgeführt werden. Die durch den Mikroprozessor auszuführenden Funktionen sind im wesentlichen die gleichen wie die bei bekannten Zeitmultiplex-Schnittstellenanordnungen vorgesehenen Funktionen. Dazu zählen eine Prüfung auf die richtigen Rahmenbedingungen, die Einleitung von Schritten, um die Schal-

909811/0984

tungen in Synchronismus mit den ankommenden Rahmen zu bringen, sowie die Aufnahme und Aussendung von Zeichengabebits. Außerdem führt der Prozessor 360 bestimmte Wartungsfunktionen aus. Dazu gehört die Einfügung von Prüfdaten in den Empfangs- und den Sendedatenstrom, und zwar mit Hilfe des Empfangspuffers und des Sendepuffers 352, sowie die Überwachung des Empfangsund des Sendedatenstroms auf irgendein bestimmtes oder angegebenes Muster·

Wie bereits erwähnt, ist der PCM-Datenstrom in sich wiederholende Bit-Muster mit jeweils 193 Bits unterteilt, die als Rahmen bezeichnet werden. Jeder Rahmen stellt 24 Sprachkanäle dar, und jeder Kanal umfasst acht Informationsbits, die einen Sprachabtastwert darstellen. Das 193ste Bit jedes Rahmens enthält Informationen bezüglich der Rahmenbildung und Zeichengabe. Das 193ste Bit jedes zweiten Rahmens enthält Informationen, die sich allein auf die Rahmenbildung beziehen, und die jeweils anderen Rahmen der 193sten Bitposition enthalten Informationen, die sich allein auf die Zeichengabe beziehen, Informationsbits, die sich allein auf die Rahmenbildung beziehen, werden nachfolgend als Ft-Bits bezeichnet, und Informationen in der 193sten Bitposition, die sich auf die Zeichengabe beziehen, werden nachfolgend als Fs-Bits bezeichnet. In einer Folge von Rahmen sind die Ft-Bits abwechselnde 1- und O-Werte und die Fs-Bits eine Folge von drei 1-Werten gefolgt von einer Folge von drei O-Werten. Fig. 6a zeigt eine Anordnung von Ft- und Fs-Bits für zwanzig auf-

9Q9811/0964

einanderfolgende Rahmen. Fig. OB zeigt die zusammengeführten Ps- und Ft-Bits, die in einer Serie von zwanzig aufeinanderfolgenden Rahmen erscheinen. Dieses Muster wiederholt sich eindeutig. Bei "bekannten Anlagen sind die Rahmenbits und die Zeichengabebits getrennt und beide werden unabhängig auf das richtige Muster hin geprüft. Entsprechend der vorliegenden Erfindung kann unter Verwendung eines synchronen programmierten Prozessors das vollständige sequentielle Muster zur Feststellung von Unregelmäßigkeiten bearbeitet werden. Es ist eine übliche Schwierigkeit bei Zeitmultiplexleitungen, daß eine gestörte Leitung zu einem kurzzeitigen Informationsverlust führt. Demgemäß ist es bei der Überwachung von Rahmenbits üblich, einen gelegentlichen Verlust des Rahmenmusters zu ignorieren und Alarmschaltungen nur dann in Tätigkeit zu setzen, wenn mehrere Rahmenbits verlorengegangen sind. Bei bekannten Anlagen war jedoch nicht die Möglichkeit gegeben, eine genügend große Zahl von Rahmenbits zu speichern und unter Durchführung einer Analyse der Rahmenbits eine Aufzeichnung für einen zwischenzeitlichen Verlust der Rahmenbedingungen zu gewinnen. Mit Hilfe des synchron programmierten Prozessors steht auf vorteilhafte Weise eine solche Information zur Verfugung.

Wie oben angegeben, haben die Rahmenbits Ft ein Muster mit abwechselnden 1- und O-Werten und die Zeichengabebits Fs haben ein Muster mit drei 1-Werten gefolgt von drei O-Werten usw. Da die Fs-Bits nur in abwechselnden Rahmen auftreten, stellen

909011/0964

drei Fs-Bits sechs Zeichengaberalimen dar, und eine Serie von drei 1-Werten, gefolgt von drei O-Werten stellt zwölf Rahmen dar. Bei dieser als Beispiel gewählten Anordnung und mit den "bekannten D2- und D3-PCM-Formaten ist das achte Bit jedes sechsten Rahmens ein Zeichengabebit. Mit Hilfe der Fs-Bits können gerade und ungerade Vielfache von sechs Rahmen identifiziert werden. Es werden zwei Zeichengabekanäle definiert, die als Zeichengabekanäle A und B bekannt sind. Der A-Zeichengabekanal tritt in ungeraden Vielfachen von sechs Rahmen und der B-Zeichengabekanal in geraden Vielfachen von sechs Kanälen auf.

Eine Funktion des Prozessors 360 entsprechend der vorliegenden Erfindung besteht darin, aus dem Zeichengabe-Herauslöseregister 373 die Empfangs-Zeichengabebits zur Verarbeitung und Übertragung zum Steuergerät 100 zu gewinnen. Unter Verwendung eines synchronen Programms läßt sich der Prozessor 360 so programmieren, daß unter Bezugnahme auf das mit dem 193sten Bit empfangene Bit-Muster das Zeichengabebit direkt vom ankommenden Datenstrom gewonnen wird. Beispielsweise kommen die A-Zeichengabebits in Rahmen an, die als ungerade Vielfache von sechs identifiziert sind, und die B-Zeichengabebits in Rahmen, die als gerade Vielfache von sechs identifiziert sind. Anhand von Fig. 6A erkennt man beispielsweise, daß das A-Zeichengabebit in einem Rahmen empfangen wird, in welchem die 193ste Bitposition eine 1 ist und die Folge von Bits in der 193sten Bitposition der vorhergehenden vier Rahmen wie folgt gelautet hat: 0001. Das B-Zeichen«

909811/.

3838757

gabebit wird in einem Rahmen empfangen, in welchem das 193ste Bit eine Null ist, wobei vier Rahmen vorhergehen, für die das Bit-Muster des 193sten Bits lautet: 1110. Demgemäß müssen im A- und B-Kanal empfangene Zeichengabebits durch den Prozessor 360 getrennt werden.

Für den Fall, daß ein Rahmenver lustzustand (OOF-Zustand von Out-Off-Frame) auftritt, leitet der Prozessor 36O eine Rahmenbildungs-Routine (Unterprogrammfolge) ein, bei der der ankommende Bit-Strom zur Auffindung der 193sten Bitposition abgefragt wird. Ein Flußdiagramm für eine beispielhafte Folge eines Rahmenbildungsprograinms ist in Fig. 7 dargestellt. Bei der als Beispiel gewählten Anordnung kann der Prozessor 360 das Ausgangssignalregister 371 mit einem Zeichengabe-Code laden, der einen Sprechzustand darstellt, und diesen Code im Ausgangssignairegiste; 371 umlaufen lassen, so daß die Sprechzustands-Signalbedingung dauernd ausgesendet wird, wodurch ein Auftrennen von Gesprächen im Sprechzustand vermieden wird. Der Sendeziffern-Impulsgenerator 340 läuft im wesentlichen frei und wird nicht durch einen Rahmenverlustzustand beeinflußt. Trotzdem ist es wichtig für den Mikroprozessor, mit der Sendeseite der Schnittstellenschaltung synchronisiert zu sein. Demgemäß wird während des Rahmenverlustprogramms der Mikroprozessor angehalten und beim Auftreten eines bestimmten Bits, beispielsweise des 193sten Bits auf der Sendeseite wieder gestartet. Auf diese Weise gelangt der Prozessor 360 in Synchronismus mit der Sendeseite. Danach

909811/0964

liest der Prozessor 36O mehrere Bits des ankommenden Bitstroms und vergleicht diese Bits mit gleich nummerierten Bits, die genau zwei Rahmen später eintreffen. Die Anzahl der für den Vergleich zu wählenden Bits ist willkürlich. Beispielsweise kann der Prozessor 360 40 Bits eines Rahmens ansammeln und mit den entsprechenden 40 Bits vergleichen, die zwei Rahmen später eintreffen. Wie oben mit Bezug auf Fig. 6 erläutert, treten die Rahmenbildungsbits Ft nur in jedem zweiten Rahmen auf, so daß der Prozessor 360 bei der Suche nach Ft-Bits nur Jeden zweiten Rahmen betrachtet. Außerdem bilden, wie oben mit Bezug auf Fig. 6 erläutert, die Ft-Bits ein Muster von abwechselnden 1- und O-Werten, und dieses Muster muß bei dem Vergleich festgestellt werden.

In Fig. 7 wird auf Zählwerte "A" und "B" hingewiesen, die den Inhalt üblicher Zählanordnungen darstellen, welche mit Hilfe von Zählschaltungen oder mit Hilfe von Speicherregistern verwirklicht werden können, die unter Programmsteuerung weitergeschaltet werden. Bei dem als Beispiel gewählten Programm werden die Gruppen mit 40 Bits aus acht getrennten Rahmen gelesen, und der Zählwert "A" wird benutzt, um die Anzahl der geprüften Rahmen zu verfolgen. Wenn der Zählwert ¹¹A" größer als acht, aber kleiner als sechzehn ist, erfolgt eine Prüfung, um festzustellen, ob eine Folge aufgefunden worden ist, die mit Bezug auf eine bestimmte Bitposition angibt, daß es sich um eine Folge von Ft-Bits handelt. Wenn dies der Fall ist, so erfolgt eine weitere Prüfung, um festzustellen, ob nur eine einzige

9Q9811/0964

Bitposition diese richtige Folge hat, oder ob mehrere solche Bitpositionen vorhanden sind. Für den Fall, daß mehr als ein Kandidat vorhanden ist, werden weitere 40 Bits gelesen, um die Auswahl einzuengen. Wenn ein einziger Kandidat festgestellt worden ist, wird angenommen, daß das Ft-Bit gefunden worden ist. An diesem Punkt wird der Empfangsziffern-Impulsgenerator 322 so eingestellt, daß er mit der Rahmenbitposition zusammenfällt, und daß Programm des Prozessors 360 erreicht das synchrone Verarbeitungsprogramm in Synchronismus mit dem Empfangsziffern-Impulsgenerator 322 und folglich in Synchronismus mit dem ankommenden Bitstrom. An dieser Stelle muß das Programm die Differenz zwischen der Bitposition des Sendestroms, mit dem der Prozessor 360 vor Feststellung des Ft-Bits synchronisiert v/ar, und der Bitposition des ankommenden Bitstroms berechnen.

Für den Fall, daß kein Ft-Bit in den ersten sechzehn Rahmen für die ersten 40 Bitpositionen gefunden worden ist, werden die nächsten 40 Bitpositionen für wenigstens acht Rahmen geprüft, um festzustellen, ob ein Ft-Kandidat vorhanden ist. Die Verschiebung auf die nächsten 40 Bits erfolgt durch Anhalten des Empfangsziffern-Impulsgenerators 322 für eine Zeitspanne gleich 40 Bitpositionen. Der Zählwert "B" wird benutzt, um die Anzahl der Verschiebungen um 40 Bits zu verfolgen. Bei dem Ausführungsbeispiel erfolgen zehn Verschiebungen von je 40 Bits, um sicherzustellen, daß wenigstens zwei vollständige Rahmen auf diese Weise erfasst werden. Es dürfte klar sein, daß die Begrenzung

909 811/0 964

der Zählwerte "A" und "B" auf sechzehn bzw. zehn nach Wunsch verändert werden kann. Wenn kein Ft-Kandidat bei der Ausführung der Rahmenverlust-Programmfolge gefunden wird, kann ein FehlerSteuersignal zum Steuergerät 100 gegeben oder je nach Wunsch das Programm mehere Male wiederholt werden.

Ein Vorschlag für ein synchrones Programm zur Verwendung bei einem System nach der Erfindung im Betrieb mit Rahmensynchronisation ist in Fig. 8 dargestellt. Das Programm ist von Natur aus ein sich wiederholendes Programm und Fig. 8 zeigt eine Anordnung, bei der die Wiederholung über sechs Zyklen erfolgen soll. Wie bereits erwähnt, tritt die Zeichengabeinformation in jedem sechsten PCM-Rahmen auf. Zur Aufstellung eines Programms, das im Prinzip sich wiederholend ist und Signalinfor™ mationen wenigstens in jedem sechsten Rahmen verarbeitet, ist das Programm in sechs Zyklen unterteilt, wobei jeder Zyklus die exakte Zeitdauer eines einzigen PCM-Rahmens hat. Die Anzahl der Programmbefehle, die in einem einzelnen Zyklus ausgeführt v/erden können, ist natürlich eine Funktion der Arbeitsgeschwindigkeit des Prozessors 360* Bei dem hier als Beispiel gewählten System entspricht jeder PCM-Rahmen zeitlich 586 Taktzyklen des Prozessors 360. Während jedes solchen Rahmens kann eine gewählte Anzahl von Maschinenbefehlen ausgeführt werden. Abhängig von der Anzahl der für jeden Befehl erforderlichen Taktzyklen, können bestimmte Funktionen, beispielsweise das Lesen und Bestätigen des Zustandes des 193sten Bits, in jedem Rahmen ausgeführt werden. Weitere Funktionen, die zwar perlo-

909811/0964

-,22 -

disch, aber nicht in jedem Rahmen ausgeführt v/erden müssen, können beispielsweise in jedem zweiten Rahmen durchgeführt werden. Der Transfer von Signalinformationen muß in jedem sechsten Programmzyklus oder wenigstens zu irgendeinem Zeitpunkt während des sechsten Zyklus ausgeführt werden, wenn mann annimmt, daß das Register 373 ausreichend groß ist, um die Zeichengabebits zeitweilig zu speichern. Weitere Programmfunktionen, die nicht in Synchronismus mit dem ankommenden oder abgehenden Bitstrom ausgeführt werden müssen, beispielsweise bestimmte Selbstprüf-Routinen, können während jeder unbelegten Zeitspanne der sechs Programmzyklen ausgeführt werden. Wie bereits erwähnt, können die Zeichengabeinformationen in zwei Kanälen "A" und "B" übertragen werden, die je einen Wiederholungszyklus von zwölf Rahmen haben. Zur Erfassung beider Kanäle in dem Programm mit sechs Zyklen muß ein zusätzliches Dentifizierbit zu der Zeichengabeinformation hinzugefügt werden, um den Kanal "A" vom Kanal "B" zu unterscheiden.

Mit Vorteil v/erden entsprechend der Erfindung keine zeitlich gesteuerten Unterbrechungen oder andere komplizierte Anordnungen benötigt, um die zwischen Ereignissen, beispielsweise dem Eintreffen von Zeichengabebits verstrichene Zeit zu verfolgen. Wenn die richtige Rahmensynchronisation entsprechend der obigen Beschreibung in Verbindung mit Fig. 7 hergestellt worden ist, wird das Programm mit sechs Zyklen gestartet. Danach ist die Ausführung aller Befehle in dem Programm mit sechs Zyklen in Synchronismus mit den PCM-Datenbits in den gemeinsamen Schal-

909811/096A

tungen 141. Wie bereits besprochen, wird der abgehende Datenstrom mit dem ankommenden Datenstrom synchronisiert, so daß das Programm mit sechs Zyklen in Synchronismus mit beiden Datenströmen ausgeführt wird.

909811/0964

Claims

BLUMBACH · WESER · BHU": 3 Ξ Ν · KRÄMER

ZVVlRMER - MIRSCH · BREHiWi 2838757

PATENTANWÄLTE IW MÜNCHEN UND WIESBADEN

Patentconsult RacJeckestraße 43 8000 München 60 Telefon (039)883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße <iZ 6700 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsult Western Electric Company, Incorporated Smith, N.K. 8 Broadway """ ""

New York, N.Y. 10038, U.S.A.

Patentansprüche

Nachrichtenvermittlungsanlage mit einem Empfangs- und einem Sendeanschluß, die an zwei Zeitmultiplexleitungen zur Aufnahme und Aussendung von seriellen Digitaldatenströmen anschaltbar sind,

mit einer mit dem Empfangsanschluß verbundenen Empfangsschaltung, die Ausgangsimpulsej welche vom Empfangsanschluß aufgenommene Signalimpulse darstellen, und Zeitsteuerungsimpulse erzeugt, welche die Signalimpulsrate der Signalimpulse darstellen,

mit einer Taktschaltung, die unter Ansprechen auf die Zeitsteuerungsimpulse eine mit diesen synchronisierte Taktirapulsfolge erzeugt,

und mit einer an den Sendeanschluß angeschalteten Sendeschaltung,

dadurch gekennzeichnet, daß ein Prozessor (360) vorgesehen ist, der mit der Taktschaltung verbunden und so ausgelegt ist, daß er Steuerfunktionen in Synchronismus mit der Signalimpulsrate aus-

München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Fhys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · K. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbad) Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr.jur. ■ G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

3838757

führt und ein Datentransfersignal jedesmal dann erzeugt, wenn eine vorbestimmte Anzahl weiterer Steuerfunktionen ausgeführt worden ist,

ferner ein Eingangs-Ausgangs-Bus (361), der den Prozessor (360) und die Empfangs- und die Sendeschaltung verbindet, und daß die Empfangs- und die Sendeschaltung Daten zum und vom Eingangs-Ausgangs-Bus unter Ansprechen auf Datentransfersignale vom Prozessor geben bzw. aufnehmen.
2. Nachrichtenvermittlungsanlage nach Anspruch 1, mit einer ankommenden Übertragungsleitung,
dadurch gekennzeichnet, daß die Anlage eine erste Zugriffsschaltung zur Verbindung der ankommenden Übertragungsleitung mit dem Prozessor aufweist, daß der Prozessor so ausgelegt ist, daß er eine oder mehrere Eingangszugriffs-Steuerfunktionen ausführt, die den Prozessor veranlassen, die ankommende Übertragungsleitung über die erste Zugriffsschaltung zu erreichen, und daß eine der Eingangs-Zugriffs-Steuerfunktionen jedesmal nach Ausführung einer vorgewählten Anzahl von weiteren Steuerfunktionen ausgeführt wird, wodurch ein Zugriff zur ankommenden Übertragungsleitung durch den Prozessor in Synchronismus mit der Bitrate eines ankommenden Bitstroms auf periodischer Basis ohne zeitlich gesteuerte Unterbrechungen erfolgt.
3. Nachrichtenvermittlungsanlage nach Anspruch 2, mit einer abgehenden Übertragungsleitung,

909 81 Ϊ/0064

3838757

dadurch gekennzeichnet, daß eine zweite Zugriffsschaltung die abgehende Übertragungsleitung mit dem Prozessor verbindet, daß der Prozessor so ausgelegt ist, daß er eine oder mehrere Ausgangszugriffs-Steuerfunktionen ausführt, die bewirken, daß ein Zugriff durch den Prozessor zur abgehenden Übertragungsleitung über die zweite Zugriffsschaltung erfolgt, und daß eine der Ausgangszugriffs-Steuerfunktionen jedesmal nach Ausführung einer vorgewählten Anzahl von Eingangszugriffs-Steuerfunktionen und der weiteren Steuerfunktionen ausgeführt wird, wodurch ein Zugriff durch den Prozessor sowohl zur ankommenden als auch zur abgehenden Übertragungsleitung in Synchronismus mit der Bitrate eines ankommenden Bitstroms auf periodischer Basis ohne zeitlich gesteuerte Unterbrechungen erfolgt.
4. Nachrichtenvermittlungsanlage nach Anspruch 1, dadurch gekennzeich-net, daß der Prozessor so ausgelegt ist, daß seine Steuerfunktions-Ausführungsperiode kleiner ist als die Periode der periodisch in einem PCM-Datenstrom auftretenden Zeichen- . gabe-Informationsimpulse.
5. Nachrichtenvermittlungsanlage nach Anspruch 1, wobei die Anlage an eine Multiplex-PCM-Digitalverbindungsleitung angeschaltet ist, eine Vielzahl von Datenkanälen überträgt und ein Koppelfeld aufweist,

§GS§11/0914

2138757

dadurch gekennzeichnet, daß die Empfangsschaltung eine Eingangssignal-Demultiplexierschaltung aufweist,

daß die Sendeschaltung eine Ausgangssignal-Multiplexierschaltung aufweist,

daß die Taktschaltung einen an die PCM-Verbindungsleitung angeschalteten Eingangsanschluß sowie einen Ausgangsanschluß aufweist, der mit der Demultiplexierschaltung, der MuItiplexierschaltung und dem Prozessor verbunden ist, daß die Taktschaltung unter Ansprechen auf die ankommenden PCM-Datenimpulse auf der Verbindungsleitung am Ausgangsanschluß Taktimpulse in Synchronismus mit der PCM-Bitrate eines ankommenden Datenstroms erzeugt, daß der Prozessor Zeitsteuerungsschaltungen aufweist, die unter Ansprechen auf die Taktsignale Steuerfunktionen in Synchronismus mit der Bitrate des ankommenden Bitstroms ausführen,

daß der Prozessor mit der Eingangssignal-Demultiplexierschaltung und der Ausgangssignal-Multiplexierschaltung verbunden ist und so ausgelegt ist, daß er periodisch Daten von der Eingangssignal-Demultiplexierschaltung gewinnt und periodisch Informationen zur Ausgangssignal-Multiplexierschaltung in Synchronismus mit der Bitrate des ankommenden Bitstroms überträgt.
6. Nachrichtenverraittlungsanlage nach Anspruch 5, dadurch gekennzeichnet,

909811/0964

daß die Anlage eine digitale Transferschaltung aufweist, ferner eine Vielzahl von Signalwandlern, die der Zahl der an das Koppelfeld angeschalteten Kanäle entspricht, zur Umwandlung ankommender Digitalsignale in Analogsignale und zur Umwandlung angehender Analogsignale in Digitalsignale, und eine Speicheranordnung, die mit dem Ausgangstaktanschluß und den Signalwandlern verbunden ist und die Signalwandler identifizierende Adressen enthält, und daß die Adressen aus dem Speicher in Synchronismus mit der PCM-Bitrate gelesen werden, so daß die Signalwandler Daten darstellende codierte Signale von der digitalen Transferschaltung aufnehmen und Daten darstellende codierte Signale zu der digitalen Transferschaltung übertragen können.
7. Nachrichtenvermittlungsanlage nach Anspruch 6, dad u r ch gekennzeichnet, daß ein Konverter Anzeigeschaltungen aufweist, die den Aktiv- und Reservezustand Jedes Konverters angeben, und daß der Prozessor so ausgelegt ist, daß er den Zustand der Anzeigeschaltungen periodisch und in Synchronismus mit der Bitrate des ankommenden Bitstroms abfragt.
8. Nachrichtenvermittlungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß die Anlage so ausgelegt ist, daß sie Daten in Datenrahmen aufnimmt und aussendet, daß jeder Rahmen alle Kanäle der Vielzahl von Kanälen umfasst, daß die Anlage

^" 3638757

ferner so ausgelegt ist, daß sie Daten in Rahmen aussendet, die zeitlich nicht mit Rahmen ankommender Daten zusammenfallen, und daß der Prozessor Speicherschaltungen zur Aufnahme von Informationen umfasst, die die Größe der zeitlichen Nichtübereinstimmung zwischen den Empfangs- und den Senderahmen definieren.
9. Nachrichtenvermittlungsanlage nach Anspruch 8, dadurch gekennzeichnet, daß der ankommende Datenstrom Rahmenidentitätsbits aufweist, und daß der Prozessor so ausgelegt ist, daß er die Rahmenidentitätsbits liest und die Rahmenanfangspunkte bestimmt.
10. Nachrichtenvermittlungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Prozessor ein Mikroprozessor ist, der auf die Taktimpulse ansprechende Taktschaltungen zur Erzeugung von Zeitsteuerungs-Ausführungsimpulsen aufweist und so ausgelegt ist, daß er Funktionen für das Lesen von Daten aus der Empfangsschaltung und Aussenden von Daten zur Sendeschaltung sowie unter Ansprechen auf die Zeitsteuerungs-Ausführungsimpulse weitere Funktionen ausführt, so daß die Ausführung in Synchronismus mit Zeitsteuerungsimpulsen erfolgt, die aus der Bitrate der von der Eingangsübertragungsleitung empfangenen Daten abgeleitet sind, und daß die Steuerfunktionen die Ausführung einer Transferfunktion zur Übertragung von Daten zu und von der Empfangs- und Sendeschaltung jedesmal nach einer vorgewählten Anzahl von Ausführungszyklen des Prozessors umfassen» 908011/"0 364