NL8501737A

NL8501737A - Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer.

Info

Publication number: NL8501737A
Application number: NL8501737A
Authority: NL
Original assignee: At & T & Philips Telecomm
Priority date: 1985-06-17
Filing date: 1985-06-17
Publication date: 1987-01-16
Also published as: DE3683088D1; JPH0710058B2; JPS6256035A; US4759018A; EP0206408A1; CA1261081A; EP0206408B1

Description

; ‘ «· ........... » EHE.0001 1 * N.V. Philips’ Gloeilampenfabrieken, Eindhoven "Hogere orde digitaal transmissiesysteem voorzien van een nultiplexer en een dernilt iplexer"

De uitvinding heeft betrekking op een hogere orde digitaal transmissiesysteem voorzien van een digitale nultiplexer net N parallelingangen en een digitale denultiplexer met N paralleluit-gangen voor transmissie van N onderling gesynchroniseerde digitale 5 signaalstronen over een gemeenschappelijk digitaalpad tussen de genoemde nultiplexer en denultiplexer, waarbij 2 is en waarbij de nultiplexer is ingericht voor het cyclische symboolsgewijze vervlechten van de N digitale s ignaalstronen tot een samengestelde digitale signaals trocm, waarbij het transmissiesysteem verder tenminste 10 een blokcodeerinrichting en een blokdecodeerinrichtlng bevat.

In een digitale nultiplexer worden N inkomende signaal-stranen (tributaries) gèkciribineerd tot één uitgaande signaalstrocm, terwijl in de denultiplexer de omgekeerde bewerking plaats vindt.

Het nultiplexen van de inkomende s ignaals tranen gebeurt met behulp 15 van vervlechten (interleaving), hetgeen inhoudt, dat een bit uit een binaire signaalstrocm 1 gevolgd wordt door een bit uit een binaire signaalstrocm 2 enzovoorts. De resulterende uitgaarde signaalstrocm heeft een digitale snelheid, welke hoger of gelijk is aan N maal de digitale snelheid van de N inkomende s ignaalstromen. Een reden hier-20 voor is, dat de uitgaande signaalstrocm zijn eigen framewoord en een paar servicebits nodig heeft, welke aan de uitgaande signaalstrocm worden toegevoegd. Voorzieningen worden tevens getroffen cm frequentieverschillen tussen de tributaire s ignaals tranen en de nultiplexklok te compenseren. Dit is noodzakelijk omdat elk van de tributaire 25 signalen zijn eigen vrij lopende klokfrequentie heeft. Hiertoe worden idle bits geïnjecteerd in het multiplexsignaal, tezamen met stuurbits, welke de status van de idle bits aangeven. Dit proces wordt positief justificeren genoemd en is in het algemeen de eenvoudigste manier om pleisiochrone signaalstromen te nultiplexen.

30 Bij transport van digitale signalen over lange afstanden is het gebruikelijk cm een vorm van codering in het zenderdeel en decodering in het ontvangerdeel van het transmissiesysteem toe te passen, zodanig dat het digitale signaal wordt aangepast aan het digi- fsr mif wSl; ! ΡΗΕ.0001 2

ί .* V

tale pad. Dit digitale pad kan bijvoorbeeld bestaan uit symmetrische of coaxiale kabels, glasfibers of de aether. Een vanófe oogmerken hierbij is meestal het onderdrukken van de gelijkstrocmcomponent, waardoor wisselstrocmkoppelingen in het transmissiesysteem toegepast 5 kunnen worden en waarbij de gelijkstroomvoeding van de regeneratoren uit het transmissiesysteem via de transmissiekabel mogelijk is. Een ander oogmerk is veelal het verhogen van de pulsdichtheid van het te transporteren digitale signaal danwel het garanderen van een minimum pulsdichtheid zodanig, dat extractie van een kloksignaal, nodig bij 10 regeneratieve circuits, mogelijk is.

In een blokcodeerinrichting wordt gebruik gemaakt van zogenaamde vertaaltabellen, zoals bijvoorbeeld beschreven zijn in Philips Telecommunication Review, vol. 34, no. 2, juni 1976, pp. 72-86. Aan de ingang van de codeer inrichting is een serie/parallel-omzetter aan-15 wezig, welke de aan zijn ingang aangeboden bitstrocm opdeelt in opeenvolgende blokken van een vast aantal bits n. Een blok van n bits wordt vervolgens met behulp van de vertaalcodematrix omgezet in een nieuw blok van m symbolen volgens een bepaald voorschrift. Aan de uitgang van de codeer inrichting worden blokken van m symbolen met behulp van 2q een parallel/serie-omzetter weer omgezet in een bitstroom, welke via het digitale pad (kabel, fiber) naar het ontvangende deel van het digitaal transmissiesysteem wordt getransporteerd. In het ontvanger-deel van het systeem wordt met behulp van de decodeerinrichting een omgekeerde bewerking uitgevoerd op de daar aangeboden bitstroom.

25 Voorbeelden van een codeerinrichting en een decodeerinrichting zijn bijvoorbeeld beschreven in Proceedings 17th International Scientific Congress on Electronics, Roms, 16-18 maart 1970, pp. 275-283.

Een hogere orde digitaal multiplexsysteem van bovengenoemde soort is bijvoorbeeld bekend uit Recommendation G922 van de C.C.I.T.T.

3Q Daarin wordt de frame-opbouw van een multiplexsysteem met 4 tributaire signaalstranen van elk 140 Mbit/s aangegeven. Een frame is 2688 bits lang en bevat: een framesynchronisatiewoord van 12 bits; 4 servicebits? 4 justificatiestuurwoorden van 5 bits, voor elke tributaire signaal-stroan 1; 4 justif iceerbare bits, voor elke tributaire s ignaals troon 1 35 en 2648 tijdsloten voor de informatie van de vier tributaire signaal-stremen. De blokcodeerinrichting is aangebracht na de multiplexer en de blokdecodeerinrichting is aangebracht voor de demultiplexer. Dit heeft tot gevolg, dat zowel de blokcodeerinrichting alsmede de blok- 3501737 FEE.0001 3

W .......S

decodeerinrichtlng op de volle lijnsnelheid bedreven moeten worden.

Wanneer deze lijnsnelheid groter wordt dan 565 Mbit/s wordt het realiseren van de codeer- en decodeer inrichtingen problematisch, omdat weinig dissiperende digitale bouwstenen vereist worden. Met de huidige 5 stand van de industriële integratieprocessen zijn deze bouwstenen niet of zeer moeilijk te realiseren. Het is daardoor erg moeilijk om dezelfde ontwerpfilosofieën te hanteren in een hogere orde digitaal transmissiesysteem als in een lagere orde digitaal transmissiesysteem gebruikelijk is.

10 De uitvinding beoogt een nieuwe conceptie van een hogere orde digitaal transmissiesysteem van het in de aanhef vermelde type aan te geven, waardoor bovengenoemde problemen worden opgelost.

De uitvinding heeft als kennerk, dat elk van de N digitale signaalstromen via een blokcodeerinrichting aan één van de N parallel-15 ingangen van de multiplexer warden toegevoerd, dat de N digitale signaalstromen onder besturing van een gemeenschappelijk kloksignaal synchroon in de N blokcodeerinrichtingen worden ingelezen en in de respectieve blokcodeer inrichtingen worden voorzien van een woord-synchronisatiekenrrerk, dat de paralleluitgangen van de demultiplexer 2o elk met de ingang van een blokdecodeerinrichting verbonden zijn, dat de aan de paralleluitgangen van de demultiplexer aangeboden signalen onder besturing van het uit het samengestelde digitale signaal teruggewonnen kloksignaal in de respectieve blokdecodeerinrichtingen worden ingelezen, dat de uitgangen van de blokdecodeerinrichtingen elk met 25 een ingang verbonden zijn van een matrixschakelaar, welke evenveel uitgangen als ingangen heeft, dat in een fasevergelijkingsinrichting de woordsynchrcnisatiekenmerken van de blokdecodeerinrichtingen met elkaar vergeleken worden, waarna als funktie van de gemeten faseverschillen tussen de genoemde woordsynchrcnisatiekenmerken elke ingang 30 van de matr ixschakelaar doorverbonden wordt met een uitgang, zodanig dat aan de uitgangen van de matr ixschakelaar de oorspronkelijke digitale signaalstromen weer in de juiste volgorde ter beschikking staan.

De uitvinding zal beschreven worden aan de hand van de tekening.

35 Figuur 1 geeft een hogere orde digitaal transmissiesysteem volgens de uitvinding weer; figuur 2 geeft een tijdvolgordediagram van de multiplexer weer; * ^j e / i • 'i ERE. 0001-. 4

Figuur 3 geeft tijdvolgordediagramrren van de vier mogelijke faseposities weer van de demultiplexer;

Figuur 4 geeft de vier standen van de schakelmatrix als funktie van de synchronisatiekenmerken weer; s figuur 5 geeft een uitvoeringsvoorbeeld weer van een blokdecodeerinrichting.

In het hogere orde digitaal transmissiesysteem volgens figuur 1 is I het zendergedeelte van het systeem en II het ontvanger-gedeelte van het systeem. Het zendergedeelte I bevat de blokcodeer-10 inrichtingen 1, 2, 3 en 4, de multiplexer 6, de deler 5 en de vermenigvuldigers 7 en 9. Het ontvanggedeelte II bevat de blokdecodeerinrichtingen 12, 13, 14 en 15, de denultiplexer 11, de fasecomparator 16, de deler 19, de klokregenerator 17 en de schakelmatrix 18. De N onderling gesynchroniseerde digitale signaalstronen A, B, C en D worden 15 respektievelijk aan de signaalingang van één der blokcodeerinrichtingen I tot en net 4 toegevoerd. In het gegeven uitvoeringsvoorbeeld is N = 4. De inleesklokingangen van de blokcodeerinrichtingen 1 tot en met 4 zijn gezamenlijk via de leiding 70 verbonden met de klokingang 8 van het zendgedeelte I van het transmissiesysteem. De klokingang 8 2Q is enerzijds via een vijfdeler 5 en de leiding 71 verbonden met de klokingangen van de blokcodeerinrichtingen 1 tot en met 4, welke uit de vier digitale s ignaalstronen A tot en met D blokken van 5 bits vormen en anderzijds net de ingang van een 6-vermenigvuldiger 9.

De uitgang van de 6-vermenigvuldiger 9 is enerzijds via de leiding 72 25 verbonden net de inleesklokingangen van de multiplexer 6 en anderzijds via een 4-vermenigvuldiger verbonden met de uitleesklokuitgangen van de nultiplexer 6. Elk van de signaaluitgangen 60 tot en met 63 van de blokcodeerinri c htingen is verbonden met een signaalingang van de nultiplexer 6. De signaaluitgang 65 van de multiplexer 6 is via 3Q een digitaalpad 10 verbonden met de ingang 66 van het ontvanggedeelte II van het transmissiesysteem. De ingang 66 is enerzijds verbonden met de signaalingang van de denultiplexer 11 en anderzijds met de ingang van de klokregenerator 17. De uitgang van de klokregenerator 17 is enerzijds verbonden met de klokingang van de denultiplexer 11 35 en anderzijds met de ingang van een 4-deler 19. De uitgang van de deler 19 is verbonden met de inleesklokingangen van de blokdecodeer-inrichtingen 12 tot en met 15. Elk van de signaalingangen van de blokdecodeerinrichtingen 12 tot en net 15 is verbonden met een signaal- -v » Λ vti “??“" Ï £ V s ê 0 / «Λ * HIE.0001 5 uitgang van de demultiplexer 11. De signaaluitgangen van de blokdeco-deerlnrichtingen 12 tot en met 15 zijn ieder verbonden met een ingang van de matrixschakelaar 18. De uitgangen 40 tot en met 43 worden ieder verbonden met een Ingang van de fasecomparator 16, welke uitgang ver-s bonden is net de stuuringang van een schakelmatrix. Aan de uitgangen 44 tot en met 47 van de matrixschakelaar 18 staan de oorspronkelijke digitale signaalstroman A tot en met D weer ter beschikking in de juiste volgorde.

We veronderstellen, dat de vier binnenkomende digitale 10 signalen A tot en met D binaire signalen zijn met een symboolsnelheid (= bitsnelheid) van 140 Mb/s. Deze digitale stromen warden met behulp van het op de leiding 70 aanwezige kloksignaal van 140 MHz synchroon in de 5B/6B blokcodeerinrichtingen 1 tot en met 4 ingelezen. In de 5B/6B blokcodeerinrichtingen worden de 140 Mbit/s signaalstromen net 15 behulp van het op de leiding 71 aanwezige kloksignaal van 28 MHz in blokken van elk 5 symbolen lang verdeeld. De vijf bits blokken warden vervolgens in de blokcodeerinrichtingen vertaald in blokken van 6 bits. üit de blokdecodeerinrichtingen 1 tot en mat 4 konen uit hun respek-tieve uitgangen 60 tot en met 63 digitale signaalstromen van elk 20 6/5 x 140 = 168 Mbaud. De vier van de uitgangen 60 tot en met 63 van de blokcodeerinrichtingen 1 tot en met 4 komende digitale signaalstromen worden met behulp van het uit de vermenigvuldiger 9 komend kloksignaal, dat een frequentie heeft van 6 x 28 = 168 MHz, parallel in de multiplexer 6 ingelezen. Met behulp van de aan de uitgang van 25 de vermenigvuldiger 7 aanwezige kloksignaal, dat een digitale snelheid heeft van 4 x 168 = 672 MHz, wordt de digitale inhoud van de multiplexer 6 in serie uitgelezen.

In de vier parallelle 5B/6B blokcodeerinrichtingen worden de 6B woorden elk voorzien van een woordsynchronisatiekenmerk. Ctodat 30 de vier parallelle 5B/6B blokcodeerinrichtingen 1 tot en net 4 door hetzelfde kloksignaal van 28 MHz bestuurd worden en de blokcodeerinrichtingen 1 tot en met 4 identiek zijn, zullen de 6B woorden in fase aan de uitgangen 60 tot en met 63 van de blokcodeerinrichtingen verschijnen. Dit is schematisch aangegeven in het tijdvolgardediagram 35 van figuur 2. De met ópstaande streepjes symbolisch aangegeven woard-synchronisatiekenmerken K{1) ... K(4) kernen cp hetzelfde moment aan de uitgangen 60 ... 63 van de blokcodeerinrichtingen aan. Het onderlinge faseverschil tussen de synchronisatiekenmerken is dus gelijk aan 0 Λ 3 . ^ ƒ HIE.0001 6 0 graden. Met behulp van het aan de uitgang van de vermenigvuldiger 7 aanwezige kloksignaal van 672 MHz, worden telkens 4 bits met dezelfde indices achter elkaar gezet. Aan de uitgang 65 van de multiplexer 6 verschijnt een samengeseld digitaal signaal van de vorm, zoals in het 5 tijdvolgordediagram volgens figuur 2 is aangegeven.

Het samengesteld digitaal signaal wordt via het digitale pad 10 toegevoerd aan de ingang 66 van het ontvanggedeelte II van het digitale transmissiesysteem. Met behulp van de klokregenerator 17 wordt uit het samengestelde digitale signaal het kloksignaal terug-10 gewonnen, dat voor de verdere signaalbewerking in het ontvanggedeelte II van het transmissiesysteem gebruikt wordt. Het teruggewonnen kloksignaal van 672 MHz wordt toegevoerd aan klokingang van de multiplexer 11 en via een deler 19 toegevoerd aan de klokingangen van de blok-decodeerinrichtingen 12 tot en met 15. In de demultiplexer 11 worden 15 met behulp van het 672 MHz kloksignaal vier symbolen ingeschoven, welke symbolen vervolgens met een kloksignaal van 1/4 x 672 = 168 MHz parallel in de vier parallelle blokdecodeerinrichtingen 12 tot en met 15 worden ingelezen. Daarna worden met behulp van het 672 MHz kloksignaal vier nieuwe symbolen ingeschoven, welke symbolen vervolgens 20 met behulp van het kloksignaal van 168 MHz parallel in de vier parallelle blokdecodeerinrichtingen 12 tot en met 15 worden ingelezen, enzovoorts. In de tijdvolgordediagrammen volgens figuur 3 zijn de vier mogelijke fasestanden van de decodeerinleesklok (168 MHz) ten opzichte van de schuifklok (672 MHz) en daarbij aan de vier parallel-25 uitgangen van de demultiplexer optredende digitale signaalstromen ten opzichte van elkaar weergegeven. In het tijdvolgordediagram volgens figuur 3a zijn de vier woordsynchronisatiekenmerken K(1) ... K(4), alsmede de synchronisatiekenmerken K(10) ... K(40) met elkaar in fase. Dit houdt in, dat de demultiplexer 11 en de multiplexer 6 30 ten opzichte van elkaar gesynchroniseerd zijn. Aan de uitgangen 44 tot en met 47 van de blokdecodeer inrichtingen staan de respektieve digitale ingangssignaalstromen A, B, C en D van het transmissiesysteem weer ter beschikking.

Uit de tijdvolgordediagrammen volgens figuren 3b, 3c en 35 3d blijkt, dat de drie andere fasestanden een afwijkend fasepatroon in de woordsynchronisatiekenmerken K(1) ... K(4) tot gevolg hebben.

Het faseverschil tussen de woordsynchronisatiekenmerken is niet gelijk aan 0 graden, zoals aan de zendzijde I van het transmissiesysteem.

^ η 1 7 x 7 PH Ε.0001 7 . Λ

In alle drie van deze gevallen zijn de demultiplexer 11 en de multiplexer 6 ten opzichte van elkaar niet gesynchroniseerd.

In het tijdvolgordediagram volgens figuur 3b lopen de synchronisatiekenmarken K(1) en K(10) voor in tijd ten opzichte van g de andere synchronisatiekenmerken K(2) tot en met K(4) en K(20) tot en met K(40), respektievelijk. In het tijdvolgordediagram volgens figuur 3c lopen de synchronisatiekenmerken K(1) en K(2) voor ten opzichte van de synchronisatiekenmerken K(3) en K(4). Eveneens lopen de synchronisatiekenmerken K(10) en K(20) voor in tijd ten opzichte 10 van de kenmerken K(30) en K(40). In het tijdvolgordediagram volgens figuur 3d loopt het synchronisatiekenmerk K(4) achter in tijd ten opzichte van de andere kenmerken K(1) tot en met K(3). Eveneens loopt het kenmerk K (40) achter in tijd ten opzichte van de andere kenmerken K(10) tot en net K(30).

15 De fasestanden overeenkomstig de figuren 3b tot en met 3d worden met behulp van de fasevergelijkingsinrichting 16 gedetekteerd, waarna een regels ignaal aan de matrixschakelaar 18 wordt afgegeven voor het bewerkstelligen van synchronisatie tussen de multiplexer 6 en de demultiplexer 11. Wanneer door de fasevergelijker 16 een fase-2q stand overeenkomstig figuur 3a gedetekteerd wordt, zal met behulp van het door de fasevergelijker 16 af gegeven regelsignaal de matrixschakelaar 18 in de stand volgens figuur 4a ingesteld worden. De ingangen 54, 55, 56 en 57 warden met de respektieve uitgangen 44, 45, 46 en 47 doorverbonden. Aan de genoeirde uitgangen van de matrixscha-25 kelaar staan dan de oorspronkelijke digitale signaalstremen A, B, C en D in de juiste volgorde weer ter beschikking.

Wanneer door de fasevergelijker 16 een fasestand overeenkomstig figuur 3b gedetekteerd wordt, zal met behulp van het door de fasevergelijker 16 afgegeven regelsignaal de matrixschakelaar 18 30 in de stand volgens figuur 4b ingesteld worden. De ingangen 54, 55, 56 en 57 van de matrixschakelaar 18 worden met de respektieve uitgangen 45, 46, 47 en 44 doorverbonden. Aan de genoemde uitgangen van de matrixschakelaar 18 staan dan de oorspronkelijke digitale signaal-stremen A, B, C en D in de juiste volgorde weer ter beschikking.

35 Wanneer door de fasevergelijker 16 een fasestand overeen komstig figuur 3c gedetekteerd wordt, zal met behulp van het door de fasevergelijker 16 afgegeven regelsignaal de matrixschakelaar 18 in de stand volgens figuur 4c ingesteld worden. De ingangen 54, 55, a ö Q17 37 PEE.0001 8 56 en 57 van de matrixschakelaar 18 worden met de respektieve uitgangen 46, 47, 44 en 45 doorverbonden. Aan de genoemde uitgangen van de matrixschakelaar 18 staan dan de oorspronkelijke digitale signaal-stronen A, B, C en D in de juiste volgorde weer ter beschikking.

5 Wanneer de fasevergelijker 16 een fasestand volgens figuur 3d detekteert, zal met behulp van het door de fasevergelijker 16 af gegeven regels ignaal de matrixschakelaar 18 in de stand volgens figuur 4d ingesteld worden. De ingangen 54, 55, 56 en 57 van de matrixschakelaar 18 worden met de respektieve uitgangen 47, 44, 45 en 46 door-1Q verbonden. Aan de genoemde uitgangen van de matrixschakelaar 18 staan dan de oorspronkelijke digitale signaalstramen A, B, C en D in de juiste volgorde weer ter beschikking.

Het synchroniseren van het zendgedeelte en het ontvangge-deelte van een hogere orde digitaal transmissiesysteem met behulp 15 van een matrixschakelaar op de aangegeven wijze heeft het voordeel dat dit proces op een N maal lagere symboolsnelheid plaatsvindt.

In het geschetste voorbeeld is N = 4. Mede door het feit, dat de blokdecodeerinrichtingen 12 tot en net 15 eveneens op een N maal lagere symboolsnelheid bedreven worden, maakt het mogelijk dat genoemde 20 matrixschakelaar en blokdecodeerinrichtingen geïntegreerd kunnen worden ondanks de hoge symboolsnelheid van het bij de ingang 66 van het ontvanggedeelte II binnenkomende digitale signaal.

Het toepassen van de matrixschakelaar heeft verder het voordeel, dat geen informatie verloren gaat. Dit is een gevolg van 25 het feit, dat de blokdecodeerinrichtingen tijdens het synchroniseren van de multiplexer 6 en de demultiplexer 11 onderling niet uit synchronisatie geraken. Het verloren gaan van informatie is wel het geval bij die synchronisatiemethoden, waarbij met behulp van onderdrukking van één of meer klolqpulsen van de inleesklok van de demultiplexer 30 ervoor gezorgd wordt, dat de multiplexer en demultiplexer gesynchroniseerd worden. Bovendien vindt bij deze nethoden de pulsonderdrukking op de hoogste symboolsnelheid van het transmissiesysteem plaats.

Verder is het met de aangegeven methode van multiplexen mogelijk alle signaalverwerkingen, zoals scrambling, justificeren, 35 lijncoderen, foutbewaking en woordsynchronisatie te laten plaatsvinden op een N maal lagere symboolsnelheid. De multiplexer 6 en de demultiplexer 11 kunnen gerealiseerd worden met behulp van een simpele parallel/serie-omzetter en een simpele serie/parallel-omzetter. Ook 8531737 m· é· PE E.0001 9 ontbreekt de noodzaak van het toevoegen van framewoorden en langdurige f ramesynchronisatietechnieken.

In figuur 5 is een uitvoer ingsvoorbeeld van een blok-decodeerinrichting weergegeven. Het bevat een inputschuifregister 30, 5 een buffer 31, een deccdeereenheid 32, een outputschuifregister 33 en een woordsynchronisator 34. Met behulp van het aan de klokingang 36 aanwezige kloksignaal van 168 MHz wordt via de ingang 35 een woerd met 6 binaire symbolen in het serieregister 30 ingeschreven, zie bijvoorbeeld figuur 3a het woord a^ ... a^. Door de woordsynchronisator IQ 34 wordt na het detekteren van het synchronisatiekenmerk K(40) een puls afgegeven, waardoor de inhoud van het serieregister 30 wordt overgeheveld in de buffer 31. Genoemd woordsynchronis atiekenmerk wordt tevens via de leiding 40 toegevoerd naar een ingang van de fasevergelijker 16. Via de decodeereenheid 32 wordt het woord met 6 bi-l5 naire symbolen omgezet in een woord met 5 binaire symbolen, dat parallel wordt toegevoerd aan het outputregister 33. Met behulp van het aan de klokingang 37 aanwezige kloksignaal van 140 MHz wordt dit outputregister uitgelezen.

20 25 30 35 n ^ ^ ! 7 v 7 3v . * y -J /

Claims

1. Een hogere orde digitaal transmissiesysteem voorzien van een multiplexer met N parallel ingangen en een digitale demultiplexer met N paralleluitgangen voor transmissie van N onderling gesynchro-5 niseerde digitale signaalstromen over een gemeenschappelijk digitaal pad tussen de genoemde multiplexer en de genoemde demultiplexer, waarbij N ^ 2 is en waarbij de multiplexer is Ingericht voor het cyclische symboolsgewijze vervlechten van de digitale signaalstrcmen tot een samengestelde digitale signaalstroom, waarbij het transmissie-10 systeem tenminste een blokcodeerinrichting en tenminste een blokdeco-deerinrichting bevat, met het kenmerk, dat elk van de N digitale signaalstromen via een blokcodeerinrichting aan één van de parallel-ingangen van de multiplexer worden toegevoerd, dat de digitale signaalstromen onder besturing van een gemeenschappelijk kloksignaal 15 synchroon in de blokcodeerinrichtingen worden ingelezen en in de respektieve blokcodeerinrichtingen warden voorzien van een woord-synchronisatiekenmerk, dat de paralleluitgangen van de demultiplexer elk met de ingang van een blokdecodeerinrichting verbonden zijn, dat de aan de paralleluitgangen van de demultiplexer aangeboden signalen 20 onder besturing van het uit het samengestelde digitale signaal teruggewonnen kloksignaal in de respektieve blokdecodeerinrichtingen worden ingelezen, dat de uitgangen van de blokdecodeerinrichtingen elk net een ingang verbonden zijn van een matrixschakelaar, welke evenveel uitgangen als ingangen heeft, dat in een fasevergelijkings-25 inrichting de woordsynchronisatiekenmerken van de blokdecodeerinrichtingen met elkaar vergeleken worden, waarna als funktie van de gemeten faseverschillen tussen de genoemde woordsynchronisatiekenmerken elke ingang van de matr ixschakelaar doorverbonden wordt met een uitgang, zodanig dat aan de uitgangen van de matr ixschakelaar de oorspronkelijke 30 digitale signaalstromen weer in de juiste volgorde ter beschikking staan. 35 w -*< “7 V “9 4 -2 j * * 3 /