JPS6256035A - マルチプレクサとデマルチプレクサを有する高度デジタル通信系 - Google Patents
マルチプレクサとデマルチプレクサを有する高度デジタル通信系Info
- Publication number
- JPS6256035A JPS6256035A JP61136357A JP13635786A JPS6256035A JP S6256035 A JPS6256035 A JP S6256035A JP 61136357 A JP61136357 A JP 61136357A JP 13635786 A JP13635786 A JP 13635786A JP S6256035 A JPS6256035 A JP S6256035A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- digital signal
- block
- demultiplexer
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、マルチプレクサとデマルチプレクサを有する
高度デジタル通信系に関する。この通信系には、Ｎ個の
並列入力側を有するマルチプレクサが設けられ、Ｎ個の
並列出力側を有するデシタルデマルチプレクサが設けら
れ、マルチプレクサとデマルチプレクサの間にある共通
のデジタル伝送路を介して、相互に同期調整されたＮ個
のデジタル信号流が伝送される。この場合Ｎ≧２である
。またマルチプレクサはデジタル信号流のシンボルのイ
ンタリービングを周期的かつ逐次的に行なって合成デジ
タル信号涙金形成するように構成されており、さらに、
通信系内に少くとも１つのブロック符号化装置と少くと
も１つのブロック復号装置が設けられている。
高度デジタル通信系に関する。この通信系には、Ｎ個の
並列入力側を有するマルチプレクサが設けられ、Ｎ個の
並列出力側を有するデシタルデマルチプレクサが設けら
れ、マルチプレクサとデマルチプレクサの間にある共通
のデジタル伝送路を介して、相互に同期調整されたＮ個
のデジタル信号流が伝送される。この場合Ｎ≧２である
。またマルチプレクサはデジタル信号流のシンボルのイ
ンタリービングを周期的かつ逐次的に行なって合成デジ
タル信号涙金形成するように構成されており、さらに、
通信系内に少くとも１つのブロック符号化装置と少くと
も１つのブロック復号装置が設けられている。
従来技術
デジタルマルチプレクサでは、Ｎ個の入力信号（端局信
号）を組合わせて１つの出力信号流を形成する。デマル
チプレクサでは逆の操作が行なわ１′ｌ、る。入力信号
流の多重化はインクリーピングによって行なわれる。つ
まり、２進信号流１０１つのビットの後に２進信号流２
の１ビツトを続けるような形で信号流を組合わせるので
ある。この場合、合成出力信号流は、各人力信号流のデ
ジタルレートのＮ倍またはそれ以」二のデジタルレート
を有している。その理由は、出力信号流がそれ自身のフ
レームワードおよびいくつかのサービスビラトラ心安と
し、これらが出力信号流に付加されるからである。また
、端局信号流と多重化信号との間の周波数差を補償する
措置もとられている。各端局信号は固有の自走周波数を
有しているので、この措置が必要となる。この目的で、
アイドルビットおよびアイドルビットの状態を表示する
制御ビットが多重化信号に挿入される。この方法はポジ
ティブ ジャステイフイケーション（Ｐｏ５ｉｔｉｖｅ
ｊｕｓｔ、１ｆｉｅａｔ、ｉｏｎ ）と呼ばれ、プレジ
オクロナス同期された（ ｐｌｅｉｓｉｏｃｈｒｏｎｏ
ｕｓ ）信号流を多重化する最も簡単な方法である。
号）を組合わせて１つの出力信号流を形成する。デマル
チプレクサでは逆の操作が行なわ１′ｌ、る。入力信号
流の多重化はインクリーピングによって行なわれる。つ
まり、２進信号流１０１つのビットの後に２進信号流２
の１ビツトを続けるような形で信号流を組合わせるので
ある。この場合、合成出力信号流は、各人力信号流のデ
ジタルレートのＮ倍またはそれ以」二のデジタルレート
を有している。その理由は、出力信号流がそれ自身のフ
レームワードおよびいくつかのサービスビラトラ心安と
し、これらが出力信号流に付加されるからである。また
、端局信号流と多重化信号との間の周波数差を補償する
措置もとられている。各端局信号は固有の自走周波数を
有しているので、この措置が必要となる。この目的で、
アイドルビットおよびアイドルビットの状態を表示する
制御ビットが多重化信号に挿入される。この方法はポジ
ティブ ジャステイフイケーション（Ｐｏ５ｉｔｉｖｅ
ｊｕｓｔ、１ｆｉｅａｔ、ｉｏｎ ）と呼ばれ、プレジ
オクロナス同期された（ ｐｌｅｉｓｉｏｃｈｒｏｎｏ
ｕｓ ）信号流を多重化する最も簡単な方法である。
長い距離にわたってデシタル信号を伝送する場合、デジ
タル信号をデジタル伝送路に適合させるために、通信系
の送信部で符号化し、受信部で復号する。デジタル伝送
路は、平衡対ケーブル、同軸ケーブル、光ファイバ、空
間等である。符号化および復号を行なう理由の１つは、
直流成分を抑圧して通信系内での交流結合を可能とし、
かつ伝送ケーブルを介して通信系から再生中継器へ直流
を供給するためである。もう１つの目的は、伝送される
デジタル信号のパルス密度を高めること、あるいは、再
生中継回路で必要なクロック信号を再生できるような最
小パルス密度を保証することである。
タル信号をデジタル伝送路に適合させるために、通信系
の送信部で符号化し、受信部で復号する。デジタル伝送
路は、平衡対ケーブル、同軸ケーブル、光ファイバ、空
間等である。符号化および復号を行なう理由の１つは、
直流成分を抑圧して通信系内での交流結合を可能とし、
かつ伝送ケーブルを介して通信系から再生中継器へ直流
を供給するためである。もう１つの目的は、伝送される
デジタル信号のパルス密度を高めること、あるいは、再
生中継回路で必要なクロック信号を再生できるような最
小パルス密度を保証することである。
ブロック符号化装置の中では、一般に符号翻訳テーブル
と呼ばれるテーブルが使用される。
と呼ばれるテーブルが使用される。
このようなテーブルは、例えば「ＰｈｉｌｉｐｓＴｅｌ
ｅｃｏｍｍｕｒｉｃａｔ；ｉｏｎ Ｒｅｖｉｅｗ Ｊ
第３４巻、第５号（１９７６年６月２日）第７２〜８
６頁に記載されている。符号化装置の入力側には直列／
並列変換器が設けられている。この変換器は、その入力
側に加わるビット流を分割して所定のｎビットから成る
順次連続したブロックを形成する。ｎビットブロックは
、特別な命令に応じて、翻訳コードマトリクスによって
新しいｍシンボルブロックに変換される。ｍ個のシンボ
ルから成るブロックは符号化装置の出力側で並列／直列
変換器によってビット流に逆変換される。
ｅｃｏｍｍｕｒｉｃａｔ；ｉｏｎ Ｒｅｖｉｅｗ Ｊ
第３４巻、第５号（１９７６年６月２日）第７２〜８
６頁に記載されている。符号化装置の入力側には直列／
並列変換器が設けられている。この変換器は、その入力
側に加わるビット流を分割して所定のｎビットから成る
順次連続したブロックを形成する。ｎビットブロックは
、特別な命令に応じて、翻訳コードマトリクスによって
新しいｍシンボルブロックに変換される。ｍ個のシンボ
ルから成るブロックは符号化装置の出力側で並列／直列
変換器によってビット流に逆変換される。
このビット流はデジタル伝送路（ケーブル、光ファイバ
）を介してデジタル通信系の受信部へ伝送される。受信
部に入力したビット流には、復号装置によって上記と逆
の操作が加えられる。
）を介してデジタル通信系の受信部へ伝送される。受信
部に入力したビット流には、復号装置によって上記と逆
の操作が加えられる。
このような符号化装置および復号装置は、例えば、１９
７０年３月１６日〜１８日にローマで開かれた（Ｊ １
７ ｔ、ｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｇｒ
ｅｓｓ ｏｎＥｌｅｃｔ、ｒｏｎｉｃ８ Ｊの会議録第
２７５〜２８６頁に記載されている。
７０年３月１６日〜１８日にローマで開かれた（Ｊ １
７ ｔ、ｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｇｒ
ｅｓｓ ｏｎＥｌｅｃｔ、ｒｏｎｉｃ８ Ｊの会議録第
２７５〜２８６頁に記載されている。
発明の解決すべき問題点
以上述べたような高度デジタル多重化装置は例えばＣ、
Ｃ，Ｉ 、Ｔ、Ｔ勧告Ｇ９２２に開示されている。そこ
には、４つの１４０ Ｍｂｉｔ、／ｓ端局信号流を有す
る多重化装置のフレーム構造が記載されている。それに
よるとフレーム長は２６８８ビツトであり、次のような
個別要素から成っている。つまり、１つの１２ビツトフ
レ一ム同期ワー ド、４つのサービスビット、各端局信
号流のための４つの５ビツト調整制御ワード、同じく各
端局信号流のための４つの調整可能ビット、そして４つ
の端局信号流の情報を収容する２６４８個のタイムスロ
ットである。この場合ブロック符号化装置はマルチプレ
クサの後に配置され、ブロック復号装置はデマルチプレ
クサの前に配置されている。その結果、ブロック符号化
装置とブロック復号装置は最大線路レート（ラインビッ
トレート）で動作しなければならない。この線路レート
が５６５ Ｍｂｉｔ、を上回ると、符号化装置および復
号装置の構成に大きな問題が生じ、例えば低損失なデジ
タルモジュールが必要となる。しかし、現在の産業用集
積化技術の水準では、このようなモジュールの製作は不
可能であるか、可能だとしても非常な困難が伴う。従っ
て、簡単なデジタル通信系と同じ設計原理を高度デジタ
ル通信系に適用することはできない。
Ｃ，Ｉ 、Ｔ、Ｔ勧告Ｇ９２２に開示されている。そこ
には、４つの１４０ Ｍｂｉｔ、／ｓ端局信号流を有す
る多重化装置のフレーム構造が記載されている。それに
よるとフレーム長は２６８８ビツトであり、次のような
個別要素から成っている。つまり、１つの１２ビツトフ
レ一ム同期ワー ド、４つのサービスビット、各端局信
号流のための４つの５ビツト調整制御ワード、同じく各
端局信号流のための４つの調整可能ビット、そして４つ
の端局信号流の情報を収容する２６４８個のタイムスロ
ットである。この場合ブロック符号化装置はマルチプレ
クサの後に配置され、ブロック復号装置はデマルチプレ
クサの前に配置されている。その結果、ブロック符号化
装置とブロック復号装置は最大線路レート（ラインビッ
トレート）で動作しなければならない。この線路レート
が５６５ Ｍｂｉｔ、を上回ると、符号化装置および復
号装置の構成に大きな問題が生じ、例えば低損失なデジ
タルモジュールが必要となる。しかし、現在の産業用集
積化技術の水準では、このようなモジュールの製作は不
可能であるか、可能だとしても非常な困難が伴う。従っ
て、簡単なデジタル通信系と同じ設計原理を高度デジタ
ル通信系に適用することはできない。
本発明の目的は、冒頭で述べた高度デジタル通信系に対
して、上述の問題を解決する新しい設計原理を提供する
ことである。
して、上述の問題を解決する新しい設計原理を提供する
ことである。
問題点を解決するための手段
本発明によれば、この目的は次のようにして達成される
。すなわち、Ｎ個のデジタル信号流のそれぞれを、ブロ
ック符号化装置を介してマルチプレクサの並列入力側の
１つに供給し、各デジタル信号流を共通クロック信号の
制御下で同期調整しながらブロック符号化装置に供給し
、各ブロック符号化装置の中でデジタル信号流にワード
同期標識を付与し、デマルチプレクサの並列出力側の各
々をブロック復号装置の入力側と接続し、デマルチプレ
クサの並列出力側に生じた信号を合成デジタル信号から
再生されたクロック信号の制御下で各ブロック復号装置
に供給し、ブロック復号装置の出力側をそれぞれマトリ
クススイッチの入力側と接続し、該マトリクススイッチ
が入力端と同数の出力側を有するようにし、位相比較装
置の中で各ブロック復号装置のワード同期標識を相互に
比較し各ワード同期標識間で測定された位相差の関数と
してマトリクススイッチの各入力側を出力側と通し接続
し、その結果マトリクススイッチの出力側に原デジタル
信号流を正しい順序で得るのである。
。すなわち、Ｎ個のデジタル信号流のそれぞれを、ブロ
ック符号化装置を介してマルチプレクサの並列入力側の
１つに供給し、各デジタル信号流を共通クロック信号の
制御下で同期調整しながらブロック符号化装置に供給し
、各ブロック符号化装置の中でデジタル信号流にワード
同期標識を付与し、デマルチプレクサの並列出力側の各
々をブロック復号装置の入力側と接続し、デマルチプレ
クサの並列出力側に生じた信号を合成デジタル信号から
再生されたクロック信号の制御下で各ブロック復号装置
に供給し、ブロック復号装置の出力側をそれぞれマトリ
クススイッチの入力側と接続し、該マトリクススイッチ
が入力端と同数の出力側を有するようにし、位相比較装
置の中で各ブロック復号装置のワード同期標識を相互に
比較し各ワード同期標識間で測定された位相差の関数と
してマトリクススイッチの各入力側を出力側と通し接続
し、その結果マトリクススイッチの出力側に原デジタル
信号流を正しい順序で得るのである。
実施例
次に図面を参照しながら実施例について本発明の詳細な
説明する。
説明する。
第１図に示す高度デジタル通信系において、■は送信部
、■は受信部である。送信部Ｉには、ブロック符号化装
置１．２．３，４、マルチプレクサ６、分周器５、およ
び周波数逓倍器Ｔ。
、■は受信部である。送信部Ｉには、ブロック符号化装
置１．２．３，４、マルチプレクサ６、分周器５、およ
び周波数逓倍器Ｔ。
９が設けられている。一方受信部■には、ブロック復号
装置１２，１３．１４，１５、デマルチプレクサ１１、
位相比較器１６、分周器１９、クロック再生器１７およ
びマトリクススイッチ１８が設けられている。相互に同
期化されたＮ個のデジタル信号流Ａ、Ｂ、Ｃ，Ｄが、各
々のブロック符号化装置１〜４の信号入力側へ供給され
ている。従ってこの実施例ではＮ＝４である。ブロック
符号化装置１〜４の書込みクロック入力側は、線路７０
を介して、送信部１のクロック入力側８と接続されてい
る。クロック入力側８は、分周比１４の分周器５および
線路７１を介して、ブロック符号化装置１〜４のクロッ
ク入力側および係数６の周波数逓倍器９の入力側と接続
されている。ブロック符号化装置は、４つのデシタル信
号流Ａ−Ｄから５ ｂｉｔ、ブロックを形成する。周波
数逓倍器９は、線路１２を介してマルチプレクサ６の書
込みクロック入力側と接続され、係数４の周波数逓倍器
７を介してマルチプレクサ６の読出しクロック入力側と
接続されている。各ブロック符号化装置の信号出力側６
０〜６３は、マルチプレクサ６の信号入力側と接続され
ている。マルチプレクサ６の信号出力側は、デジタル伝
送路１０を介して受信部■の入力側６６と接続されてい
る。入力側６６は、デマルチプレクサ１１の信号入力側
およびクロック再生器１７の入力側に接続されている。
装置１２，１３．１４，１５、デマルチプレクサ１１、
位相比較器１６、分周器１９、クロック再生器１７およ
びマトリクススイッチ１８が設けられている。相互に同
期化されたＮ個のデジタル信号流Ａ、Ｂ、Ｃ，Ｄが、各
々のブロック符号化装置１〜４の信号入力側へ供給され
ている。従ってこの実施例ではＮ＝４である。ブロック
符号化装置１〜４の書込みクロック入力側は、線路７０
を介して、送信部１のクロック入力側８と接続されてい
る。クロック入力側８は、分周比１４の分周器５および
線路７１を介して、ブロック符号化装置１〜４のクロッ
ク入力側および係数６の周波数逓倍器９の入力側と接続
されている。ブロック符号化装置は、４つのデシタル信
号流Ａ−Ｄから５ ｂｉｔ、ブロックを形成する。周波
数逓倍器９は、線路１２を介してマルチプレクサ６の書
込みクロック入力側と接続され、係数４の周波数逓倍器
７を介してマルチプレクサ６の読出しクロック入力側と
接続されている。各ブロック符号化装置の信号出力側６
０〜６３は、マルチプレクサ６の信号入力側と接続され
ている。マルチプレクサ６の信号出力側は、デジタル伝
送路１０を介して受信部■の入力側６６と接続されてい
る。入力側６６は、デマルチプレクサ１１の信号入力側
およびクロック再生器１７の入力側に接続されている。
クロック再生器１７の出力側は、デマルチプレクサ１１
のクロック入力側および分周比１４の分周器１９の入力
端と接続されている。
のクロック入力側および分周比１４の分周器１９の入力
端と接続されている。
分周期１９の出力側はブロック復号装置１２〜１５の書
込みクロック入力側と接続されている。
込みクロック入力側と接続されている。
各ブロック復号装置１２〜１５の信号入力側はデマルチ
プレクサ１１の信号出力側と接続されている。ブロック
復号装置の信号出力側５４〜５７はマトリクススイッチ
１８の入力側と接続されている。またブロック復号装置
の出力側４０〜４３は位相比較器１６の入力側と接続さ
れ、その出力側はマトリクススイッチの制御入力側と接
続されている。マトリクススイッチ１８の出力側４４〜
４７には、原デシタル信号流Ａ−Ｄかもとの順序で現わ
れる。
プレクサ１１の信号出力側と接続されている。ブロック
復号装置の信号出力側５４〜５７はマトリクススイッチ
１８の入力側と接続されている。またブロック復号装置
の出力側４０〜４３は位相比較器１６の入力側と接続さ
れ、その出力側はマトリクススイッチの制御入力側と接
続されている。マトリクススイッチ１８の出力側４４〜
４７には、原デシタル信号流Ａ−Ｄかもとの順序で現わ
れる。
ここで、入力デジタル信号Ａ−Ｄは１４０Ｍｂｉｚ／ｓ
のシンボルレート（＝ビットレート）を有する２通信号
とする。デジタル信号流Ａ〜Ｄは、線路７０に現われる
１ ４０ ＭＨ７，クロック信号によって同期調整され
ながら、５Ｂ／６Ｂブロック符号化装置１〜４に供給さ
れる。５Ｂ／６Ｂブロック符号化装置に入力した１ ４
０ Ｍｂｉｚ／ｓ信号流は線路７１上の２８ ＭＨｚク
ロック信号によって分周され、それぞれ５シンボル長の
ブロックが形成される。この５ ｂｉｔ、ブロックはブ
ロック符号化装置内で６ｂ１ｔブロツクに変換される。
のシンボルレート（＝ビットレート）を有する２通信号
とする。デジタル信号流Ａ〜Ｄは、線路７０に現われる
１ ４０ ＭＨ７，クロック信号によって同期調整され
ながら、５Ｂ／６Ｂブロック符号化装置１〜４に供給さ
れる。５Ｂ／６Ｂブロック符号化装置に入力した１ ４
０ Ｍｂｉｚ／ｓ信号流は線路７１上の２８ ＭＨｚク
ロック信号によって分周され、それぞれ５シンボル長の
ブロックが形成される。この５ ｂｉｔ、ブロックはブ
ロック符号化装置内で６ｂ１ｔブロツクに変換される。
従ってブロック符号化装置１〜４の出力側には、６１５
ｘ １４０ ＝ １６８ Ｍｂａｕｄのデジタル信号流
が現われる。ブロック符号化装置の出力側６０〜６３に
生じた４つのデジタル信号流は、周波数逓倍器９の発生
したクロック信号によってマルチプレクサ６に並列に供
給される。周波数逓倍器９が発生するクロック信号の周
波数は６ Ｘ ２８ ＝ １６８ ＭＨｚである。マル
チプレクサ６のデジタル信号内容は、周波数逓倍器７の
出力側に現われるクロック信号によって直列に読出され
る。このクロック信号のデジタルレートは４ Ｘ １６
８ ＝ ６７２ ＭＨｚである。
ｘ １４０ ＝ １６８ Ｍｂａｕｄのデジタル信号流
が現われる。ブロック符号化装置の出力側６０〜６３に
生じた４つのデジタル信号流は、周波数逓倍器９の発生
したクロック信号によってマルチプレクサ６に並列に供
給される。周波数逓倍器９が発生するクロック信号の周
波数は６ Ｘ ２８ ＝ １６８ ＭＨｚである。マル
チプレクサ６のデジタル信号内容は、周波数逓倍器７の
出力側に現われるクロック信号によって直列に読出され
る。このクロック信号のデジタルレートは４ Ｘ １６
８ ＝ ６７２ ＭＨｚである。
並列接続された４つの５Ｂ／６Ｂブロック符号化装置１
〜４の中で、各６Ｂワードにワード同期標識が設けられ
る。５ ＢＩ３ Ｂブロック符号化装置１〜４は同一の
構成を有し、また同じ２３ ＭＨｚクロック信号によっ
て制御されるので６Ｂ信号は出力側６０〜６３に同一の
位相で現われる。第２図はこの点について示す時間−順
序ダイアグラムである。第２図にタテ線で示したワード
同期標識Ｋ（１）〜Ｋ（４）は、同じ時点にブロック符
号化装置の出力側６０〜６３に現われる。従って、同期
標識間の位相差はゼロに等しい。周波数逓倍器７の出力
側に生じる６７２ ＭＨｚクロック信号によって、同じ
番号を有する４つのピントが常に順次連続して配列され
る。第２図に示した形態の合成デジタル信号はマルチプ
レクサ６の出力側６５に現われる。
〜４の中で、各６Ｂワードにワード同期標識が設けられ
る。５ ＢＩ３ Ｂブロック符号化装置１〜４は同一の
構成を有し、また同じ２３ ＭＨｚクロック信号によっ
て制御されるので６Ｂ信号は出力側６０〜６３に同一の
位相で現われる。第２図はこの点について示す時間−順
序ダイアグラムである。第２図にタテ線で示したワード
同期標識Ｋ（１）〜Ｋ（４）は、同じ時点にブロック符
号化装置の出力側６０〜６３に現われる。従って、同期
標識間の位相差はゼロに等しい。周波数逓倍器７の出力
側に生じる６７２ ＭＨｚクロック信号によって、同じ
番号を有する４つのピントが常に順次連続して配列され
る。第２図に示した形態の合成デジタル信号はマルチプ
レクサ６の出力側６５に現われる。
この合成デジタル信号は、デシタル伝送路１０を介して
受信部■の入力側６６へ伝送される。クロック再生器１
７を用いて、合成デジタル信号からクロック信号が再生
され、このクロック信号は受信部内での信号処理のため
に用いられる。再生された６ ７２ ＭＨｚクロック信
号はデマルチプレクサ１１に供給され、また分周器１９
を介してブロック復号装置１２〜１５のクロック入力側
へ供給される。６７２ ＭＨｚクロック信号によって、
４つのシンボルがデマルチプレクサ１１に入力される。
受信部■の入力側６６へ伝送される。クロック再生器１
７を用いて、合成デジタル信号からクロック信号が再生
され、このクロック信号は受信部内での信号処理のため
に用いられる。再生された６ ７２ ＭＨｚクロック信
号はデマルチプレクサ１１に供給され、また分周器１９
を介してブロック復号装置１２〜１５のクロック入力側
へ供給される。６７２ ＭＨｚクロック信号によって、
４つのシンボルがデマルチプレクサ１１に入力される。
これらのシンボルは周波数″／４ｘ ６７２ ＝ １６
８ ＭＨｚのクロック信号によって４つのブロック復号
装置１２〜１５に並列に供給される。続いて、６７２Ｍ
Ｉ（ｚクロック信号によってさらに４つのシンボルがデ
マルチプレクサ１１に入力し、これらのシンボルは１６
８ ＭＨｚクロック信号によってブロック復号装置１２
〜１５に並列に供給される。以下、このような過程が繰
返される。第３図ａ〜（１は復号器書込みクロック（、
１６８ＭＨｚ ）とシフトクロック（６７８ＭＨｚ ）
との間に生じ得る４つの位相関係と、デマルチプレクサ
１１の４つの並列出力側に現われるデジタル信号流とを
示す時間ダイヤグラムである。第６図ａでは、４つのワ
ード同期標識Ｋ （１）〜Ｋ（４）が、従って同期標識
Ｋ （１０）〜Ｋ （４Ｉも、相互に同位相にある。こ
れはデマルチプレクサ１１とマルチプレクサ６とが相互
に同期調整されていることを意味する。従って、ブロッ
ク復号装置の出力側４４〜４７でもとの入力デジタル信
号流Ａ、Ｂ、Ｃ，Ｄが再び得られる。
８ ＭＨｚのクロック信号によって４つのブロック復号
装置１２〜１５に並列に供給される。続いて、６７２Ｍ
Ｉ（ｚクロック信号によってさらに４つのシンボルがデ
マルチプレクサ１１に入力し、これらのシンボルは１６
８ ＭＨｚクロック信号によってブロック復号装置１２
〜１５に並列に供給される。以下、このような過程が繰
返される。第３図ａ〜（１は復号器書込みクロック（、
１６８ＭＨｚ ）とシフトクロック（６７８ＭＨｚ ）
との間に生じ得る４つの位相関係と、デマルチプレクサ
１１の４つの並列出力側に現われるデジタル信号流とを
示す時間ダイヤグラムである。第６図ａでは、４つのワ
ード同期標識Ｋ （１）〜Ｋ（４）が、従って同期標識
Ｋ （１０）〜Ｋ （４Ｉも、相互に同位相にある。こ
れはデマルチプレクサ１１とマルチプレクサ６とが相互
に同期調整されていることを意味する。従って、ブロッ
ク復号装置の出力側４４〜４７でもとの入力デジタル信
号流Ａ、Ｂ、Ｃ，Ｄが再び得られる。
第６図ｂ−ｄに示す時間−順序ダイヤグラムから分るよ
うに、他の６つの位相関係では異なる位相パターンがワ
ード同期標識Ｋ（１）〜Ｋ（４）に生じる。この時、各
ワード同期標識の間の位相差はゼロではない。これは送
信部でも同じである。これらのすべての場合において、
デマルチプレクサ１１とマルチプレクサ６とは同期して
いない。
うに、他の６つの位相関係では異なる位相パターンがワ
ード同期標識Ｋ（１）〜Ｋ（４）に生じる。この時、各
ワード同期標識の間の位相差はゼロではない。これは送
信部でも同じである。これらのすべての場合において、
デマルチプレクサ１１とマルチプレクサ６とは同期して
いない。
第６図すにおいて、ワード同期標識Ｋ（１）およびＫＱ
Ｏ）は、他（］ＪｔＪＪｉ識Ｋｆ２１〜Ｋ（４）オヨヒ
ＫＣ’ｆ）１〜Ｋ （４０）に対して時間的に進んでい
る。第６図Ｃの時間−順序ダイヤグラムでは、同期標識
Ｋ （１１、Ｋ（２）が同期標識Ｋ （３） 、Ｋ （
４）に対して進んでいる。
Ｏ）は、他（］ＪｔＪＪｉ識Ｋｆ２１〜Ｋ（４）オヨヒ
ＫＣ’ｆ）１〜Ｋ （４０）に対して時間的に進んでい
る。第６図Ｃの時間−順序ダイヤグラムでは、同期標識
Ｋ （１１、Ｋ（２）が同期標識Ｋ （３） 、Ｋ （
４）に対して進んでいる。
同期標識ＫＱＯ）、Ｋ＠も同期標識ＫＣ３Ｑ、Ｋ（４０
に対して進んでいる。第６図ｄにおいては、同期標識Ｋ
（４）が他の同期標識Ｋ（１）〜Ｋ（３）に対して遅れ
ており、同期標識Ｋ（４１もＫ（１０１〜ＫＣ３０１に
対して遅れている。
に対して進んでいる。第６図ｄにおいては、同期標識Ｋ
（４）が他の同期標識Ｋ（１）〜Ｋ（３）に対して遅れ
ており、同期標識Ｋ（４１もＫ（１０１〜ＫＣ３０１に
対して遅れている。
第６図ｂ−ａに示す位相位置は位相比較器１６によって
検出される。位相比較器は、マルチプレクサ６とデマル
チプレクサ１１を同期させるためにマトリクススイッチ
１６へ制御信号を供給する。位相比較器１６が第６図ａ
に示す位相位置を検出すると、その制御信号によってマ
トリクススイッチ１８が第４図ａに示すような位置に調
節される。マトリクススイッチの入力側５４，５５．５
６．５７はそれぞれ出力側４４．４５．４６．４７と接
続される。原デジタル信号流Ａ、Ｂ、Ｃ，Ｄは、マトリ
クススイッチの出力側に正しい順序で得られる。
検出される。位相比較器は、マルチプレクサ６とデマル
チプレクサ１１を同期させるためにマトリクススイッチ
１６へ制御信号を供給する。位相比較器１６が第６図ａ
に示す位相位置を検出すると、その制御信号によってマ
トリクススイッチ１８が第４図ａに示すような位置に調
節される。マトリクススイッチの入力側５４，５５．５
６．５７はそれぞれ出力側４４．４５．４６．４７と接
続される。原デジタル信号流Ａ、Ｂ、Ｃ，Ｄは、マトリ
クススイッチの出力側に正しい順序で得られる。
位相比較器１６が第６図すに示す位相関係を検出すると
、制御信号によってマトリクススイッチ１８は第４図す
の位置に調節される。この時、マトリクススイッチの入
力側５４と出力側４５．５５と４６．５６と４７．５７
と４４がそれぞれ通し接続される。原デジタル信号流Ａ
。
、制御信号によってマトリクススイッチ１８は第４図す
の位置に調節される。この時、マトリクススイッチの入
力側５４と出力側４５．５５と４６．５６と４７．５７
と４４がそれぞれ通し接続される。原デジタル信号流Ａ
。
Ｂ、Ｃ，Ｄはこれらの出力側に正しい順序で得られる。
第６図Ｃの位相位置が検出されると、位相比較器１６の
制御信号によって、マトリクススイッチ１８は第４図Ｃ
の位置に調節される。マトリクススイッチ１８の入力側
５４は出力側４６と接続され、５５は４７．５６は４４
．５７は４５とそれぞれ通し接続される。原デジタル信
号流Ａｒ Ｂ＋ ｃ ＋ Ｄは、上述の出力側に正しい
順序で現われる。
制御信号によって、マトリクススイッチ１８は第４図Ｃ
の位置に調節される。マトリクススイッチ１８の入力側
５４は出力側４６と接続され、５５は４７．５６は４４
．５７は４５とそれぞれ通し接続される。原デジタル信
号流Ａｒ Ｂ＋ ｃ ＋ Ｄは、上述の出力側に正しい
順序で現われる。
位相比較器１６が第６図ｄの位相位置を検出すると、そ
の制御信号によってマトリクススイッチ１８が第４図ｄ
に示される位置に調節される。この時マトリクススイッ
チの入力側５４は出力側４Ｔと、５５は４４と、５６は
４５と、５γは４６とそれぞれ通し接続される。マトリ
クススイッチ１８の出力側には、原デジタル信号流Ａ、
Ｂ、Ｃ，Ｄが正しい順序で現われる。
の制御信号によってマトリクススイッチ１８が第４図ｄ
に示される位置に調節される。この時マトリクススイッ
チの入力側５４は出力側４Ｔと、５５は４４と、５６は
４５と、５γは４６とそれぞれ通し接続される。マトリ
クススイッチ１８の出力側には、原デジタル信号流Ａ、
Ｂ、Ｃ，Ｄが正しい順序で現われる。
上述のようにマトリクススイッチを用いて高度デシタル
通信系の送信部と受信部を同期調整すれば、シンボルレ
ートのＮ分の１の速度でこの同期調整を行なえばよいの
で有利である。この実施例ではＮ＝４である。ブロック
復号装置１２〜１５もシンボルクロックのＮ分の１の速
度で動作する。このことも−因となって、受信部■の入
力側６６に到来するデジタル信号のシンボルクロックが
かなり高いにもかかわらず、マトリクススイッチとブロ
ック復号装置を集積化することができる。
通信系の送信部と受信部を同期調整すれば、シンボルレ
ートのＮ分の１の速度でこの同期調整を行なえばよいの
で有利である。この実施例ではＮ＝４である。ブロック
復号装置１２〜１５もシンボルクロックのＮ分の１の速
度で動作する。このことも−因となって、受信部■の入
力側６６に到来するデジタル信号のシンボルクロックが
かなり高いにもかかわらず、マトリクススイッチとブロ
ック復号装置を集積化することができる。
マトリクススイッチを用いる場合の別の利点は、情報が
失なわれないということである。と言５のも、マルチプ
レクサ６とデマルチプレクサ１１を同期調整している間
にも、ブロック復号装置相互間の同期は維持されるから
である。
失なわれないということである。と言５のも、マルチプ
レクサ６とデマルチプレクサ１１を同期調整している間
にも、ブロック復号装置相互間の同期は維持されるから
である。
これに対して、デマルチプレクサ書込みクロックの１つ
または複数のクロックパルスを抑圧することによってマ
ルチプレクサとデマルチプレクサを同期調整する同期方
法では情報が失なわれてしまう。さらにこのような方法
では、通信系の最高のシンボルレートでパルス抑圧を行
なわなければならない。
または複数のクロックパルスを抑圧することによってマ
ルチプレクサとデマルチプレクサを同期調整する同期方
法では情報が失なわれてしまう。さらにこのような方法
では、通信系の最高のシンボルレートでパルス抑圧を行
なわなければならない。
また、本発明による多重化方法を使用すればスクランプ
リング、調整、ライン符号化、エラー監視、シンざルロ
ートのＮ分の１の速度でのワード同期等のすべての信号
処理が行なえる。
リング、調整、ライン符号化、エラー監視、シンざルロ
ートのＮ分の１の速度でのワード同期等のすべての信号
処理が行なえる。
マルチプレクサ６およびデマルチプレクサ１１は、シン
ボル並列／直列変換器およびシンボル直列／並列変換器
によって構成できる。さらにフレームワードや延長フレ
ーム同期ワードを付加する必要はない。
ボル並列／直列変換器およびシンボル直列／並列変換器
によって構成できる。さらにフレームワードや延長フレ
ーム同期ワードを付加する必要はない。
第５図はブロック復号装置の実施例を示すブロック図で
ある。ここでブロック復号装置は、入力シフトレジスタ
３０、バッファ３１、復号ユニット３２、出力シフトレ
ジスタ３３およびワード同期化装置３４から成っている
。クロッ、り入力側３６に加わる１ ６８ ＭＨｚクロ
ック信号によって、６個の２進シンボルを有するワード
が入力側３５を介して直列レジスタ３０に書込まれる。
ある。ここでブロック復号装置は、入力シフトレジスタ
３０、バッファ３１、復号ユニット３２、出力シフトレ
ジスタ３３およびワード同期化装置３４から成っている
。クロッ、り入力側３６に加わる１ ６８ ＭＨｚクロ
ック信号によって、６個の２進シンボルを有するワード
が入力側３５を介して直列レジスタ３０に書込まれる。
例えば第６図ａから分るように、１つのワードは６個の
シンボルａ工〜ａ６から成っている。ワード同期化装置
３４は同期標識Ｋ （４０１を検出するとパルスを発生
する。このパルスＶこ応答して直列レジスタ３０の内容
がバッファ３１に転送される。ワード同期標識は線路４
０を介して位相比較器１６にも供給される。復号ユニッ
ト３２によって、６個の２進シンボルを有するワードが
５個の２進シンボルを有するワードに変換され、これが
出力レジスタ３３に並列に供給される。出力レジスタの
内容は、クロック入力側３７に加わる１ ４０ ＭＨｚ
クロック信号によって読出される。
シンボルａ工〜ａ６から成っている。ワード同期化装置
３４は同期標識Ｋ （４０１を検出するとパルスを発生
する。このパルスＶこ応答して直列レジスタ３０の内容
がバッファ３１に転送される。ワード同期標識は線路４
０を介して位相比較器１６にも供給される。復号ユニッ
ト３２によって、６個の２進シンボルを有するワードが
５個の２進シンボルを有するワードに変換され、これが
出力レジスタ３３に並列に供給される。出力レジスタの
内容は、クロック入力側３７に加わる１ ４０ ＭＨｚ
クロック信号によって読出される。
発明の効果
本発明によれば、通信系の最大ビットレートが５６５
Ｍｂｉｔ ／ ｓを上回る場合でも、必要なデジタルモ
ジュールを集積化することができる。
Ｍｂｉｔ ／ ｓを上回る場合でも、必要なデジタルモ
ジュールを集積化することができる。
第１図は本発明による高度デジタル通信系の実施例を示
すブロック図、第２図はマルチプレクサに入出力するデ
ジタル信号流の時間−順序を表わす図、第６図ａ ＝
ｄはデマルチプレクサに入出力する信号流に生じつる４
つの位相位置を示す時間−順序を表わす図、第４図ａ
−ｄはワード同期標識の位相差の関数であるマトリクス
スイッチの４つの接続位置を示す図、第５図はブロック
復号装置の実施例のブロック図である。 １・・・送信部、■・・・受信部、Ａ−Ｄ・・・デジタ
ル信号流、１〜４・・・ブロック符号化装置、５゜１９
・・・分周器、６・・・マルチプレクサ、７，９・・・
周波数逓倍器、８，３６．３７・・・クロック入力側、
１０・・・デシクル伝送路、１１・・・デマルチプレク
サ、１２〜１５・・・ブロック復号装置、１６・・−位
相比較器、１７・・・クロック再生器、１８・・・マト
リクススイッチ、３０・・・入力シフトレジスタ、３１
・・・バッファ、３２・・・復号ユニット、３３・・・
出力シフトレジスタ、３４・・・同期化装置。 ８′）− Ｓ −阿 −ｄ ｄ 阿 Ｃイ −ｉ−ロ
ＯＱ℃ ΩＬＪ″ｃＪ口 Ｃｊｌ −〇１ 一つ −１Ｌｌ”） （’Ｊ
’つ −ｔＶ’ＩＣ丁 Ｃ
すブロック図、第２図はマルチプレクサに入出力するデ
ジタル信号流の時間−順序を表わす図、第６図ａ ＝
ｄはデマルチプレクサに入出力する信号流に生じつる４
つの位相位置を示す時間−順序を表わす図、第４図ａ
−ｄはワード同期標識の位相差の関数であるマトリクス
スイッチの４つの接続位置を示す図、第５図はブロック
復号装置の実施例のブロック図である。 １・・・送信部、■・・・受信部、Ａ−Ｄ・・・デジタ
ル信号流、１〜４・・・ブロック符号化装置、５゜１９
・・・分周器、６・・・マルチプレクサ、７，９・・・
周波数逓倍器、８，３６．３７・・・クロック入力側、
１０・・・デシクル伝送路、１１・・・デマルチプレク
サ、１２〜１５・・・ブロック復号装置、１６・・−位
相比較器、１７・・・クロック再生器、１８・・・マト
リクススイッチ、３０・・・入力シフトレジスタ、３１
・・・バッファ、３２・・・復号ユニット、３３・・・
出力シフトレジスタ、３４・・・同期化装置。 ８′）− Ｓ −阿 −ｄ ｄ 阿 Ｃイ −ｉ−ロ
ＯＱ℃ ΩＬＪ″ｃＪ口 Ｃｊｌ −〇１ 一つ −１Ｌｌ”） （’Ｊ
’つ −ｔＶ’ＩＣ丁 Ｃ
Claims (1)
- 【特許請求の範囲】 Ｎ個の並列入力側を有するマルチプレクサが設けられ、
Ｎ個の並列出力側を有するデジタルデマルチプレクサが
設けられ、マルチプレクサとデマルチプレクサの間にあ
る共通のデジタル伝送路を介して、相互に同期調整され
たＮ個のデジタル信号流が伝送され、この場合Ｎ≧２で
あり、 マルチプレクサはデジタル信号流のシンボルのインタリ
ービングを周期的かつ逐次的に行なつて合成デジタル信
号流を形成するように構成されており、 通信系内に少くとも１つのブロック符号化装置と少くと
も１つのブロック復号装置が設けられている、 マルチプレクサとデマルチプレクサを有する高度デジタ
ル通信系において、 Ｎ個のデジタル信号流のそれぞれが、ブロック符号化装
置を介してマルチプレクサの並列入力側の１つに供給さ
れ、各デジタル信号流は共通クロック信号の制御下で同
期調整されながらブロック符号化装置に供給され、各ブ
ロック符号化装置の中でデジタル信号流にワード同期標
識が付与され、 デマルチプレクサの並列出力側の各々がブロック復号装
置の入力側と接続され、デマルチプレクサの並列出力側
に生じた信号は合成デジタル信号から再生されたクロッ
ク信号の制御下で各ブロック復号装置に供給され、ブロ
ック復号装置の出力側がそれぞれマトリクススイッチの
入力側と接続され、該マトリクススイッチは入力側と同
数の出力側を有し、 位相比較装置の中で各ブロック復号装置のワード同期標
識が相互に比較され、各ワード同期標識間で測定された
位相差の関数としてマトリクススイッチの各入力側が出
力側と通し接続され、その結果マトリクススイッチの出
力側に原デジタル信号流が正しい順序で得られる、 ことを特徴とするマルチプレクサとデマルチプレクサを
有する高度デジタル通信系。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501737A NL8501737A (nl) | 1985-06-17 | 1985-06-17 | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. |
| NL8501737 | 1985-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6256035A true JPS6256035A (ja) | 1987-03-11 |
| JPH0710058B2 JPH0710058B2 (ja) | 1995-02-01 |
Family
ID=19846151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136357A Expired - Lifetime JPH0710058B2 (ja) | 1985-06-17 | 1986-06-13 | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4759018A (ja) |
| EP (1) | EP0206408B1 (ja) |
| JP (1) | JPH0710058B2 (ja) |
| CA (1) | CA1261081A (ja) |
| DE (1) | DE3683088D1 (ja) |
| NL (1) | NL8501737A (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236432A (ja) * | 1987-03-25 | 1988-10-03 | Fujitsu Ltd | Ｂｓｉ化ビツトインタリ−ブ多重方式 |
| US4755987A (en) * | 1987-06-05 | 1988-07-05 | Bell Communications Research, Inc. | High speed scrambling at lower clock speeds |
| US4891808A (en) * | 1987-12-24 | 1990-01-02 | Coherent Communication Systems Corp. | Self-synchronizing multiplexer |
| US5018142A (en) * | 1988-03-04 | 1991-05-21 | Digital Equipment Corporation | Technique for organizing and coding serial binary data from a plurality of data lines for transmission over a single transmission line |
| JPH0773219B2 (ja) * | 1988-06-16 | 1995-08-02 | 富士通株式会社 | 並直列変換装置 |
| EP0358831A1 (en) * | 1988-09-13 | 1990-03-21 | International Business Machines Corporation | Multiplexing system setting through mask registers |
| US4926423A (en) * | 1988-09-30 | 1990-05-15 | The Trustees Of Columbia University In The City Of New York | Time-division-multiplexed data transmission system |
| US4991975A (en) * | 1988-11-22 | 1991-02-12 | At&T Bell Laboratories | Division multiplexing and demultiplexing means lightwave communication system comprising optical time |
| US4987570A (en) * | 1989-02-09 | 1991-01-22 | Data General Corporation | Methods and apparatus for performing time interleaved multiplexed rate adaptation for sub-rate channels in a digital data communication system |
| GB8905533D0 (en) * | 1989-03-10 | 1989-04-19 | Plessey Telecomm | Pcm communication system |
| JP3053094B2 (ja) * | 1989-03-27 | 2000-06-19 | 株式会社日立製作所 | ディジタル信号の統計的多重化方法 |
| JPH03105769A (ja) * | 1989-09-20 | 1991-05-02 | Matsushita Electric Ind Co Ltd | 情報再生装置 |
| US5187575A (en) * | 1989-12-29 | 1993-02-16 | Massachusetts Institute Of Technology | Source adaptive television system |
| USH967H (en) | 1990-01-30 | 1991-09-03 | The United States Of America As Represented By The United States Department Of Energy | High speed, long distance, data transmission multiplexing circuit |
| US5216666A (en) * | 1991-12-12 | 1993-06-01 | Alcatel Network Systems, Inc. | 1:n ring-type signal protection apparatus |
| US5444491A (en) * | 1993-02-26 | 1995-08-22 | Massachusetts Institute Of Technology | Television system with multiple transmission formats |
| US5726976A (en) * | 1993-04-06 | 1998-03-10 | Bay Networks Group, Inc. | Congestion sense controlled access for a star configured network |
| US5825755A (en) * | 1994-08-10 | 1998-10-20 | Bay Networks, Inc. | Method and apparatus for switching between full-duplex and half-duplex CSMA/CD systems |
| US5771073A (en) * | 1995-06-07 | 1998-06-23 | Massachusetts Institute Of Technology | Advanced television system using a different encoding technique for non-image areas |
| DE19536518C2 (de) * | 1995-09-29 | 1998-07-09 | Siemens Ag | Verfahren zur Aufrechterhaltung des mikrosynchronen Betriebs von gedoppelten informationsverarbeitenden Einheiten |
| US5835498A (en) * | 1995-10-05 | 1998-11-10 | Silicon Image, Inc. | System and method for sending multiple data signals over a serial link |
| US5940456A (en) * | 1996-06-20 | 1999-08-17 | Ut Starcom, Inc. | Synchronous plesiochronous digital hierarchy transmission systems |
| JP3125682B2 (ja) * | 1996-06-21 | 2001-01-22 | 日本電気株式会社 | クロック供給方式及びクロック供給システム |
| US6373611B1 (en) | 1998-06-22 | 2002-04-16 | Scientific-Atlanta, Inc. | Digital optical transmitter |
| US6449071B1 (en) | 1998-06-22 | 2002-09-10 | Scientific-Atlanta, Inc. | Digital signal processing optical transmitter |
| US6356374B1 (en) | 1998-10-09 | 2002-03-12 | Scientific-Atlanta, Inc. | Digital optical transmitter |
| US6356369B1 (en) | 1999-02-22 | 2002-03-12 | Scientific-Atlanta, Inc. | Digital optical transmitter for processing externally generated information in the reverse path |
| US6523177B1 (en) | 1999-04-01 | 2003-02-18 | Scientific-Atlanta, Inc. | Cable television system with digital reverse path architecture |
| US6437895B1 (en) | 1999-04-05 | 2002-08-20 | Scientific-Atlanta, Inc. | Digital optical transmitter with compression |
| DE19943739A1 (de) * | 1999-09-03 | 2001-05-10 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Laufzeitausgleich |
| US7046700B1 (en) * | 2001-03-08 | 2006-05-16 | Nortel Networks Limited | Spectrally invisible framing of high error rate data signals |
| DE60108728T2 (de) * | 2001-06-15 | 2006-05-11 | Lucent Technologies Inc. | Verfahren und ein Vorrichtung zum Übersenden und Empfangen gemultiplexter untergeordneter Signale |
| US20040208552A1 (en) * | 2002-05-08 | 2004-10-21 | Gordon Harney | Architectural switching arrangement for core optical networks |
| KR100762655B1 (ko) * | 2005-08-12 | 2007-10-01 | 삼성전자주식회사 | 통신 시스템에서 데이터 전송 장치 및 방법 |
| WO2013023658A2 (de) * | 2011-08-16 | 2013-02-21 | Silicon Line Gmbh | Schaltungsanordnung und verfahren zum kodieren und/oder dekodieren |
| CN110364202B (zh) * | 2019-07-22 | 2021-08-24 | 上海兆芯集成电路有限公司 | 存储器装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4121217A (en) * | 1976-08-06 | 1978-10-17 | Southern Pacific Communications Company (Spcc) | Data transmission network interface unit |
| US4143246A (en) * | 1977-09-06 | 1979-03-06 | Bell Telephone Laboratories, Incorporated | Time division line interface circuit |
| US4276646A (en) * | 1979-11-05 | 1981-06-30 | Texas Instruments Incorporated | Method and apparatus for detecting errors in a data set |
| JPS5731247A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Multiplexing tramsmission system |
| JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
| DE3230027A1 (de) * | 1982-08-12 | 1984-02-16 | Siemens Ag | Synchronisieranordnung |
-
1985
- 1985-06-17 NL NL8501737A patent/NL8501737A/nl not_active Application Discontinuation
-
1986
- 1986-06-12 CA CA000511479A patent/CA1261081A/en not_active Expired
- 1986-06-13 JP JP61136357A patent/JPH0710058B2/ja not_active Expired - Lifetime
- 1986-06-16 EP EP86201032A patent/EP0206408B1/en not_active Expired
- 1986-06-16 DE DE8686201032T patent/DE3683088D1/de not_active Expired - Lifetime
- 1986-06-17 US US06/875,196 patent/US4759018A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0206408A1 (en) | 1986-12-30 |
| US4759018A (en) | 1988-07-19 |
| DE3683088D1 (de) | 1992-02-06 |
| EP0206408B1 (en) | 1991-12-27 |
| JPH0710058B2 (ja) | 1995-02-01 |
| NL8501737A (nl) | 1987-01-16 |
| CA1261081A (en) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6256035A (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
| US4520480A (en) | Digital transmission system | |
| US6496540B1 (en) | Transformation of parallel interface into coded format with preservation of baud-rate | |
| US4224473A (en) | TDMA Multiplexer-demultiplexer with multiple ports | |
| FI82348C (fi) | Kodare foer roerlig bild med fyllnadstecken med inre kodord. | |
| US4595907A (en) | PCM data translating apparatus | |
| DE4020963A1 (de) | Uebertragungseinrichtung mit einem blockcode-codiertem hauptkanal und mit einem zusatzkanal | |
| US4302839A (en) | Multiplex unit with means for responding to signal loss in one or more channels | |
| AU596973B2 (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
| JPH0215142B2 (ja) | ||
| JPH0215141B2 (ja) | ||
| EP0279503A2 (en) | Time division multiplexed signalling | |
| US4498167A (en) | TDM Communication system | |
| JPH04826A (ja) | ディジタル多重伝送システム | |
| JPS6093842A (ja) | デジタル２進狭帯域信号の時分割多重信号に対する挿入または分離方法 | |
| JPS6333939A (ja) | 前方エラ−修正を使用する伝送システム | |
| JPH02206243A (ja) | 時分割多重伝送方式 | |
| JP2502712B2 (ja) | デ―タ伝送装置 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPS6225305B2 (ja) | ||
| JPH0244423B2 (ja) | ||
| JP2541121B2 (ja) | Ｄｓ３フレ―ム送受信装置 | |
| KR960013663B1 (ko) | 스터핑 비트를 이용하여 스테레오 오디오신호를 전송하는 전송장치 | |
| JPH02206242A (ja) | 時分割多重伝送方式 | |
| JPH0685809A (ja) | ディジタル伝送多重化方式 |