JPH0685809A

JPH0685809A - ディジタル伝送多重化方式

Info

Publication number: JPH0685809A
Application number: JP4236869A
Authority: JP
Inventors: Yoshitaka Takasaki; 喜孝高崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-09-04
Filing date: 1992-09-04
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】ディジタル伝送多重化装置においてフレーム
処理回路構成の簡易化、低消費電力化を図る。【構成】情報信号とフレーム信号をインタリーブす
る。【効果】情報信号の時間圧宿伸張、速度変換が不要と
なるためフレーム処理回路の大幅な簡易化が可能とな
り、超高速オ−ル光処理回路など論理機能に制約があり
消費電力が問題になるシステムにおいて、論理構成の単
純化、電力低減等の効果があり、装置の小型化経済化等
に対する寄与は大きい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル伝送において
信号を多重化するためのフレームの構成法および、信号
の多重化方式に関する。

【０００２】

【従来の技術】ディジタル伝送において信号パルス列を
多重化する場合、図２に示した如くフレームを構成す
る。これは特開昭62-090048（'87・04・24）に述べられて
いるように、Ｆはフレーム同期をとるためのパルス列、
Ａは送信元あるいは行先等のアドレスを示すパルス列、
Ｓは送信する信号パルス列である。このように信号パル
ス列Ｓにフレーム信号Ｆ、アドレス信号Ａなどを付加し
た後に信号を多重化して伝送すれば受信側で信号を分離
する場合に、フレームパルス列Ｆを手がかりに分離し、
アドレスパルス列Ａによって行先等を定めることができ
る。

【０００３】

【発明が解決しようとする課題】ディジタル信号の伝送
は光ファイバを用いて行なわれることが多いが、信号を
多重あるいは分離する場合に、電気信号を多重化した後
光信号に変換して伝送し、これを受信した後再び電気信
号に変換して信号を分離する。しかるに近年、このよう
な変換を行なわず、直接光信号を多重あるいは分離する
ことが検討されている。このような方法によれば、変換
装置が不要になるため経済的でフレキシブルなシステム
を構成することが出来る。

【０００４】しかしながら、光のままで高速に信号処理
する場合、光論理機能に制約がある、また消費電力が大
となる事などが主たる問題点である。信号処理回路を可
及的に簡易な構成とすることが、消費電力低減ひいては
装置小型化経済化の観点から重要となる。図１のような
フレーム構成をとる場合、フレームパルス列Ｆおよびア
ドレスパルス列Ａを挿入するため、信号パルス列を送信
側で時間的に圧縮し、受信側で伸張する等複雑な信号処
理が要求され、回路の複雑化、消費電力の増大を招く恐
れがある。

【０００５】

【課題を解決するための手段】上記の問題点を解決する
ために、本発明では図１に示したように情報信号（ａ）
とフレーム情報（ｂ）を同図（ｃ）の如くインタリーブ
して用いる。これにより情報信号に時間圧縮伸張、速度
変換などの処理を行う必要がなくなる。

【０００６】一方インタリーブされたフレーム情報と情
報信号をいかに区別するかが問題になる。その一方法を
図１（ｂ）を用いて説明する。ここではブロック符号を
用いてこの問題を解決している。すなわち１０ｘ０なる
組合せを単位ブロックとしフレーム情報はｘの部分に入
力される。同図においてＦがフレームの始めを示し、Ｃ
／Ａには制御信号、アドレス信号などが入力される。こ
の例では４タイムスロツトを用いて１ビットを表示して
おり効率的には２５％であるが、フレーム長は十分長い
ため、フレーム情報を余裕をもって収容することができ
る。フレームの先頭Ｆを規定するにはいろいろな方法が
考えられるが、たとえば一定長以上の零連続のあとの１
をフレーム先頭とすることもできる。このためにはフレ
ーム情報にフレーム先頭の直前を除いて一定長以上の零
連続が生じないように、一定間隔でダミーの１を挿入す
るなどの対策をすればよい。

【０００７】以上、フレーム信号の挿入方法について説
明したが次に、このようにしてフレーム信号が挿入され
たパルス列（たとえば図１(c)）を多重化する方法につ
いて図３を用いて説明する。ここでは３種類のパルス列
Ｐ₁,Ｐ₂,Ｐ₃を多重化するものとし、各々の速度は２Ｎb
/s，Ｎb/s，Ｎb/sであるものとする。多重化に先立って
Ｐ₁を１ビットおきに分配しＰ₁′,Ｐ₁″なる等しいビッ
トレート(Ｎb/s）のパルス列に分解する。これによりＰ
₁′,Ｐ₁″Ｐ₂,Ｐ₃なる４種類の等しいビットレートの信
号を多重化する作業に帰着させることができる。

【０００８】これらの４種類の信号を区別するためにフ
レームフォーマットを図３に示す如く定める。同図の表
中にスロット番号の欄があるが、これはタイムスロット
を４ビット繰返とし、信号をＰ₁′,Ｐ₂,Ｐ₁″Ｐ₃と割り
当てていることを意味する。同表中Ｍ₁,Ｍ₂はビットレ
ートを示し、スロット１，３には２，４のものと比較し
て２倍のビットレートの信号を構成するエレメント（す
なわちＰ₁′,Ｐ₁″）が収容されていることを表わして
いる。Ａ₁，Ａ₂は信号の種類を区別する番号を示してお
り、スロット１および３は同じ番号の信号すなわちＰ₁
に属し、スロット２はＰ₂，スロット３はＰ₃に属するも
のであることを表わしている。またＳ₁，Ｓ₂は分割され
た信号の順序を示すものであり、ここではＰ₁をＰ₁′,
Ｐ₁″と分割し、第１スロットにＰ₁′を第３スロットに
Ｐ₁″を割当てていることを表示している。

【０００９】図３に部分的に示されているようにフレー
ムパルスＦの前には一定数以上の零が先行するものと仮
定している。以上のようなフレームフォーマットを
Ｐ₁′,Ｐ₁″Ｐ₂,Ｐ₃に対してそれぞれインタリ-ブし、
このようにして得られたフレ-ムフォ-マットつき信号を
インタリ-ブして多重化伝送したものを、受信側でそれ
ぞれの信号に容易に分離できることは自明であろう。具
体例については実施例の項において説明する。ここでは
簡単のため多重化する信号が同一ビットレート、あるい
は同一ビットレートに分割できるものとして説明した
が、フレームパターンが検出できる限りにおいては必ず
しも同一ビットレートに分割する必要がなく、整数比等
一定の関係が有れば良いとこも自明であろう。

【００１０】以上においては、情報信号と、フレーム信
号のビットレートが等しい場合について説明したが、さ
らに効率を上げるために情報信号の割合を増大すること
も出来る。これを図４を用いて説明する。同図において
情報信号はパルス列(a)〜(c)に分割されていると仮定し
ている。これらにフレーム信号(d)をあわせてビットイ
ンタリーブを行えばパルス列(e)を得る。このようにし
て効率を１．５倍に向上することができる。このような
場合についてフレーム信号を検出する方法については実
施例の項において説明する。

【００１１】以上はパルス列(a)〜(c)を元信号を3分割
したものとして説明したが、これらが相異なる信号でも
よいことは言うまでもない。

【００１２】

【作用】以上述べた如く、フレーム信号と情報信号をビ
ットインタリーブすることにより、時間縮宿、連度変換
等の複雑な論理処理をさけることができ、回路の消費電
力低減、小形、経済化に有利である。

【００１３】フレーム信号と情報信号を区別するために
は、フレーム信号を符号変換する方法を例にとって説明
したがフレーム信号に特殊なパターンを挿入するなどの
方法も考えられる。たとえば、最も簡単な例としては一
定数の１または０の連続のあとにフレーム信号を配置す
る方法などがあげられる。

【００１４】

【実施例】以下実施例を用いて本発明を説明する。図５
は受信側において、情報信号とフレーム信号がインタリ
ーブされたパルス列（a)からそれぞれの信号を分離する
ための実施例を示したものである。

【００１５】同図において入力端子１より入力されたパ
ルス列（a)のうちフレーム信号は論理積ゲート２におい
て、クロック（b)を２分周したサンプリングクロック
(c)によりサンプル抽出され、シフトレジスタ５に入力
される。これらのシフトレジスタの出力は論理積回路６
を用いてブロックパターン“１０ｘ０”を検出するため
に用いられる。この論理積回路6の出力と、それを遅延
線７で１ビット遅延したものを論理和回路８に入力し、
その出力で、論理積回路11を用いてブロッククロック
(d)をインヒビットする。ブロッククロック(d)がブロッ
クの先頭(を3ビット遅延させたもの)と同期している場
合には論理積回路11に出力は生じないが、同期がはずれ
た場合出力１を生じる。論理積回路11の出力が１の場合
はクロックカウンタ１０を１ビットシフトさせる。遅延
線７を用いたのは符号誤りによってただちにカウンタを
シフトさせることを防いだものである。この場合２ビッ
ト連続して同期はずれが生じたときにはじめてカウンタ
をシフトさせるもので、応用によってはさらに同期はず
れ連続数の閾値を増大することも出来る。

【００１６】ゲート３においては、サンプリングクロッ
ク(c)に対して１ビットシフトしたサンプリングを行う
ので、論理積ゲート３から情報信号パルス列を取り出す
ことができる。

【００１７】図６は図３に対応して多重化されたパルス
列を受信側で各々のパルス列に分離する場合の実施例で
ある。

【００１８】入力端子２１に入力されたパルス列(a)
は、入力端子２２〜２５にそれぞれ印加されるサンプリ
ングクロック(b)〜(e)によりサンプルされて分離され
る。この図においては図３を用いて説明したＰ₁′およ
びＰ₁″の信号がゲート２６および２８からとり出さ
れ、論理和ゲート３０において合成され、出力端子３１
よりＰ₁として出力されていることを示している。出力
端子３２および３３からはそれぞれＰ₂，Ｐ₃が出力され
る。

【００１９】図７は、図４で説明した例について受信側
で情報信号パルス列とフレーム信号パルス列を分離する
ための実施例を示している。

【００２０】図７(a)においてフレーム信号（斜線の部
分）はサンプルパルス(b)により取り出され、情報信号
（１，２，３と付番したパルス）はサンプルパルス(c)
〜(e)（ただし実線で示したもの）で取り出される。取
り出された信号パルスをそのまま合成すると部分的に不
等間隔となるので補正を行う必要がある。当価的所要補
正時間間隔を破線でサンプルパルス(d)、(e)上に示し
た。

【００２１】このような補正を行うためには、それぞれ
入力端子５２，５３，５４に入力されるサンプルパルス
(c)〜(e)でゲート５５，５６，５７においてサンプルさ
れた信号を遅延線５８および５９で図７(d)、(e)に破線
と実線の時間差分だけ補正した後、論理和ゲート６０で
合成すれば出力端子６１に等間隔の出力(f)を得ること
ができる。

【００２２】

【発明の効果】以上述べた如く本発明によれば、フレー
ム信号を情報信号にインタリーブすることにより、時間
圧縮伸張、連度変換等の信号処理を不要とし、回路の簡
易化、消費電力の低減、装置の小形経済化を可能とする
などの点において、特に超高速オ-ル光処理システム
等、論理処理上の制約、消費電力の増大等が問題となる
ような応用においてその効果はきわめて大きい。

【図面の簡単な説明】

【図１】本発明の原理説明図。

【図２】従来例のフレーム構成説明図。

【図３】本発明の多重化のためのフレーム構成説明図。

【図４】本発明の変形例の原理説明図。

【図５】本発明の実施例の説明図。

【図６】本発明の実施例の説明図。

【図７】本発明の実施例の説明図。

【符号の説明】

１,21,51；入力端子，2,3,6,11,26,27,28,29,55,56,5
7；論理積回路，8,30,60；論理和回路，５；シフト
レジスタ，7,58,59；遅延線，10；カウンタ，11,3
1,32,33,61；出力端子。

Claims

【特許請求の範囲】

【請求項１】情報信号とフレーム信号をインタリーブす
ることを特徴とするディジタル伝送多重化方式。
【請求項２】請求項１においてフレーム信号を符号変換
することを特徴とするディジタル伝送多重化方式。
【請求項３】請求項２においてフレーム信号をブロック
符号化することを特徴とするディジタル伝送多重化方
式。
【請求項４】請求項３において“１０ｘ０”なる形式の
ブロック符号を用いることを特徴とするディジタル伝送
多重化方式。
【請求項５】請求項１においてフレーム信号として特定
のパターンを用いることを特徴とするディジタル伝送多
重化方式。
【請求項６】請求項１において複数の情報信号あるいは
複数に分割した情報信号とフレーム信号をインタリーブ
することを特徴とするディジタル伝送多重化方式。
【請求項７】情報信号とフレーム信号をインタリーブし
て得られた複数のパルス列を多重化して伝送し、受信側
においてその一部または全部を分離することを特徴とす
るディジタル伝送多重化方式。
【請求項８】請求項７において多重化するパルス列の一
部または全部が、情報パルス列を分割したものにそれぞ
れフレーム信号をインタリーブしたものであることを特
徴とするディジタル伝送多重化方式。