JPS59135946A - デイジタル同期多重変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディジタル多重通信装置に適用され、複数の
低次群同期信号を１列の高次群信号に多重化するディジ
タル同期多重変換方式に関する。

従来、ディジタル多重通信装置において、複数の低次群
同期信号を１列の高次群信号（二条重化する場合には、
第１図に示すごとく、高次群信号の中にフレーム同期信
号を用いて送受信間で同期を敗った後、低次群のシステ
ム順位に他車化する方法が採られていた。しかし、この
方式では、高次群におけるフレーム同期を確立しなけれ
ばならず、そのために、高速度に適応する回路の設計技
術を必要とし、かつ高次群になればなるほど高速素子を
使用せねばならないという欠点があった。

本発明の目的は、高次群におけるフレーム同期の確立を
省略して低次群の速度でシステム番号を識別し、容易に
多重分離を行なうことのできるディジタル多重通信装置
におけるディジタル同期多重変換方式を提供することに
ある。

本発明によれば、送信側で複数の低次群ディジタル信号
をそれぞれビットインクリーブにより高次群信号に、同
期多重化し、受信側では、受信した同期多重化信号を元
の低次群ディジタル信号に分離するディジタル同期多重
変換方式において、送信側には、前記それぞれ低次群デ
ィジタル信号を発生する複数の低次群ディジタル多重交
換手段のそれぞれに、低次群ディジタル信号を構成する
フレーム信号中に低次群のフレームを整列すべくフレー
ム整列信号を挿入するだめのフレーム整列信号挿入手段
と、低次群ディジタル信号中に該信号を他の低次群ディ
ジタル信号と区別子べ（システム識別パターンを挿入す
るためのシステム識別パターン挿入手段とを設け、かつ
前記フレーム整列信号挿入手段と前記システム識別パタ
ーン挿入手段とにより得られたフレーム整列信号とシス
テム識別パターンとを含む低次群ディジタル信号のそれ
ぞれをビット単位で順番に多重化する高次群多重化手段
を備え、受信側には、受信高次群多重化信号をビットご
とに複数の低次群信号のなかへ多重分離する低次群多重
分離手段を備え、かつ該低次群多重分離手段から得られ
たこれ等低次群信号のなかに含まれているシステム識別
パターンをそれぞれ検出し、識別する複数のシステムパ
ターン識別手段と、これ等のシステムパターン識別手段
から得られた低次群信号のシステム番号にしたがって該
当する識別パターンに対応して予め定められている低次
群伝送路に該当する低次群信号を分配する信号分配手段
とを設けたことを特徴とするディジタル同期多重変換方
式％式％ ここで２本発明によるディジタル同期多重変換方式の備
える機能的な内容について、第２図の低次群および高次
群のフレームフォーマットを参照して説明する。図の（
ａ）は多重化されるべき低次群信号のフレーム構成を示
したものである。この図において、Ｆは低次群のフレー
ムパターン、ＸＹＺは低次群のシステム管号表示ビット
である。その他のビットは低次群のデータ情報ビット及
び他のサービス情報ビットである。

送信側において、複数の低次群多重変換装置によりそれ
ぞれフレームを構成する場合、複数の低次群のそれぞれ
が高次群システムの中に占めるシステム番号（二従って
ＸＹＺの各ビットをそれぞれ”１”、または”０″に固
定する。このＸＹＺの組合せは２３−８通りあるので、
低次群は最大８システムまで高次群に多重化可能である
。このようにして、それぞれの低次群システムにＸＹＺ
の符号をそれぞれ割振ることにょっ−て、送信側におい
て低次群システムに対して識別を与えて置く。

高次群同期多重変換装置の送信部は、上記のごとく、複
数の低次群多重変換装置によってつくられたそれぞれの
低次群ディジタル信号を受け、それぞれにシステム番号
に応じた位相オフセントを与えたのち、第２図（ｂ）に
見られるように、ビット単位に多重化する。この高次群
信号は伝送に適した符号に変換されて送信される。

他方、高次群同期多重変換装置の受信部においては、受
信した高次群信号を処理に適した信号に復号したのち、
ビットの整列の順番にビット単位に複数のストリームに
多重分離する。さらに、多重分離されたそれぞれの信号
ストリームについて、フレーム同期信号を検出し、続い
て。

ＸＹＺのシステム識別信号を検出する。検出されたＸＹ
Ｚ信号は復号されて、その信号ストリームが何番目のシ
ステムに相当するがを判定し。

信号分配回路によって該当するシステムに送出する。

次に１本発明によるディジタル同期多重変換方式につい
て９図面を参照して詳細に説明する。

第６図は本発明による第１の実施例として送信側の構成
をブロック図により示す。この例は。

３列の低次群同期信号を同期多重する場合を示している
。図において、１は高次群同期多重変換装置、２〜４は
低次群多重変換装置を示Ｔ。

高次群同期多重変換装置１において、１１は高次群クロ
ック発生器である。この高次群クロック発生器１１によ
り発生されたクロックは１２のパルサによって矩形波に
変換される。この矩形波は１３の６分周カウンタに与え
られる。ここで６分周された出力は、それぞれクロック
信号として１４．１５及び１６のクロックインタフェイ
ス回路に送られ、それぞれ低次群多重変換装置２，３及
び４とのインタフェイスに適した信号に変換される。こ
れらの変換された出力はリード線２１．２２及び２６に
送出され、低次群多重変換装置２．６及び４とそれぞれ
インタフェイスされる。低次群多重変換装置２，６及び
４は、それ゛ぞれのクロック信号によって駆動され、第
２図（ａ）に示すごときフレームを構成する。

このフレームにおいて、システム識別（ｉ号ＸＹＺはそ
れぞれシステムに対応した符号に符号化される。低次群
多重変換装置２．６及び４の信号は、それぞれ高次群多
重変換装置１とのインタフェイスに適した信号に変換さ
れた後、リード線２４．２５及び２６を通して高次群多
重変換装置１に接続される。

高次群多重変換装置１に与えられた低次群データ信号は
、それぞれ３１．３２及び６６のデータインタフェイス
回路によって受けられ、３４゜６５及び３６のフリップ
・フロップ回路にそれぞれ送られる。そして、３分周カ
ウンタ１３から送られてくるタイミングクロック信号に
よってそれぞれ書き込まれる。３分周カウンタ１６から
送られてくるタイミングクロック信号はそれぞれμづつ
の位相オフセットを有している。フリップ・フロップ回
路３４．３５及び３乙によって一時記憶された低次群デ
ータ信号は、それぞれ３７．３８及び６９のゲート回路
により高次群タイムスロット中の与えられた位置で通過
し、４０のゲート回路を介して高次群フレームに多重化
される。多重化された出力は、４１のフリップ・フロッ
プ回路において、パルサ１２からくる高次群クロックに
よってリタイミングされ、第２図（ｂ）に示すごとく、
高次群信号列に形成される。

換されて、伝送路５０に送出される。

、第４図は本発明による第１の実施例として第６図の送
信側（二対向する受信側の構成をブロック図により示す
。この図において、５０は伝送路である。この伝送路５
０により受信された高速信号は５の高次群同期多重分離
装置に入力し。

６１の受信回路に与えられて伝送符号からデータ処理に
適した信号へ変換される。受信回路６１の出力信号の一
部は６２のクロック抽出回路に加えられ、ここでクロッ
ク成分が抽出され。

矩形波に成形されて出力される。受信回路６１の他方の
出力はデータ出力であり、６３．’６４及び６５の３段
階のフリップ・フロップ回路で構成さオするシフトレジ
スタに入力し、クロック抽出回路６２のクロック信号を
うけて順次シフトされる。クロック抽出回路６２のクロ
ック信号は６６の３分周カウンタにも与えられ、ここで
６分周された出力信号によって、シフトレジスタのフリ
ップ・フロップ回路６５．６４及び６５の出力はそれぞ
れフリップ・フロップ回路６７゜６８及び６９に同時に
書き込まれ、３列のパラレル信号に多重分離される。こ
のパラレル信号のそれぞれは、６つの低次群信号にそれ
ぞれ対応している。６つに分枝された低次群信号は。

それぞれ７０．７１及び７２のシステムパターン識別回
路に与えられる。これ等のシステムパターン識別回路７
０．７１及び７２は、いずれもフレームカウンタ、同期
パターン検出回路及びシステムパターン検出回路から構
成されており。

回路７０．７１及び７２においては、まず、それぞれ入
力された低次群信号からフレームカウンタ及び同期パタ
ーン検出回路によって同期パターンを検出する。次に、
フレームカウンタ及びシステムパターン検出回路によっ
て、それぞれの回路で受信されている信号のシステム番
号を識別する。この識別された情報はそれぞれ、７５の
信号分配回路に加えられ、フリップ・フロップ回路６７
．６８及び６９から直接与えられる多重分離された信号
がそれぞれのシステム番号に従ってそれぞれの低次群線
路にＤＡＴＡＩ、２及び６として送出される。また、こ
れらの低次群信号を読み収るためのクロック信号は、そ
れぞれ７４．７５及び７６のクロック送出回路から送出
される。

第５図は、第４図における信号分配回路の具体的な回路
例を示す。この回路は、システムパターン識別回路７０
．７１及び７２から送られてくるシステム識別信号ＸＹ
の情報によってデータの流れる方向を選択するようにな
っている。

なお、説明を容易にするため、システム扁とＸＹ符号を
第１表のように対応させる。

第１表 いま、第５図において、Ｘ、Ｙの特定値としテｔ　Ｘｌ
、　Ｙ１ニ６ｏ＋＋、　、　１”のシステム識別信号が
与えられたと仮定すると、　ｙｉの情報はインバータ２
０２によって反転され、ゲート２０９がイネイブルとな
り、ＤＡ’Ｉ’Ａｊはゲート２１８へ送られる。ゲート
２１８のイ也の入力は”　０　”　ｌ二なっているから
、ＤＡＴＡＩはＳＹ８　、３１＝送出される。

また、ゲート２０７及び２０８はＸ１７Ｙ１の情報によ
り禁止され、出力は”０″となる。同様に。

Ｘ２．’　Ｙ２　Ｅ　”　Ｏｏｌ、ＩＩＱｌ＋なる・シ
ステム識別信号が加えられたと仮定すると、ゲート２１
０がイネ禁止されてそれぞれの出力は°゛０″となる。

同じ＜　、　ｘ３．　ｙ３　Ｉ’ニー”　１°＋、ｎ□
１１のシステム識別信号が加えられると、ＤＡＴＡ３は
ゲート２１７を介してＳＹ３．２に送出される。なお、
障害時には、Ｘ、Ｙ情報は“１１ＺＭ１＋１に固定され
、これによって、その回線のＤＡＴＡの振分けは禁止さ
れる。

第６図は本発明による第２の実施例として第３図の送信
側に対向する受信側の他の構成例をブロック図により示
す。この例は、簡易形として用いられる。なお１図にお
いて、第４図と同一の符号が付されているものは、それ
ぞれ同一の機能を有するものと理解されたい。他の要素
として、８１は信号分配回路である。この回路のＤＡＴ
Ａｌ、２及び５として得られる出力の内から９選ばれた
１つの出力が８２の同期検出回路／システムパターン識
別回路に加えられる。

この同期検出回路／システムパターン識別回路８２にお
いて、まず、加えられた信号の同期が検出され、続いて
システムパターンが識別される。送信側においては、高
次群信号にはシステム１．システム２及びシステム６の
順番でビットインタリーブされているので、受信側にお
いては、同期検出回路／システムパターン識別回路８２
によりシステム１の信号を受ければ、その出力をもとに
して、信号分配回路８１を制御し、各システムにデータ
を分配することは容易である。すなわち、同期検出回路
／システムパターン識別回路８２において、同期の確立
されたことを確認の上、受信信号がシステム１の信号で
あるか否かを確認する。もし、受信信号がシステム１の
信号でなかった場合には、ある適正なガード時間をもっ
て信号分配回路８１に送出する制御情報を変更する。信
号分配回路８１は同期検出回路／システムパターン識別
回路８２から与えられる変更された制御情報によって、
切替えが行なわれる。このような動作を。

同期検出回路／システムパターン識別回路８２がシステ
ム１の信号を受信するまで繰りかえし。

システム１の信号を受信すると、信号分配回路８１に与
えられる制御情報は固定され、信号の分配が確立する。

以上の説明により明らかなように２本発明によれば、送
信側の低次群ディジタル信号中にフレーム整列信号のほ
かに、他の低次群ディジタル信号と区別するためのシス
テム識別パターンを挿入し、ビット単位に順番に多重化
して高次群信号として送出し、受信側でビットごとに多
れのシステムに判別分配することによって、従来のごと
く高次群のレベルでフレーム同期をとる必要がなくなり
、高速論理素子による回路に代って低速素子による回路
設計が可能になり。

信頼性の向上することは勿論９回路構成の簡易化による
経済性の向上が得られる点において大きな効果がある。

【図面の簡単な説明】

第１図は従来の高次群フレームを示す構成例。 第２図は本発明による低次群フレームと高次群フレーム
との関係を示す構成例、第３図は本発明による第１の実
施例として送信側の構成を示すブロック図、第４図は本
発明による第１の実施例として第６図の送信、側に対向
する受信側の構成を示すブロック図、第５図は、第４図
における信号分配回路の具体的な回路例、第６図は本発
明による第２の実施例として第６図の送信側に対向する
受信側の他の構成例を示すブロック図である。 図において、１は高次群同期多重変換装置。 ２〜４は低次群多重変換装置、５．５’は高次群同期多
重分離装置、１１は高次群クロック発生器。 １２はパルサ、１６は６分周カウンタ、１４〜１６はク
ロックインクフェイス回路、３１〜３６はデータインタ
フェイス回路−９３４〜３６はフリップ・フロップ回路
、３７〜４０はゲート回路、４１はフリップ・フロップ
回路、４２はラインインタフェイス回路、５０は高次群
伝送路、６１は伝送路信号受信回路、６２はクロック抽
出回路。 ６３、６４．６５はフリップ・フロップ回路、６６は６
分周カウンタ、　　６７、６８．６９はフリップ、・フ
ロップ回路、　　７０．７１．７２はシステムパターン
識別回路、７３．８１は信号分配回路、　７４．７５．
７６は低次群クロック送出回路、８２は同期検出回路／
システムパターン識別回路、２０１〜２０６はインバー
タ、２０７〜２１８はゲート回路（ノアゲート）である
。 −２５“

Claims (1)

1. 【特許請求の範囲】 １、送信側で複数の低次群ディジタル信号をそれぞれビ
   ットインタリーブにより高次群信号に同期多重化し、受
   信側では、受信した同期多重化信号を元の低次群ディジ
   タル信号に分離するディジタル同期多重変換方式におい
   て、送信側には、前記それぞれ低次群ディジタル信号を
   発生する複数の低次群ディジタル多重変換手段のそれぞ
   れに、低次群ディジタル信号を構成するフレーム信号中
   に低次群のフレームを整列子べくフレーム整列信号を挿
   入するためのフレーム整列信号挿入手段と、低次群ディ
   ジタル信号中に該信号を他の低次群ディジタル信号と区
   別すべくシステム識別パターンを挿入するためのシステ
   ム識別パターン挿入手段とを設け、かつ前記フレーム整
   列信号挿入手段と前記システム識別パターン挿入手段と
   により得られたフレーム整列信号とシステム識別パター
   ンとを含む低次群ディジタル信号のそれぞれをビット単
   位で順番に多重化する高次群多重化手段を備え、受信側
   には、受信高次群多重化信号をビットごとに複数の低次
   群信号のなかへ多重分離する低次群多重分離手段を備え
   、かっ該低次群多重分離手段から得られたこれ等低次群
   信号のなかに含まれているシステム識別パターンをそれ
   ぞれ検出し。 識別する複数のシステムパターン識別手段と。 これ等のシステムパターン識別手段から得られた低次群
   信号のシステム番号にしたがって該当する識別パターン
   に対応して予め定められている低次群伝送路に該当する
   低次群信号を分配する信号分配手段とを設けたことを特
   徴とするディジタル同期多重変換方式。