JPS6330035A - デイジタルデ−タ伝送方法 - Google Patents

デイジタルデ−タ伝送方法

Info

Publication number
JPS6330035A
JPS6330035A JP61173248A JP17324886A JPS6330035A JP S6330035 A JPS6330035 A JP S6330035A JP 61173248 A JP61173248 A JP 61173248A JP 17324886 A JP17324886 A JP 17324886A JP S6330035 A JPS6330035 A JP S6330035A
Authority
JP
Japan
Prior art keywords
frame
data
envelopes
envelope
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61173248A
Other languages
English (en)
Other versions
JPH07123247B2 (ja
Inventor
Yoshibumi Kato
義文 加藤
Tsunetoshi Mizusawa
水沢 常利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP61173248A priority Critical patent/JPH07123247B2/ja
Publication of JPS6330035A publication Critical patent/JPS6330035A/ja
Publication of JPH07123247B2 publication Critical patent/JPH07123247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信網におけるディジタルデータ
伝送方法に関する。
〔概 要〕
本発明は、ディジタル通信網におけるディジタルデータ
伝送方法において、 制御信号およびデータ信号が組み込まれるn個のエンベ
ロープの各エンベロープ中の特定のビットを用いてマル
チフレームを組み、制御信号の伝送とともに個々のエン
ベロープ間の相対的な伝送路遅延を識別できる信号を伝
送することにより、相対遅延が異なる伝送路で同一信号
を分割して伝送できるようにしたものである。
〔従来の技術〕
ディジタル通信網では、端末からのデータ信号および制
御信号は、多重化装置によりフレームビットが付加され
、時分割多重されてエンベロープの単位で伝送される。
第3図はこのエンベロープを示した図である。
Fがフレーミングビット、D、−D、がデータビット、
Sが制御信号をサンプリングしたステータスビ・ノドで
ある。
局間を伝送される場合には、2.4kb/sデータ用の
エンベロープであれば20チヤネル、4.8kb八デー
タのエンベロープであれば10チヤネル、9.6kb/
sデータ用のエンベロープであれば5チヤネルが、それ
ぞれ64kb/sのディジタルO次群信号に多重化され
て伝送される。
第4図は、0次群伝送路のフレーム構成を説明する図で
ある。第5図は、θ次群伝送路で用いるフレームパター
ンを説明する図である。
第4図(b)は64kbへのO次群フレーム構成であり
、ここでは第4図(c) 、(d)にそれぞれ示す2.
4 kb/sデータ用のエンベロープが20チャネル多
重化されるようになっている。第4図(c)、(d)に
おけるF′は、O次群伝送路に多重化される場合には、
第5図に示すCCITT規格X、50のフレームパター
ンに付は替えられる。したがって、このF′は空ビット
である。第4図(a)は多重化される各チャネルのビッ
ト配列を示し、Fがフレーミングビットである。このフ
レーミングFに第5図に示したフレーム番号と対応した
x、50のフレームパターンが挿入される。なお、第5
図のAは対局警報ビットである。
〔発明が解決しようとする問題点〕
このようにX、50のフレームパターンを用いたO次群
伝送路で伝送を行う場合には、その端末速度は、2.4
kb/s’ 、’4.8kb/s 、 9.6kb/s
のみである。
特に4.8kb/s 、9.6kb/sの端末速度の場
合では、同一のO次群のエンベロープを4.8kb/s
の場合は2個、9.5kb/sの場合は4個用いて伝送
しなければならない。
仮に、異なる0次群のエンベロープ2個を用いて4,8
kb/sのデータを伝送すると、O次群伝送路の遅延が
異なった場合には、エンベロープの到達時間に差が生ず
るためデータの連続性が保てなくなる欠点がある。
第6図は、従来のディジタルデータ伝送方式の欠点を説
明する図である。第6図(s)が伝送する4、8kb/
sデータ、第6図(1)、(u)が相対遅延が異なる0
次群伝送路に送出するエンベロープ、第6図(t′)、
(U′)がその伝送路を用いて伝送されたエンベロープ
、第6図(S′)が伝送した結果のデータである。ここ
では、O次群伝送路の異なる相対遅延が(t′)に対し
て(U′)が1エンベロープ大きい場合を示す。このよ
うに伝送すべきデータ(s)と伝送された結果(S′)
では、ビットの並びが異なっており、正常な伝送が行わ
れていないことがわかる。
また、同一のデータを伝送する場合には、かならず同じ
0次群伝送路を用いなければならないとすると、0次群
伝送路の中に2.4kb/sの信号を19チヤネル収容
すると残りのエンベロープは1個となり、2.4kb/
sの信号しか収容できない。さらに、O次群伝送路が複
数あった場合においても、余ったエンベロープの数は4
.8kb/sの伝送に見合うだけあっても、これを°用
いて4.8kb/sの伝送を行うことはできない。
本発明は、伝送路の相対遅延が異なる複数の伝送路を用
いて、同一のデータを分割して伝送することを可能にす
るディジタルデータ伝送方法を提供することを目的とす
る。
c問題点を解決するための手段〕 本発明は、制御信号およびデータ信号がエンベロープを
組み伝送される伝送路で、n個(nは正の整数)のエン
ベロープを用いて並列的なデータ伝送を行うディジタル
データ伝送方法において、上記n個のエンベロープの各
エンベロープ中の特定のビットを用いてマルチフレーム
を組み、上記制御信号の伝送とともに個々のエンベロー
プ間の相対的な伝送路遅延を識別できる信号を伝送する
ことを特徴とする。
〔作 用〕
一般にO次群伝送路の相対遅延差は有限であり、エンベ
ロープの数に換算して数エンベロープである。
本発明では、たとえばこの相対遅延差の2倍のマルチフ
レームをエンベロープ中のステータスビットを用いて組
み、制御情報を伝送するとともに、マルチフレーム情報
を伝送する。このマルチフレーム情報から複数個のエン
ベロープの相対遅延差を検出しその相対遅延差を補正し
た後に、分割されて伝送されたデータを再編成すること
により、相対遅延差の異なる複数の伝送路を用いたディ
ジタルデータ伝送を可能にする。
〔実施例〕
以下、本発明の実施例方式を図面に基づいて説明する。
第1図は、本発明のディジタルデータ伝送方法を実現す
る装置の一実施例を示すブロック構成図である。
第2図は、本発明方式の信号の伝達過程を説明する図で
ある。
第1図において、データ信号(s)および制御信号R3
は、それらの信号をエンベロープに多重化するエンベロ
ープ作成回路101および102に入力される。各エン
ベロープ作成回路101.102で組まれたエンベロー
プ(1)、(u)は、それぞれマルチフレーム作成回路
103.104に人力され、8エンベロープを1マルチ
フレームとするマルチフレーム信号(V)、(W)とな
り、それぞれ0次群伝送路105.106に送出される
。この0次群伝送路105.106をそれぞれ伝送され
たマルチフレーム信号(F′)、(W′)は、それぞれ
エラスティ・ツクメモ+J 107.10Bおよびマル
チフレーム同期検出回路109.110に入力される。
エラスティックメモリ107.108からマルチフレー
ム番号を一敗させて読み出されるマルチフレーム信号(
t′)、(U′)は、それぞれエンベロープ分解回路1
11.112に入力され、ここでそれぞれデータ信号(
e)および(f)と制御信号(g)および(h)とに分
離される。
マルチフレーム同期検出回路109から出力される基準
信号(X)は、各エラスティックメモリ107.108
に入力され、マルチフレーム同期検出回路109および
110からそれぞれ出力されるマルチフレーム情報(y
)、(2)は、それぞれエラスティックメモリ107.
108およびエンベロープ分解回路111.112に入
力される。
データ信号(e)および(f)は、データ組立回路11
3に入力され、伝送されたデータ信号(S′)が組み立
てられて出力される。また、制御信号(g)および(h
)はオアゲート114に接続され、オアゲート114か
ら制御信号CDとして出力される。
0次群伝送路105.106のフレーム構成は、第4図
に示すフレーム構成であり、さらに第5図に示すフレー
ムパターンを用いている。したがって、0次群伝送路1
05 、106の入力部および出力部でのエンベロープ
ビット位置(F′、D1〜D4、S)は既知である。
エンベロープ作成回路101.102では、データ信号
(s)は6ビツトごとに制御信号R3とエンベロープ(
1)、(u)が組まれる。このように組まれたエンベロ
ープ(t)、(u)は、マルチフレーム作成回路103
.104で、8エンベロープを1マルチフレームとし、
そのSビットに4回に1回の割りでマルチフレームパタ
ーン(ここでは110の交番パターン)が挿入され、マ
ルチフレーム信号(V)、(W)  となる。マルチフ
レーム信号(V)、(W)は、0次群伝送路105.1
06をそれぞれ伝送されることにより、マルチフレーム
信号(F′)、(W′)になる。本実施例では、0次群
伝送路106は0次群伝送路105に対して2工ンベロ
ープ分遅延が大きい伝送路である。
マルチフレーム同期検出回路109.110では、それ
ぞれ110交番パターンを見つけてマルチフレーム番号
を検出し、エラスティックメモリ107.108にその
マルチフレーム番号のとおりに書き込む。
エラスティックメモリ107.108からの読み出しは
、基準信号(x)によりマルチフレーム信号(F′)の
マルチフレームの中央(マルチフレーム番号5)を基準
として、それぞれマルチフレーム番号1から順番に行わ
れる。
このようにマルチフレーム番号を一敗させて読み出され
たマルチフレーム信号(U′)、(U′)は、エンベロ
ープ分解回路111112でデータ信号(e)、(f)
と制御信号(g)、(h)に分離される。分離されたデ
ータ信号(e)、(f)は、データ組立回路113でエ
ンベロープ内のデータ6ビツト単位に、データ信号(e
)、(f)の順番に並べ替えられ、伝送前のデータ信号
(s)が復元されデータ信号(S′)として出力される
一方、エンベロープ分解回路111.112では、マル
チフレーム情!1(yL(z)を用いてマルチフレーム
パターンヲ除き、このマルチフレームパターンの除去で
抜けたビットは、直前のSによりうめられて制御信号(
g)、(h)を出力する。この制御信号(g)、(h)
は、2系統の伝送路に分けて伝送された信号であり、オ
アゲート114でその論理和をとることにより制御信号
CDとして出力される。すなわち、送信側の制御信号R
3が受信側で制御信号CDとして再構成される。
〔発明の効果〕
本発明は、以上説明したように、制御信号とともに伝送
路の相対位相差情報を伝送し、受信側でこのマルチフレ
ームより相対位相差情報を取り出し相対遅延差を補正す
ることにより、相対遅延差の異なる伝送路を用いて同一
信号を分割したデータ伝送を行うことができる。
すなわち、同一データを並列的に伝送することにより、
複数の0次群伝送路を有効に利用でき、経済的なデータ
伝送網を構築することができる効果がある。
【図面の簡単な説明】
第1図は本発明のディジタルデータ伝送方法を実現する
装置の一実施例を示すブロック構成図。 第2図は本発明方法による信号の伝達過程を説明する図
。 第3図はエンベロープの説明図。 第4図は0次群伝送路のフレーム構成を説明する図。 第5図はO次群伝送路で用いるフレームパターンを説明
する図。 第6図は従来のディジタルデータ伝送方式の欠点を説明
する図。 101.102・・・エンベロープ作成回路、103.
104・・・マルチフレーム作成回路、105.106
・・・0次群伝送路、107.108・・・エラスティ
ックメモリ、109.110・・・マルチフレーム同期
検出回路、111.112・・・エンベロープ分解回路
、113・・・データ組立回路。

Claims (1)

    【特許請求の範囲】
  1. (1)制御信号およびデータ信号がエンベロープを組み
    伝送される伝送路で、n個(nは正の整数)のエンベロ
    ープを用いて並列的なデータ伝送を行うディジタルデー
    タ伝送方法において、 上記n個のエンベロープの各エンベロープ中の特定のビ
    ットを用いてマルチフレームを組み、上記制御信号の伝
    送とともに個々のエンベロープ間の相対的な伝送路遅延
    を識別できる信号を伝送する ことを特徴とするディジタルデータ伝送方法。
JP61173248A 1986-07-22 1986-07-22 デイジタルデ−タ伝送方法 Expired - Lifetime JPH07123247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61173248A JPH07123247B2 (ja) 1986-07-22 1986-07-22 デイジタルデ−タ伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61173248A JPH07123247B2 (ja) 1986-07-22 1986-07-22 デイジタルデ−タ伝送方法

Publications (2)

Publication Number Publication Date
JPS6330035A true JPS6330035A (ja) 1988-02-08
JPH07123247B2 JPH07123247B2 (ja) 1995-12-25

Family

ID=15956911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61173248A Expired - Lifetime JPH07123247B2 (ja) 1986-07-22 1986-07-22 デイジタルデ−タ伝送方法

Country Status (1)

Country Link
JP (1) JPH07123247B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227540A (ja) * 1988-03-08 1989-09-11 Nec Corp ディジタル伝送方式
JPH0222942A (ja) * 1988-07-12 1990-01-25 Nec Corp デジタル伝送方式
JPH02192240A (ja) * 1988-10-17 1990-07-30 Fujitsu Ltd 伝送遅延補正方式
JP2010114691A (ja) * 2008-11-06 2010-05-20 Fujitsu Ltd フレーム生成装置、光伝送システム、フレーム生成方法および光伝送方法
CN114675790A (zh) * 2022-05-24 2022-06-28 华中科技大学 一种多通道并行采样系统数据同步存储的自校正方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227540A (ja) * 1988-03-08 1989-09-11 Nec Corp ディジタル伝送方式
JPH0222942A (ja) * 1988-07-12 1990-01-25 Nec Corp デジタル伝送方式
JPH02192240A (ja) * 1988-10-17 1990-07-30 Fujitsu Ltd 伝送遅延補正方式
JP2010114691A (ja) * 2008-11-06 2010-05-20 Fujitsu Ltd フレーム生成装置、光伝送システム、フレーム生成方法および光伝送方法
CN114675790A (zh) * 2022-05-24 2022-06-28 华中科技大学 一种多通道并行采样系统数据同步存储的自校正方法

Also Published As

Publication number Publication date
JPH07123247B2 (ja) 1995-12-25

Similar Documents

Publication Publication Date Title
EP0437197A2 (en) Digital cross connection apparatus
JPS6247397B2 (ja)
GB1517750A (en) Reframing circuit for a time division multiplex system
JPS59135946A (ja) デイジタル同期多重変換方式
JPS6330035A (ja) デイジタルデ−タ伝送方法
CA2020015A1 (en) Frame conversion circuit
US5592653A (en) Interface conversion device
JPH0712159B2 (ja) 高次デイジタル伝送システム
US4847836A (en) Circuit arrangement for synchronizing the units in the switching exchanges and repeaters of a time-division multiplex transmission system
JP2545538B2 (ja) 時分割多重化伝送方法
JPS61173539A (ja) パルス多重通信方式
JPS61101142A (ja) デ−タ保護回路
JPH0633727Y2 (ja) 誤り監視回路
JP2989942B2 (ja) データ伝送システムの自動折り返し試験方式
JPS6282835A (ja) 時分割多方向多重通信方式
JPH01286552A (ja) 信号処理方式
JPS62190939A (ja) 多重チヤンネル時間順序制御方式
JPH11511603A (ja) テスト回路を備えたマルチチャネル伝送システム
JPS63103528A (ja) タイムスロツトアサインテ−ブル切替制御方式
JPH01256833A (ja) 回線別パリティエラー検出方式
JPH02135946A (ja) 光海底中継システムの端局情報伝送方式
JPH01320831A (ja) 遅延等化回路
JPH0438174B2 (ja)
JPS62111539A (ja) 時分割多方向多重通信方式
JPS60236342A (ja) 信号コ−ドの送出方式