JPS62190939A - 多重チヤンネル時間順序制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は多重チャンネル時間順序制御方式、特に独立し
た複数の一定伝送速度のデータチャンネルを集めて一つ
の高速情報として使用する多重チャンネル伝送に用いら
れる多重チャンネル時間１１μ序制御方式に関する。

（従来の技術） 従来、時分割交換機、特に電話父羨ヲ含む時分割交換機
においては、通話用信号’ｔ６４にビット／秒の伝送速
度のＰＣＭ信号として交換を行なっている場合が多い。

この又換は１通常上記のＰＣＭ信号の２４チヤンネル、
３２チヤンネルまたは更に多チャンネルを多重化して多
重チャンネルとし、多重チャンネル中のチャンネルに対
応するタイムスロット（８ビツト）を単位に入替えるこ
とにより行はれるが、他交侯機との間の通話伝送にこの
多重チャンネルをそのまま用いている場合が多い。

そこでこの多重チャンネルを一括または部分的に使用し
て画像信号等の高速伝送を行なうことが考えられている
。

（発明が解決しようとする問題点） しかしながら、この多電チャンネルによる伝送では交換
機間が直接に多重化ＰＣＭチャンネル等で接続されてい
る場合を除いて１通常の通信網をＡ４由した場合には、
更に多重化１分離子ｌ化が行なわれ、その操作によって
は送信したｌフレームの一部のタイムスロットが定常的
に隣接したフレームに含まれた形で受信されることがあ
る。そこで各タイムスロットを独立の通常チャンネルと
して使用する場合には問題とならないが、上記のように
多重チャンネルにそのまま順序性のあるデータを送信し
たときは受信側ではフレーム周期で順序の入替ったデー
タとして受信されると云う問題点を有している。

本発明の目的は多重チャンネル伝送における上記の問題
点を解決し、送信側からトレーニングパターンを送るこ
とにより、受信側ではこのトレーニングパターンをもと
にタイムスロットの時間順序を正して、正しいデータの
受信ができる多重テヤノネル時間順序制御方式を提供す
ることにある。

（問題点を解決するための手段） 不発明は複数の一定伝送速度のデータチャンネルを集め
て一つの高速度のデータチャンネルとして使用する多重
チャンネル伝送において、送信側に設けられてデータ伝
送開始前に多重チャンネルの１フレーム内のタイムスロ
ットの順序が判定でキルトレーニングパターンを発生ス
ルバター／送出手段と、受信側に設けられて少なくとも
２フレーム分の受信データを蓄積する受信バッファ手段
と、この受信バッファ手段に蓄積されたトレーニンクパ
ターンカラタイムスロットの読出順序を読取って記憶す
る記憶手段と、データ受信中この記憶手段に記憶された
読出１＋１序に従って前記受信バッフ丁手段のタイムス
ロットの内容’ｃ　Ｌｌ出す読出手段とを有して構成さ
れる。

（実施例） 以下、本発明の実施例について図１′ｆｉヲ参照して詳
細に説明する。

第１図は本発明の一冥施例のブロック図で、多重チャン
ネルを使用して高速送信を行なう送信側の時分割交涙機
と、この多重チャンネルが通１ｇ網を介して依続された
受信側の時分割交換機が示さｆている。また図示されて
いる多重チャンネルはそれぞれの交換機が曲の交換機と
接続するための複数の多電チャンネル回線のうちの片チ
ャンネルを示したものである。図において送信側交換機
（以下ＥＸＳ　）１は送信接続回路（以下Ｓ　Ｎ　Ｄ　
）１１とパターン送信回路（以下ＰＳＮＤ）１２とを有
していて、受信側交換機（以下ＥＸＲ）２は受信接続回
路（以下■もＥＣ）２１とタイムスロット入管回路（以
下８ＣＮＧ）２２とを有した構成となっている。

ＥＸＳｌの５ＮＤＩＩは図示されていない交換機の中央
制御−ａ［ｔの指示により、ＥＸＲ２との多重チャンネ
ルの設定のめとＰ８ＮＬＪ１２　にトレーニングパター
ンの送出指示を与える。ＰＳＮＤ１２　はトレーニング
パターン発生器（以下’１’ＰＧ）１２１を有していて
、ＴＰＧ１２１にパターン発生の指示を与えると共に切
替スイッチＳＷを作動して多重チャンネルの出線をＴＰ
Ｇ１２に切替える。そこでＴＰＧ１２は８ＮＬ）１１か
ら与えられているフレーム同期信号に同期したトレーニ
ングパターンを送出する。

久いでＰＳＮＩ）１２は図示されていない相手交換機か
らの制御チャンネルを介して準備完了信号が８ＤＮ１１
に与えられると復旧させられ、ＩＮＩＩは通信データの
送信を開始する。

第２図は第１図のＴＰＧ　１２１　が送出するトレーニ
ングパターンの一例で、多重チャノネルが３２チャンネ
ル多重化ＰＧＭの場合を示していて、１７レームは８ビ
ツトで構成されたタイムスロットが３２個から構成され
ており、パターンは２フレームの同期を有して第１フレ
ームはタイムスロット毎に順次１０進表示で０．１．２
・・・・・・３１．第２フレームは１６進表示ですべて
のスロットがＦＦの内容を持っている。

第３図は第１図のＥＸＲ２におりるＲＥＣ２１と５ＣＮ
Ｇ２２　　との詳細ブロック図で、図中第１図と同じ符
号のものは同じものを示している。図においてＲＥＣ２
１は直列入力並列出力の２５６ビツトのシフトレジスタ
（以下ＲＥＧ）２１１を有していて１図示されていない
同期信号回路の制御により、ｌフレームのデータ全直列
受信するごとに、この２５６ビツトのデータを並列出力
する。５ＣＮＧ２２は２）（７：１１フレーム分のバッ
フ丁レジスタ（以下ＢＦＡおよびＢＦＢ）２２１および
２２２と、ＨＦＡ２２１およびＢＦＢ２２２のｍｔ出回
Ｎｒ（以下ＲＥ）２２３とタイムスロット読出ｊ１序を
記憶する記憶回路（以下ＭＥＭ）２２４と、ＥＸＲ２の
中央制御表１と多室チャンネ化の接続制御信号の送受を
行ないｌ（、ＥＣ２１からの同期信号をもとに、　５Ｃ
ＮＧ２２内の各機１１ヒ回路の順序制御を行なう制御１
回路（以下ＣＬＲ）２２５とを弔して構成式れる。

以上のＥＸＲ，２の構成において、ＲＥＧ２１１に蓄積
された１フレームのデータは最終ビットの受信と同時に
ＨＦＢ　２２２に並列転送され、ＢＦＢ２２２は仄の１
フレームのデータの受入れの直前に前のデータ全ＢＦＡ
２２１　に並列転送すること金繰返す。

そこでＣＬ几２２５は中央制両装誼から指示嘔れてトレ
ーニングパターン受信時には、几Ｅ２２３を介してＢＦ
’Ａ２２１　の先頭タイムスロット分から３２タイムス
ロット分に続いて１１１”Ｂ２２２　　の先頭タイムス
ロット分から３２タイムスロット分の内容ヲ抗取り、第
４図にＨＦＡ２２１およびＢＦＢ２２２が蓄積した内容
の一例を示すように、タイムスロット分の内容が送信タ
イムスロット番号を表わす１０進数で３２個分連続して
いる周期に、この進数が蓄績妊れたＨＦＡ２２１および
ＢＦＢ２２２のタイムスロット分ごとに付けられている
番号をそれぞれ読取って、ＭＥＮ２２４　に予め定めら
れた送信スロ・ソト番号Ｏ〜３１に対応してＭＥＭ　２
２４　に記憶させる。次いでＣＬＲ２２５がら送出延れ
た卓備児了信号が送信側の５ＮＤ１１に伝えられて、デ
ータ送信が開始される。そこで托ＥＣ２１にツム信デー
タが送られて米ると受信フレームごとにデータがＢＦＢ
２２２に転送され、先に転送ちれたデータはＨＦＡ２２
１に転送されて、ＨＦＡ２２１とＢＦ’Ｂ２２２　　と
には常に連続した２フレームが蓄積されている。

そこでＣＬＲ２２５は１フレームがＢＦＨ２２２に転送
されるごとに、ＭＥＮ２２４に送信タイムスロット番号
１．４に対応して、トレーニングパターン受信時に記憶
したｆ３ＦＡ２２１およびＬＳＦＢ２２２のタイムスロ
ット分の格号をんｔ出さぜ、ＲＥ２２３にこの１＋１順
にＨＦＡ２２１およびＢＦＢ２２２のタイムスロット分
を読出させて直列に送出させる。以上の動作により２交
換機間に送信側を介して設定された多１チャンネルの１
通信網内でのタイムスロットのフレーム間移動は、トレ
ーニングパターンにより＃動位置が記憶されて、データ
受信時はこの記憶をもとに順序修正が行なわれる。

なお以上の実施例では多＊　ｆ−ｙンネルは一方向のみ
のものとしたが、通常は反対方向のチャンネルと対に回
線が構成され、この場合には本発明の設備が送受信対照
に設けられる。またこの回線の一部を利用して両交換機
間の伝送開始等の制御１ｇ号の送受を行なうことができ
るが、共ｄ線信号方式を利用して制御信号の送受が行な
われても一同に拘はない。

（発明の効果） 以上詳細に説明したとおり、本発明は通常タイムスロッ
トの時間順序の保証されない２４チャンネル多重化ＰＣ
Ｍ、３２チャンネル多重化ＰＣＭチャンネル等の多ｌチ
ャネルを用いて、１つの高速伝送全行なう場合や、逆に
高速データを複数の低速データに分解して並列伝送を行
ない再び高速データに変換にて高速データ全伝送する場
合にも、タイムスロットのフレーム間移動を正すことが
でさると云う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のトレー二／グパターン発生器が送出スルトレーニン
グパターンの一例を示すパターン図、第３図は第１図の
受信接続回路およびタイムスロット入替回路のブロック
図、第４図は第３図のバ・ソファレジスタに蓄積された
トレーニングパターンの一例を示すパターン図でアル。 １・・・・・・送信側交換機（ＥＸＳ）、１２・・・・
・・パタ−ノ送信回路（ＰＳＮＤ）、２・・・・・・受
信側交換機（ＥＸＲ）、２２・・・・・・タイムスロッ
ト入替回路（ＳＣＮＧ）、２２１．２２２・山・・バッ
フ丁レジスタ（ＢＦＡ。 １５ＦＢ　）、２２３・・・・・・ｄ出回路（Ｒ，ｌ、
２２４・・・・・・記憶回路（ＭＥＭ）、２２５・・・
・・・制御回路（ＣＬ）す。 等　２Ｍ 茅　４　図

Claims (1)

【特許請求の範囲】
1. 複数の一定伝送速度のデータチャンネルを集めて一つの
   高速度のデータチャネルとして使用する多重チャンネル
   伝送において、送信側に設けられてデータ伝送開始前に
   多重チャンネルの１フレーム内のタイムスロットの順序
   が判定できるトレーニングパターンを発生するパターン
   送出手段と、受信側に設けられて少なくとも２フレーム
   分の受信データを蓄積する受信バッファ手段と、この受
   信バッファ手段に蓄積されたトレーニングパターンから
   タイムスロットの読出順序を読取って記憶する記憶手段
   と、データ受信中にこの記憶手段に記憶された読出順序
   に従って前記受信バッファ手段のタイムスロットの内容
   を順序読出す読出手段とを有することを特徴とする多重
   チャンネル時間順序制御方式。