JP3158758B2 - 端末アダプタ装置とデータ伝送方法 - Google Patents

端末アダプタ装置とデータ伝送方法

Info

Publication number
JP3158758B2
JP3158758B2 JP03042593A JP3042593A JP3158758B2 JP 3158758 B2 JP3158758 B2 JP 3158758B2 JP 03042593 A JP03042593 A JP 03042593A JP 3042593 A JP3042593 A JP 3042593A JP 3158758 B2 JP3158758 B2 JP 3158758B2
Authority
JP
Japan
Prior art keywords
channel
data
individual
transmission
transmission delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03042593A
Other languages
English (en)
Other versions
JPH06244834A (ja
Inventor
幸雄 市川
耕司 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP03042593A priority Critical patent/JP3158758B2/ja
Publication of JPH06244834A publication Critical patent/JPH06244834A/ja
Application granted granted Critical
Publication of JP3158758B2 publication Critical patent/JP3158758B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、総合サービスディジタ
ル網(Integrated Services Digital Net-work, 以下、
ISDNと記す)において、複数のISDN基本インタ
フェースによってBチャネル(64kb/s)の複数倍
の情報伝送速度を有するデータ端末をISDNへ収容す
る端末アダプタ装置に関し、特に複数の基本インタフェ
ースの各Bチャネル(64kb/s)のISDN内の各
伝送ルートの違いによる伝送遅延を補償する端末アダプ
タ装置に関する。
【0002】
【従来の技術】Bチャネル(64kb/s)の複数倍の
情報伝送速度を有するデータ端末をISDNへ収容する
場合に、ISDNに対して一次群速度インタフェースを
情報チャネルH0(384kb/s)あるいはH1(15
36kb/s)ととして設定することが必要になる。し
かし、前記データ端末の情報伝送速度が情報チャネルH
0 あるいはH1 をすべて使用するとは限らない。
【0003】その場合、使用しない分は無駄になってい
まう。そこで、データ端末の情報伝送速度に合わせて、
必要とする複数倍のBチャネル(64kb/s)を確保
しようとする方法が行われている。
【0004】送信側において、Bチャネル(64kb/
s)の複数倍のデータ端末からデータ情報を単位Bチャ
ネルに分離し、各Bチャネル毎にISDNへ送出する。
ISDNを伝送した各Bチャネルのデータ情報は受信
側において、再びBチャネル(64kb/s)の複数倍
の情報伝送速度のデータ情報となって受信側のデータ端
末に供給される。
【0005】この場合、ISDNにおける各Bチャネル
の伝送ルートの違いにより、各Bチャネル間に相対的伝
送遅延時間を生じるので、受信側において各Bチャネル
を再び多重化する時、各Bチャネル間に発生した相対的
伝送遅延時間を補償してから多重化しなければならな
い。このような例として、特開昭61−157133号
がある。
【0006】この例では、データ情報を送信する前に、
トレーニング信号により各Bチャネルの伝送径路の違い
による相対的遅延時間を受信側のデータ端末で計算し、
早く届いたBチャネルのデータ情報を受信バッファ回路
に蓄えておいて、前記相対的遅延時間から前記受信バッ
ファ回路からの呼び出し順序を決定して送信側と同一の
信号系列を再生する。
【0007】他の関連する例として、特開昭62−17
1357号がある。この場合、2点間に場所的に離れた
複数のディジタル伝送路が設けられ、これら両地点にそ
れぞれ時分割多重変換回路が設置されて、複数の端末信
号を多重化して伝送する通信方式において、時分割多重
変換回路において一つのデータ端末からの信号を一つの
伝送ルートのディジタル伝送路で伝送できる信号よりも
狭い周波数帯域の複数に分離し、これら分離された各信
号をそれぞれ別のルートのディジタル伝送路に分配して
並列伝送する。
【0008】一方、受信側の時分割多重変換回路では、
前記分離された信号が伝送される各ディジタル伝送路間
の伝送遅延時間を補正する遅延回路が設けられ、前記分
離された信号をこの遅延回路により遅延時間補正して一
つの信号に合成復元する。
【0009】このように、従来の方法でも、送信側の通
信装置から通信網へ送出する時、送信データ情報を複数
の伝送路に分離して送信し、受信側の通信装置において
前記複数の伝送路からの受信データ情報を一つに合成す
る場合、前記複数の伝送ルート間の相対的伝送遅延を補
償することが行われている。
【0010】しかしながら、特開昭61−157133
号の場合、受信側の通信装置(端末装置)において、複
数のBチャネルからの受信データ情報を受信し各Bチャ
ネル間の相対的伝送遅延補償を行う場合、受信側の通信
装置(端末装置)に設けられた各Bチャネル毎の受信バ
ッファに蓄積し、受信側端末本体部に送出するにあた
り、前記相対的伝送遅延補償量に基づいて取り出し順序
を制御して前記複数のBチャネル上のデータ情報を一つ
にまとめあげて送信信号列と同一の受信信号系列を再生
している。従って、データ端末の情報データ伝送速度が
高くなり使用Bチャネルが多くなると、一台の端末装置
として受信データについて受信バッファメモリを設ける
場合、膨大な受信バッファメモリ容量が必要になる。
【0011】また、特開昭62−171357号の場
合、データ情報の送受信状態になる前に予め送信側から
各分岐する伝送路毎に試験パターンを送出し受信側では
前記試験パターンに記入されたフレーム番号を検出する
ことにより各伝送路毎の伝送遅延時間差をフレーム数の
差として検出することができる。従って、この場合には
各伝送ルート毎の最大伝送遅延時間差に相当するデータ
メモリが必要であればよいので、特開昭61−1571
33号の場合のように遅延補正が終了するまでのデータ
情報をすべて記憶しておく受信バッファは必要ではな
い。
【0012】しかしながら、ISDNにおいて網内の伝
送ルートが異なるために生じる伝送遅延時間は、地上系
設備を経由する場合、伝送遅延時間は平均的には16m
s程度で、場合によっては45ms程度になる。さらに
衛星系設備を経由する場合は325ms程度にもなる。
これらの伝送遅延時間を補償しようとすると、1Bチャ
ネルの受信データを最大325ms遅延させるために
は、20.8kbitの受信バッファメモリが必要にな
り、装置全体としては、前記20.8kbit×分岐伝
送路数の受信バッファメモリが必要になる。
【0013】従って、受信側においては各伝送路毎の伝
送遅延の遅延時間補正を行うために設けられた可変遅延
回路は前記最大伝送遅延時間差に相当するビット数のメ
モリが必要になる。しかも、データ端末の情報データ伝
送速度が高くなり使用Bチャネルが多くなると、最大受
信メモリはさらに大きな容量が必要になる。
【0014】
【発明が解決しようとする課題】ところで、このように
従来例では、受信時に各伝送ルート別の伝送遅延補正を
行うので、1台のセンター装置と複数のローカル・デー
タ端末装置間の1対N通信を行う場合にはセンターおよ
びローカル双方の各データ端末装置に高価な可変遅延回
路が必要になる。
【0015】本発明は、このような従来の課題を解決す
るものであり、前記1対N通信においてシステム全体と
して必要とする伝送遅延補正のための可変遅延回路数を
大幅に削減し、各装置規模を縮小できる優れた端末アダ
プタ装置およびそれを用いた1対N通信方法を提供する
ことを目的とする。
【0016】
【課題を解決するための手段】ISDNに対して複数の
基本インタフェース(チャネル構造2B+D)を有し、
Bチャネル(64kb/s)の複数倍の情報伝送速度を
有するデータ端末をISDNへ収容する端末アダプタ装
置であって、その送信部は前記データ端末からのユーザ
情報信号を複数の個別Bチャネル情報信号(64kb/
s)に分離する分離回路と、前記分離回路からの複数の
個別Bチャネル信号の各々に所定の相対的伝送遅延量を
付加する可変遅延回路と、前記複数の個別Bチャネル情
報信号間に所定の相対的伝送遅延遅延量が発生するよう
に前記可変遅延回路を制御する相対的伝送遅延制御手段
と、前記複数の個別Bチャネル毎に送信順を含む特定パ
ターンデータを送出するパターン符号器と、前記可変遅
延回路の出力信号と前記パターン符号器の出力信号とを
選択的に出力する送信切換え回路と、前記送信切換え回
路の出力信号を前記基本インタフェース単位に多重化し
てISDNに送信する回線インタフェース部とを備え、
一方、その受信部はISDNからの複数の基本インタフ
ェースを収容し、複数の個別Bチャネル信号に分離する
回線インタフェース部と、前記回線インタフェース部よ
り分離した複数の個別Bチャネル信号を第1のチャネル
または第2のチャネルに選択的に切り換える受信切換え
回路と、前記受信切換え回路の第1のチャネルからの個
別Bチャネル毎に所定の相対的伝送遅延量を付加する可
変遅延回路と、前記可変遅延回路から出力する個別Bチ
ャネル信号を多重化する多重化回路と、前記受信切換え
回路の第2のチャネルから複数の個別Bチャネル信号毎
のフレーム同期の検定と前記特定のパターンデータを検
定するパターン復号器と、複数の個別Bチャネル信号毎
の受信フレーム数を計数する受信フレーム計数手段と、
前記個別Bチャネル信号間の相対的伝送遅延量を決定す
る伝送遅延判定手段と、前記伝送遅延判定手段に基づい
て前記個別Bチャネル毎の可変遅延回路に前記所定の相
対的伝送遅延量を設定する制御手段とを備えることを特
徴とする端末アダプタ装置を提供するものである。
【0017】また、1台のセンター装置と複数のデータ
端末間の1対N通信を行う場合における前記課題を解決
するために、本発明の方法は前記端末アダプタ装置によ
るISDNを介するBチャネル(64kb/s)の複数
倍の情報伝送速度を有するデータ端末装置間のデータ伝
送方法であって、ISDNを介して1台のセンター・デ
ータ端末装置とN台のローカル・データ端末間の1対N
のデータ通信において、呼接続確立後にデータ端末から
ユーザ情報信号を送出する前に、前記センター・データ
端末の端末アダプタ装置のパターン符号器からISDN
基本インタフェースの個別Bチャネル毎に同一の特定パ
ターンデータを送出して、ローカル端末アダプタ装置に
おいて前記個別Bチャネル毎の前記パターン復号器と前
記受信フレーム計数手段とによって前記個別Bチャネル
毎の伝送遅延量を検出し、その結果をセンター端末アダ
プタ装置へ送信することによって、センタ端末アダプタ
装置において前記伝送遅延判定手段により前記個別Bチ
ャネル間の相対的伝送遅延量を算出し、送受信双方の個
別Bチャネルに対して前記相対的伝送遅延量に基づいて
前記個別Bチャネル間の相対的伝送遅延差を予め補償し
てデータ端末間のユーザ情報信号を送受信することを特
徴とするデータ伝送方法である。
【0018】
【作用】本発明における端末アダプタ装置は、その送信
部においてデータ端末からの送信データを分離回路によ
って複数の個別情報チャネルB(64kb/s)に分離
し、その個別情報チャネルB毎に可変遅延回路を設け、
また、その受信部において回線インタフェース部によっ
てISDNから基本インタフェース単位で情報チャネル
Bを受信し複数の個別情報チャネルBに分離し、その個
別情報チャネルB毎に可変遅延回路を設けることによっ
て、前記送受信双方の可変遅延回路にISDNにおける
個別情報チャネルBの伝送ルート間の相対的伝送遅延量
を設定できるので、1対N通信システムにおいてセンタ
ーTAの送受信側双方に設けられた複数の個別Bチャネ
ル毎の可変遅延回路に相対伝送遅延量を付加するだけ
で、ISDNにおける個別情報チャネルBの伝送ルート
による伝送遅延差を補正できる。従って、ローカルTA
において特に各個別Bチャネル間の相対的伝送遅延補正
を行う必要がなり、ローカルTAにおける伝送遅延回路
が一切不要になる。
【0019】
【実施例】以下、本発明の一実施例における端末アダプ
タ装置の構成を説明する。
【0020】図1は本発明の請求項1の一実施例におけ
る端末アダプタ装置の構成ブロック図を示す。
【0021】ここでは二つのBチャネル(64kb/
s)を束ねて情報伝送速度128kb/sの端末アダプ
タ装置について説明する。
【0022】図1において、回線インタフェース部1は
ISDN2から基本インタフェース(B1 +B2 +D)
を有する加入者回線3を回線終端装置(特に、図示せ
ず)を介して複数回線(この例では2回線)収容し、受
信情報チャネルB1 、B2 および信号チャネルD毎に
分離してデータ端末側へ送出し、一方、データ端末側か
らの複数の送信情報チャネルB1 、B2 および信号チャ
ネルDを基本インタフェース(B1 +B2 +D)単位に
多重化処理を行い加入者回線3へ送出する。
【0023】分離回路4はデータ端末(特に、図示せ
ず)からの送信データBS (128Kb/s)を二つの
64Kb/sの送信情報チャネルBS1、BS2に分離す
る。可変遅延回路5は分離回路4からの送信情報チャネ
ルBS1、BS2の各々に伝送遅延を付加する。パターン符
号器61、および62は、1フレームを8ビット構成とし
て128フレームを1周期とするマルチフレーム伝送に
おいて、各マルチフレームに特定ビット・パターンを割
り当てる。
【0024】送信切換え回路7は、前記パターン符号器
1、および62からの前記特定パターン・データと、可
変遅延回路5において所定の伝送遅延を付加された送信
情報チャネルBS1、BS2である情報チャネルB1、およ
び前記情報チャネルB2とを切り換える。
【0025】受信切換え回路8は回線インタフェース部
1からの受信情報チャネルB1、およびB2の受信データ
を受信して、可変遅延回路9またはパターン復号器1
1、102への送出切換えを行う。
【0026】可変遅延回路9は、受信情報チャネルB1
と受信情報チャネルB2 間の受信データの伝送遅延差を
補償するように情報チャネルB1 または情報チャネルB
2 に前記伝送遅延量を発生させる可変シフトレジスタを
挿入する。
【0027】多重化回路11は可変遅延回路9からの伝
送遅延補償された情報チャネルBR1データ、および情報
チャネルBR2の受信データを多重化してデータ端末(特
に、図示せず)へ128kb/sの受信データBRとし
て送出する。
【0028】パターン復号器101、102は制御プロセ
ッサ12の制御によって受信切換え回路8からの前記情
報チャネルB1データ、および前記情報チャネルB2デー
タから前記パターン・データを復号解読し、マルチフレ
ームの水平同期パターン検出、垂直同期パターン検出、
およびフレーム番号の抽出を行い制御プロセッサ12に
送出する。
【0029】送信フレームカウンタ131、132は、情
報チャネルB1、B2毎に送信する前記特定パターン・デ
ータのフレーム数を計数する。
【0030】受信フレームカウンタ141,142は、回
線インタフェース部1から情報チャネルB1、B2毎に受
信切換え回路8を介して受信する前記特定パターン・デ
ータのフレーム数を計数する。
【0031】制御プロセッサ12はパターン符号器
1,62の送信制御とパターン復号器101,102の受
信制御を行うと同時に、LAPD処理回路15を制御し
て回線インタフェース部1を介してISDNと信号チャ
ネルDによってレイヤ2、3の処理(リンク設定制御、
呼接続制御)を行う。
【0032】また、データ端末との間で制御信号線16
を介して制御信号を送受信する。切換え回路171,1
2および切換え回路173,174は、制御プロセッサ
12の制御によって可変遅延回路5および9をそれぞれ
情報チャネルB1,およびB2へ挿入したり、無挿入にし
たりする。
【0033】図2(a)は送信フレームカウンタ1
1、132の構成を示す。送信フレームカウンタ131
132はパターン符号器61、および62から前記特定パ
ターン・データを送出する時のフレーム番号、サブマル
チフレーム番号、マルチフレーム番号、および情報チャ
ネルのBチャネル番号が設定される。
【0034】図2(b)は受信フレームカウンタ1
1,142の構成を示す。受信フレームカウンタ14
1 ,142はそれぞれ情報チャネルB1、B2毎の受信パタ
ーン・データからフレーム番号、サブマルチフレーム番
号、マルチフレーム番号、および情報チャネルのBチャ
ネル番号を計数する。
【0035】図3(a)は情報チャネルBが2チャネル
の場合の可変遅延回路5,9の具体的構成例を示す。図
3(a)において、スイッチSW1,SW2,SW3,
およびSW4スイッチの向きは制御プロセッサ12によ
って制御され、受信情報チャネルB2 に対して受信チャ
ネルB1 が遅れている場合はB2 チャネル側(図3にお
いて、実線側)に可変シフトレジスタ180 が挿入され
る。 B1 チャネルに対してB2 チャネルが遅れている
場合は各スイッチが反対側(図3において、点線側)に
切替えられ、B1 チャネル側に可変シフトレジスタ18
0 が挿入される。
【0036】図3(b)はm個の情報チャネルBを束ね
る場合の可変遅延回路の構成を示す。
【0037】可変シフトレジスタ180 ,181 ,18
2 ,183 ,……,18m への相対的伝送遅延量の設定
は制御プロセッサ12によって行われる。
【0038】図4(a)は、センター端末アダプタ装置
(以下、センターTAと記す)からローカル端末アダプ
タ装置(以下、ローカルTAと記す)への特定パターン
・データ伝送における情報チャネルB1 、および情報チ
ャネルB2 上の特定パターン・データの1フレームのビ
ット構成を示し、8ビットで構成されるが、そのビット
8はFAビットと称する。
【0039】図4(b)は、センターTAからローカル
TAへの特定パターン・データ伝送における1マルチフ
レームを構成するサブマルチフレーム(SMF0,SM
F1,〜,SMFF)の各フレームのFAビットへの割
り当てを示すFAビット・パターン構成を表わす。
【0040】1マルチフレームを構成する各サブマルチ
フレームのうち、偶数サブマルチフレーム(SMF0,
SMF2,〜,SMFE)のフレームNo.2からフレ
ームNo.8のFAビットに対して設定される横ビット
列「0011011」は水平同期パターンである。
【0041】1マルチフレームを構成する各サブマルチ
フレームのうち、奇数サブマルチフレーム(SMF1,
SMF3,〜,SMFF)のフレームNo.1のFAビ
ットへ設定される縦ビット列「00101101」は垂
直同期パターンであり、偶数サブマルチフレーム(SM
F0,SMF2,SMF2,SMF4,SMF6)のフ
レームNo.1のFAビットへ設定される「N0 ,N
1 ,N2 ,N3 ,N4 」はマルチフレーム番号である。
【0042】サブマルチフレームSMFAのフレームN
o.1のFAビットの「P」は送信情報チャネルがB1
かB2 かの識別するチャネルNo.が設定される。 ま
た、Xは未定義ビットであり、Aはフレーム同期ビット
であってフレーム同期確立時に「0」から「1」に反転
する。
【0043】図5(a)はローカルTAからセンターT
Aへの情報チャネルB1 、あるいは情報チャネルB2
の応答データ・フレームの構成を示す。各1バイトでA
NS0,ANS1,ANS2,……,ANSFの16バ
イトから構成される。これは1マルチフレーム受信毎に
フレーム同期エラーが発生すれば送信され、フレーム同
期エラーが発生しなければ、最後のマルチフレーム受信
時に送信される。
【0044】図5(b)はローカルTAにおける受信フ
レームカウンタの構成を示し、センターTAからローカ
ルTAへのマルチフレーム受信時におけるチャネル番号
「Q」,マルチフレーム番号「M4 ,M3 ,M2 ,M
1 ,M0」,サブマルチフレーム番号「S3 ,S2 ,S1
,S0 」,フレーム番号「F2 ,F1 ,F0 」が計数
される。
【0045】応答データ・フレームには、図5(a)に
示すように前記チャネル番号「Q」,マルチフレーム番
号「M4 ,M3 ,M2 ,M1 ,M0 」,サブマルチフレ
ーム番号「S3 ,S2 ,S1 ,S0 」,フレーム番号
「F2 ,F1 ,F0 」が16バイトのデータとして設定
される。
【0046】次に、前記端末アダプタを用いて構成され
た1対N通信システムにおけるデータ伝送方法について
説明する。
【0047】図6は前記端末アダプタを使用した1対N
通信システムの構成(この例ではN=2である)を表わ
す。図において、センタ・データ端末20はセンターT
A21によってISDN22を介してローカルTA23
aによってローカル・データ端末24aと、またローカ
ルTA23bによってローカル・データ端末24bとそ
れぞれデータ送受信を行うものとする。センタ・データ
端末20、ローカル・データ端末24a、および24b
は64kb/s×2=128kb/sの伝送速度を有す
るものとする。センターTA21はセンタ・データ端末
20から128kb/sの伝送速度の情報データを受信
すると、64kb/sの情報チャネルB 1 、B2 に分割
して、信号チャネルDと基本インタフース(B1+B2
+D)に多重化して加入者線25へ送出する。ISDN
22において、情報チャネルB1、B2 とはそれぞれ伝
送ルートR11,R12を通り、相手側の加入者回線26a
で基本インタフェースに多重化されて、ローカルTA2
3aに着信する。
【0048】送信先がローカル・データ端末24bの場
合には、ISDN22において、情報チャネルB1 、B
2 とはそれぞれ伝送ルートR21,R22を通り、相手側の
加入者回線26bで基本インタフェースに多重化され
て、ローカルTA25bに着信する。
【0049】一般的に伝送ルートR11,R12間あるいは
伝送ルートR21,R22間の伝送ルート長の違いにより、
ローカルTA23aあるいはローカルTA23bにおい
て情報チャネルB1、B2間で相対的に遅延が発生してい
る。従って、基本インタフェースの多重化信号(B1
2+D)より一旦情報チャネルB1 、B2 を分離しデ
ータ端末側へB1、B2そのまま多重化(B1 +B2 )し
ても、センタ・データ端末20からのデータを正しく構
成できない。
【0050】通常行われる方法は、情報チャネルB1
2の情報データの各フレーム毎にその先頭にトレーニ
ング信号を付加して送出する。このトレーニング信号に
は送信順番を含んでいるので、この情報チャネルB1
2の相対的遅延量をトレーニング信号の有する送信順
番の差異から判定することができ、相対的に早く受信し
た情報チャネルBは前記相対的伝送遅延量だけ遅らせ
て、他の情報チャネルBと多重化(B1+B2)を行え
ば、送信側の送信データを正しく再生し、データ端末に
受信させることができる。このように、従来の技術では
伝送ルートの違いによる伝送遅延の補正をセンターTA
とローカルTAの双方でデータの受信時に行っていた。
【0051】従って、従来の方法では可変遅延回路がセ
ンターTAとローカルTA両方に必要であった。
【0052】これに対して、本発明の一実施例において
は、センターTAは図1に示す端末アダプタにおいて切
換え回路171,172,173,174を端子C側に設定
する。一方、すべてのローカルTAは前記切換え回路は
端子L側に設定する。
【0053】従って、センターTAにおいて、センター
・データ端末20からの送信データを分離回路1により
個別のBチャネル情報に分離した後に可変遅延回路5を
介して送信切り換え回路7に送り回線インタフェース1
により加入者回線3を通してISDN2へ送信し、また
回線インタフェース部1から受信切換え回路8を介して
受信する情報チャネルB,Bも可変遅延回路9を介
して受信し、多重回路11により多重化して受信データ
とする。
【0054】一方、すべてのローカルTAにおいては、
ローカル・データ端末からの送信データを分離回路4に
より分離後に可変遅延回路5を介さずに直接送信切換え
回路7に送り、また回線インタフェース部1からのBチ
ャネル情報も可変遅延回路9を介さずに多重回路11に
送信し多重化してローカル・データ端末への受信データ
とする。
【0055】次に、前記センターTAとローカルTAに
よる1対N通信システムの動作について説明する。
【0056】図6は1台のセンターTAとN台のローカ
ルTAを使用した1対N通信システムの構成(この例で
はN=2である)を表す。
【0057】図6において、センターTA21の制御プ
ロセッサ12はLAPD処理回路15を制御して回線イ
ンタフェース部1を介してISDN22(図1では2)
と信号チャネルDによってレイヤ2、3の処理(リンク
設定制御、呼接続制御)を行い、ISDN22を介して
相手ローカル・データ端末24a,あるいは24bと呼
接続が確立して、通信中になっているものとする。従っ
て、図6に示すようにローカル・データ端末24a(ま
たは24b)に対してISDN22において情報チャネ
ルB1、B2はそれぞれ伝送ルートR11、R12(あるいは
21、R22)が確定しているものとする。
【0058】図7は実施例の動作について、センター・
データ端末20とローカル・データ端末24a間の伝送
シーケンスとして示す。
【0059】この図では、センター・データ端末20と
ローカル・データ端末24a間で呼接続が確立している
ものとする。センター・データ端末20から送信要求3
0がセンターTA21に入力すると、センターTA21
は各フレームのFAビットが図4(b)に示すような構
成のマルチフレーム311,312,……3132を送出す
る。この32個のマルチフレームの伝送時間(16ms
×32=512ms)はISDNにおいて発生し得る最
大伝送遅延時間325msを考慮して設定されている。
【0060】各マルチフレーム311,312,……31
32がローカルTA23aに受信される毎に、図4(b)
に示すマルチフレームのFAビットパターン構成に示さ
れるように各サブマルチフレーム毎に水平同期パターン
「0011011」と各マルチサブフレームにまたがる
垂直同期パターン「00101101」の検出によって
フレーム同期検出と判定する。32個のマルチフレーム
がすべてローカルTA23aに送出されると、応答デー
タ・フレーム32がローカルTA23aからセンターT
A21に送信される。この応答データ・フレーム32に
おいて「A」ビットは「0」から「1」に反転する。
【0061】また、マルチフレーム番号「N4,N3,N
2,N1,N0」はセンタTAからローカルTAに送信さ
れてくるものをそのまま設定する。 マルチフレーム番
号「M4,M3,M2,M1,M0」、マルチフレーム番号
「S3,S2,S1,S0」、フレーム番号「F2,F1,F
0」はそれぞれセンターTAから送信されてくるマルチ
フレーム構成のパターン・データをローカルTAの受信
フレーム・カウンタが計数することにより、図5(b)
に示すように得られる。
【0062】ローカルTA23aは応答データ・フレー
ム32をセンターTAへ送信するとローカル・データ端
末24aへ送信可信号332 を送出し、一方センターT
A21は応答データ・フレーム32を受信するとセンタ
ー・データ端末20へ送信可信号33を送出する。
【0063】この結果、センター・データ端末20とロ
ーカル・データ端末間でデータ転送が行われる。
【0064】図8(a)はセンターTA21の制御プロ
セッサ12の処理フローを、図8(b)はローカルTA
23a(または、ローカルTA24a)の処理フローを
示す。
【0065】図8(a)において、センターTA21の
制御プロセッサ12はデータ端末(特に、図示せず)か
ら制御信号線16を介して送出要求信号(ステップS1
とする)を受信すると、発信データ端末からの送信要求
に対して送信許可を送出する前に、送信切換え回路7を
パターン符号器61、62側、および受信切換え回路8を
パターン復号器101、102側に切換え(ステップS
2)、パターン符号器6 1 、62 からマルチフレームの
各フレームのFAビツトに図4(b)において示すよう
に設定して送出する。
【0066】すなわち、制御プロセッサ12は情報チャ
ネルB1 および情報チャネルB2 において1フレーム送
出毎に送信フレームカウンタ131、および送信フレー
ムカウンタ132 のフレーム番号をカウントアップし、
8フレーム送出毎にサブマルチフレームカウンタ番号を
カウントアップして行く。さらに、16マルチフレーム
送出毎にマルチフレーム番号をカウントアップする。各
マルチフレーム番号を示すビット(N4 ,N3 ,N2
1 ,N0 )は偶数サブマルチフレーム(SMF0,S
MF2,SMF2,SMF4,SMF6)のフレームN
o.1のFAビットへ設定して送出する。(ステップS
3)従って、情報チャネルB1 およびB2 毎に128
(=8×16)フレーム分のFAビットが図4(b)の
配列順序で1マルチフレーム周期(=16msec)で
送出される。
【0067】受信側のローカルTA23aでは各マルチ
フレーム構成のデータ・パターン受信毎に前記同期検出
を行っているが、同期検出に失敗した時に同期エラー信
号をセンターTA21に送信してくる(ステップS4
で、Yesの時)。この場合には再度パターン・データ
送信開始処理(S3)に戻る。
【0068】センターTA21は各マルチフレーム構成
のデータ・パターン送信毎に同期エラー信号を受信する
ことがなく(ステップS4で、Noの時)、受信側のロ
ーカルTA23aへマルチフレーム構成のデータ・パタ
ーン(32マルチフレーム)をすべて送信すると(ステ
ップS5)、ローカルTA23aからの応答データ・フ
レーム待ちとなる。
【0069】一方、受信側のローカルTA23aでは呼
接続後、制御プロセッサ12は受信切換え回路8をパタ
ーン復号器101、102側に切り換えて待機する(ステ
ップT1)。ISDN22から加入者回線26aを介し
て基本インタフェースを有する多重化情報チャネル信号
(B1 +B2 +D)が回線インタフェース1に入力する
と、情報チャネルB1 と情報チャネルB2が分離され
る。情報チャネルB1 は受信切換え回路8を介してパタ
ーン復号器101 と受信フレームカウンタ141に、情
報チャネルB2 はパターン復号器102 と受信フレーム
カウンタ142 に接続される。受信フレームカウンタ1
1 および受信フレームカウンタ142 は、それぞれ情
報チャネルB1 および情報チャネルB2の1フレーム受
信毎にカウントアップし、8フレーム受信毎にサブマル
チフレームカウンタ番号をカウントアップして行く。さ
らに、16マルチフレーム受信毎にマルチフレーム番号
をカウントアップする。パターン復号器101 およびパ
ターン復号器102 は8フレーム受信毎に情報チャネル
1 および情報チャネルB2の各偶数サブマルチフレー
ム(SMF0,SMF2〜SMFE)の水平ビット同期
パターン「0011011」の検出を行い、1マルチ受
信毎に奇数サブマルチフレーム(SMF1,SMF3,
〜,SMFF)のフレームNo.1へ設定されている垂
直同期パターン「00101101」の検出を行う。
【0070】すなわち、図4(b)に示されるように各
サブマルチフレーム毎の水平同期パターンの検出と各マ
ルチサブフレームにまたがる垂直同期パターンの検出に
よって同期検出正常と見なす(ステップT3で、Yes
の場合)。
【0071】同期検出に失敗した場合(ステップT3
で、Noの場合)、同期エラー信号をセンターTA21
へ送信し(ステップT4)、ステップT2へ戻る。
【0072】すべてのマルチフレーム構成のデータ・パ
ターンを受信すると(ステップT5)、同期検出信号を
制御プロセッサ12に送出する。
【0073】制御プロセッサ12は、すべての個別チャ
ネルBの同期検出信号を監視し、情報チャネルBのいず
れかから同期検出信号を受信すると(その情報チャネル
Bは最初32マルチフレームを受信終了した)、すべて
の受信フレームカウンタのカウントを一旦停止する。
【0074】最初に32マルチフレームを受信した個別
チャネルBに受信フレーム・カウンタ値に対して、他の
個別チャネルBは受信フレーム・カウンタ値は個別チャ
ネルB間の相対的伝送遅延量(フレーム数の差として)
を示している。
【0075】この時までに、パターン復号器101 およ
びパターン復号器102は、マルチフレーム構成のパタ
ーン・データから、各マルチフレーム番号を示すビット
(N 4 ,N3 ,N2 ,N1 ,N0 )を偶数サブマルチフ
レーム(SMF0,SMF2,SMF2,SMF4,S
MF6)のフレームNo.1のFAビットから抽出して
いる。
【0076】また、受信フレーム・カウンタ141 ,1
2 には、図5(b)に示すようにそれまで受信したチ
ャネル番号P、マルチフレーム番号「M4 ,M3 ,M
2 ,M 1 ,M0 」、フレーム番号「F2 ,F1 ,F0
が計数されている。
【0077】制御プロセッサ12はセンターTA側から
送信されて来る情報チャネルB1および情報チャネルB2
のマルチフレーム番号を示すビット(N4,N3 ,N
2 ,N1 ,N0 )をパターン復号器101 ,102 から
検出し、受信フレーム・カウンタ141 ,142 からチ
ャネル番号P、マルチフレーム番号「M4 ,M3 ,M
2 ,M1 ,M0 」、フレーム番号「F2 ,F1 ,F0
を検出して、図5(a)に示すビット配列の16バイト
の応答データ・フレームを構成してセンターTA21へ
送信する(ステップT7)。
【0078】すべての情報チャネルBから(この例では
情報チャネルB1および情報チャネルB2の2チャネル)
が前記応答データ・フレームをセンターTA21への送
出を終了すると、制御プロセッサ12は送信切換え回路
7と受信切換え回路を可変遅延回路5、9側へ切り換
え、制御信号16によってローカル・データ端末24a
へ送信可信号332を送出する。
【0079】一方、センターTA21においては、制御
プロセッサ12は情報チャネルB1および情報チャネル
2 の前記ビット配列の16バイトの応答データ・フレ
ームを受信することにより(ステップS6)、情報チャ
ネルB1 と情報チャネルB2毎にローカルTAの受信フ
レーム・カウンタ値に計数された伝送遅延量を検出す
る。次に情報チャネルB間の相対的マルチフレーム数の
差を算出し(ステップS7)、その値をデータバス19
によって可変遅延回路5および9に設定する(ステップ
S8)。図1の端末アダプア装置では情報チャネルBが
2チャンネルなので図3(a)に示すように、可変遅延
回路5および9のスイッチを相対的に先着したBチャネ
ル側に切り換える。例えば、情報チャネルB2 が情報チ
ャネルB1より進んでいる場合、図3(a)に示す可変
遅延回路5および9の双方においてSW1およびSW2
は実線側に接続され可変シフトレジスタ180が挿入さ
れる。
【0080】これによってセンターTAにおける送信側
と送信側双方の伝送遅延補正が完了する。
【0081】センターTA側において伝送遅延補正が完
了すると、制御プロセッサ12は送信切換え回路7と受
信切換え回路を可変遅延回路5、9側へ切り換え(ステ
ップS9)、センター・データ端末20に対して送信可
信号331 を送信する(ステップS10)。
【0082】これによって、データ通信フェーズに入り
(ステップS11)、センター・データ端末20とロー
カル・データ端末間で情報データの送受信が行れる。
【0083】このようにして、情報チャネルB1 、B2
間の相対的伝送遅延量はデータ通信フェーズに入る前に
可変遅延回路5,9に設定されているので、情報チャネ
ルB 1 、B2 のデータ情報は可変遅延回路5,および9
を経由すると、センターTA21およびローカルTA2
3aの各々の多重回路11に対して伝送ルートの違いに
よる情報チャネルB間の相対的伝送遅延を補正して入力
させることができる。
【0084】前記本発明の一実施例では二つの64Kb
/s情報チャネルを128Kb/sに束ねる場合につい
て説明したが、この場合可変遅延回路の構成は図3
(a)に示す通りであるが、データ端末がそれぞれm個
の情報チャネルBを束ねる場合の可変遅延回路の構成を
図3(b)によって説明する。
【0085】図において、センターTAの情報チャネル
1 ,B2 ,B3 ,……,Bm 毎に可変シフトレジスタ
181 ,182 ,183 ,……,18mが設けられ、そ
れらはデータバス19により制御プロセッサ12に接続
されている。
【0086】制御プロセッサ12はローカルTAの各情
報チャネルB1 ,B2 ,B3 ,……,Bm 毎の伝送遅延
フレーム数を全パターン・データ送信後、順次ローカル
TAから全応答・フレームを入力し、各情報チャネルB
1 ,B2 ,B3 ,……,Bm間の相対的伝送遅延量を設
定する。例えば、最大伝送遅延を有する情報チャネルB
に対するそれ以外の各情報チャネルBとの伝送遅延フレ
ーム差を演算して、その結果を前記最大伝送遅延を有す
る情報チャネルB以外の各情報チャネルBの可変シフト
レジスタに遅延順に設定する。この設定はセンターTA
21の送受信両側の可変遅延回路において行われる。
【0087】なお、前記実施例においては、ローカルT
AからセンターTAへ各情報チャネルB別の伝送遅延量
を送り、センターTA側で各情報チャネルB間の相対的
伝送遅延量の算出を行ったが、ローカルTA側で各情報
チャネルB間の相対的伝送遅延量算出してその結果をセ
ンターTAへ送ってもよい。
【0088】このように、センターTA側では遅延回路
が送信側と受信側の双方合わせて2m個の可変遅延回路
必要になるが、ローカルTA側では遅延回路が不要とな
り、センター側とローカル側の双方の受信側で伝送遅延
補償を行う従来例では全体で(N+1)m個必要となる
のに比べてシステム全体では2mに減少する。
【0089】
【発明の効果】以上の説明から明らかなように、本発明
の端末アダプタ装置を使用すると1台のセンター・デー
タ端末とN台のローカル・データ端末間の1対N通信を
行う場合に、データ転送開始前にセンターTAのパター
ン符号器から各情報チャネルB毎に同一の特定パターン
・データを送出して、ローカルTAのパターン復号器に
より各情報チャネルB毎の伝送遅延量を検出し、その結
果をセンターTAに通知し、センターTAで前記情報チ
ャネルB間の相対的伝送遅延量を算出して送受信双方の
可変遅延回路に設定することにより、データ端末間のデ
ータ転送時における前記情報チャネルB毎の相対的伝送
遅延をすべてセンターTAで遅延補償できるので、1対
N通信システムにおいて可変遅延回路数が2/(N+
1)に削減でき、システム全体の装置規模の縮小を計る
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施例である端末アダプタ装置の構
成ブロック図
【図2】(a)送信フレーム・カウンタの構成 (b)受信フレーム・カウンタの構成
【図3】(a)情報チャネルBが2の場合の可変遅延回
路の構成例 (b)情報チャネルBがm(m>2)の場合の可変遅延
回路の構成例
【図4】(a)特定パターン・データのマルチフレーム
における1フレームビット構成 (b)特定パターン・データのマルチフレームにおける
FAビット・パターン構成図
【図5】(a)ローカルTAからセンターTAへの応答
データ・フレームの構成図 (b)ローカルTAにおける受信フレーム・カウンタの
構成
【図6】1対N通信のシステム構成図
【図7】センター・データ端末とローカル・データ端末
間の伝送シーケンス
【図8】(a)センターTAの制御プロセッサの処理フ
ロー図 (b)ローカルTAの制御プロセッサの処理フロー図
【符号の説明】
1 回線インタフェース部 2 ISDN 3 加入者回線 4 分離回路 5 可変遅延回路 61,62 パターン符号器 7 送信切換え回路 8 受信切換え回路 9 可変遅延回路 101,102 パターン復号器 11 多重化回路 12 制御プロセッサ 131,132 送信フレームカウンタ 141,142 受信フレームカウンタ 15 LADP処理回路 16 制御信号線 17 可変シフトレジスタ 180,181,182,183,……,18 可変シフ
トレジスタ 19 データバス 20 センター・データ端末 21 センターTA 22 ISDN 23a,23b ローカルTA 24a,24b ローカル・データ端末 25 加入者回線 26a,26b 加入者回線 30 送信要求信号 311,312,313,……,3132 マルチフレーム
No.1,No.2,No.3,……,No.m 32 応答データ・フレーム 331,332 送信可信号 34 データ転送
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 12/02 H04M 11/00 303

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】ISDNに対して複数の基本インタフェー
    ス(チャネル構造2B+D)を有し、Bチャネル(64
    kb/s)の複数倍の情報伝送速度を有するデータ端末
    をISDNへ収容する端末アダプタ装置であって、 その送信部は前記データ端末からのユーザ情報信号を複
    数の個別Bチャネル情報信号(64kb/s)に分離す
    る分離回路と、 前記分離回路からの複数の個別Bチャネル信号の各々に
    所定の相対的伝送遅延量を付加する可変遅延回路と、 前記複数の個別Bチャネル情報信号間に所定の相対的伝
    送遅延量が発生するように前記可変遅延回路を制御する
    相対的伝送遅延制御手段と、 前記複数の個別Bチャネル毎に送信順を含む特定パター
    ンデータを送出するパターン符号器と、 前記可変遅延回路の出力信号と前記パターン符号器の出
    力信号とを選択的に出力する送信切換え回路と、 前記送信切換え回路の出力信号を前記基本インタフェー
    ス単位に多重化してISDNに送信する回線インタフェ
    ース部とを備え、 一方、その受信部はISDNからの複数の基本インタフ
    ェースを収容し、複数の個別Bチャネル信号に分離する
    回線インタフェース部と、 前記回線インタフェース部より分離した複数の個別Bチ
    ャネル信号を第1のチャネルまたは第2のチャネルに選
    択的に切り換える受信切換え回路と、 前記受信切換え回路の第1のチャネルからの個別Bチャ
    ネル毎に所定の相対的伝送遅延量を付加する可変遅延回
    路と、 前記可変遅延回路から出力する個別Bチャネル信号を多
    重化する多重化回路と、前記受信切換え回路の第2のチ
    ャネルから複数の個別Bチャネル信号毎のフレーム同期
    の検定と 前記特定のパターンデータを検定するパタ
    ーン復号器と、複数の個別Bチャネル信号毎の受信フレ
    ーム数を計数する受信フレーム計数手段と、前記個別B
    チャネル信号間の相対的伝送遅延量を決定する伝送遅延
    判定手段と、前記伝送遅延判定手段に基づいて前記個別
    Bチャネル毎の可変遅延回路に前記所定の相対的伝送遅
    延量を設定する制御手段とを備えることを特徴とする端
    末アダプタ装置。
  2. 【請求項2】 請求項1記載の端末アダプタ装置による
    ISDNを介するBチャネル(64kb/s)の複数倍
    の情報伝送速度を有するデータ端末間のデータ伝送方法
    であって、ISDNを介して1台のセンター・データ端
    末とN台のローカル・データ端末間の1対Nのデータ通
    信において、呼接続確立後にデータ端末間でユーザ情報
    信号を送受信する前に、前記センター・データ端末の端
    末アダプタ装置のパターン符号器からISDN基本イン
    タフェースの個別Bチャネル毎に同一の特定パターンデ
    ータを送出して、ローカル端末アダプタ装置において前
    記個別Bチャネル毎の前記パターン復号器と前記受信フ
    レーム計数手段とによって前記個別Bチャネル毎の伝送
    遅延量を検出し、その結果をセンター端末アダプタ装置
    へ送信することによって、センタ端末アダプタ装置にお
    いて前記伝送遅延判定手段により前記個別Bチャネル間
    の相対的伝送遅延量を算出し、送受信双方の個別Bチャ
    ネルに対して前記相対的伝送遅延量に基づいて前記個別
    Bチャネル間の相対的伝送遅延差を予め補償してデータ
    端末間のユーザ情報信号を送受信することを特徴とする
    データ伝送方法。
  3. 【請求項3】 請求項1記載の端末アダプタ装置による
    ISDNを介するBチャネル(64kb/s)の複数倍
    の情報伝送速度を有するデータ端末装置間のデータ伝送
    方法であって、ISDNを介して1台のセンター・デー
    タ端末とN台のローカル・データ端末間の1対Nのデー
    タ通信において、呼接続確立後にデータ端末からユーザ
    情報信号を送出する前に、前記センター・データ端末の
    端末アダプタ装置のパターン符号器からISDN基本イ
    ンタフェースの個別Bチャネル毎に同一の特定パターン
    データを送出して、ローカル端末アダプタ装置において
    前記個別Bチャネル毎の前記パターン復号器と前記受信
    フレーム計数手段とによって前記個別Bチャネル毎の伝
    送遅延量を検出し前記伝送遅延判定手段により前記個別
    Bチャネル間の相対的伝送遅延量を算出し、その算出結
    果をセンター端末アダプタ装置へ送信することによっ
    て、センタ端末アダプタ装置において送受信双方の個別
    Bチャネルに対して前記相対的伝送遅延量に基づいて前
    記個別Bチャネル間の相対的伝送遅延差を予め補償して
    データ端末間のユーザ情報信号を送受信することを特徴
    とするデータ伝送方法。
JP03042593A 1993-02-19 1993-02-19 端末アダプタ装置とデータ伝送方法 Expired - Fee Related JP3158758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03042593A JP3158758B2 (ja) 1993-02-19 1993-02-19 端末アダプタ装置とデータ伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03042593A JP3158758B2 (ja) 1993-02-19 1993-02-19 端末アダプタ装置とデータ伝送方法

Publications (2)

Publication Number Publication Date
JPH06244834A JPH06244834A (ja) 1994-09-02
JP3158758B2 true JP3158758B2 (ja) 2001-04-23

Family

ID=12303604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03042593A Expired - Fee Related JP3158758B2 (ja) 1993-02-19 1993-02-19 端末アダプタ装置とデータ伝送方法

Country Status (1)

Country Link
JP (1) JP3158758B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613564B2 (en) 1999-12-22 2003-09-02 Nichirei Corporation Enzyme-protein complex
US7785618B2 (en) * 2002-02-20 2010-08-31 Elmaleh David R Conjugates comprising a biodegradable polymer and uses therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613564B2 (en) 1999-12-22 2003-09-02 Nichirei Corporation Enzyme-protein complex
US7785618B2 (en) * 2002-02-20 2010-08-31 Elmaleh David R Conjugates comprising a biodegradable polymer and uses therefor

Also Published As

Publication number Publication date
JPH06244834A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
US4494231A (en) Time division switching system for circuit mode and packet mode channels
JPH0311159B2 (ja)
US7362779B1 (en) Transmission of data frames as a plurality of subframes over a plurality of channels
US5675574A (en) System and method for controlling interface between PBX and ATM multiplexing transmitter
AU625771B2 (en) Transmitting/receiving system between pbx's
US20010038613A1 (en) Time slot assigner for communication system
JP3158758B2 (ja) 端末アダプタ装置とデータ伝送方法
JP3131863B2 (ja) データ速度変換装置
JPH1188332A (ja) 同期ディジタルインタフェースへのセル多重装置及び方法
CA1212747A (en) Voice and data combining and pabx incorporating same
JP3282707B2 (ja) クロスコネクト回路およびこれを用いた端局装置
JP2750203B2 (ja) 回線設定回路
KR0135542B1 (ko) 유럽방식 디지털 가입자선로정합장치
US5418788A (en) Data link terminator
JP2545538B2 (ja) 時分割多重化伝送方法
JP2978614B2 (ja) 同期多重交換回路
JP3202691B2 (ja) Isdnインタフェース制御用lsi
JP3008435B2 (ja) 高速度電気通信リンクの設定方法及びその端末装置
JP2828417B2 (ja) 電話交換機におけるアナログ回線関連情報信号とisdn回線関連情報信号との統一スイッチング方式
JP2600494B2 (ja) 分割hチャンネル交換伝送方式
JP2907661B2 (ja) デジタル多重伝送装置
JP2621801B2 (ja) 無線通信方式
JPH05236055A (ja) Isdn端末アダプタ装置
JP3507283B2 (ja) マルチフレーム変換方法
JPS62171357A (ja) 並列伝送方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees