JPH1188332A

JPH1188332A - 同期ディジタルインタフェースへのセル多重装置及び方法

Info

Publication number: JPH1188332A
Application number: JP24585697A
Authority: JP
Inventors: Umihiko Mogi; 海彦茂木; Toshiyuki Sato; 俊之佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-09-11
Filing date: 1997-09-11
Publication date: 1999-03-30
Also published as: US6208654B1

Abstract

(57)【要約】【課題】同期ディジタル専用線の一部の帯域に非同期
固定長セルをマッピング可能とすることにある。【解決手段】回線インタフェース制御手段１０２は、
同期ディジタルインタフェース１０１を終端する。帯域
制御手段１０３は、インタフェース１０１を構成する複
数のタイムスロットを複数のタイムスロット群（ＴＳ
群）に分割するためにそれら複数のＴＳ群の各タイミン
グを指定するタイミング信号を発生する。ＴＳ群の分割
指定は制御装置１０７から指定される。複数のセルマッ
ピング制御手段１０４は、上記タイミング信号に基づ
き、インタフェース１０１上で複数のＴＳ群のそれぞれ
を識別し、例えば通信装置インタフェース制御装置１０
５を経由して、その識別された各ＴＳ群に複数の通信装
置インタフェース１０６のそれぞれに属する非同期固定
長セルのデータストリームをそれぞれマッピングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭセル等の非
同期固定長セルを既存の同期ディジタルインタフェース
にマッピングする技術に関する。

【０００２】

【従来の技術】従来、時分割多重装置（ＴＤＭ:Time Di
vision Multiplexer）等を用いて企業内に引き込まれて
いた同期ディジタル専用線をＡＴＭ（非同期転送モー
ド）回線に移行する傾向が高まりつつある。

【０００３】この場合には、企業内に設置されていたＴ
ＤＭ装置がＡＴＭスイッチに置き換えられ、そのＡＴＭ
スイッチに企業内のＰＢＸ（プライベートイクスチェン
ジ：構内交換機）やＡＴＭ端末が接続される。

【０００４】ＡＴＭ方式では、通信が非同期に行われ通
信チャネルが常時占有されるわけではないため、多重効
果が高く、マルチメディアデータ等を効率的に伝送する
ことが可能である。

【０００５】一方において、ＡＴＭ回線は最低でも１５
５メガビット／秒の伝送レートを有しており、現状にお
いては、一企業が同期ディジタル専用線の代わりにＡＴ
Ｍ回線を新設することは、大きなコストアップを伴う。

【０００６】そこで従来、同期ディジタル通信からＡＴ
Ｍ通信への移行を促進させる技術として、同期ディジタ
ルインタフェースフォーマットにＡＴＭセルをマッピン
グさせる技術が存在し、代表例として、ＩＴＵ−Ｔ
Ｇ.804 、ＡＴＭＦｏｒｕｍＡＦ−ＰＨＹ−0016.00
0、ＵＮＩＶｅｒｓｉｏｎ 3.1 等によって規定され
る技術が知られている。

【０００７】このような技術を用いることによって、網
側の既存の同期ディジタルインタフェースと企業内の既
存のＰＢＸ及び端末設備等を変更することなく、企業内
に敷設されるＴＤＭ装置等をＡＴＭスイッチに置き換え
ることが可能となる。

【０００８】より具体的には、上述の技術が適用された
ＡＴＭスイッチがプライベート同期ディジタル専用線の
両端に敷設される。そして、移行当初はそれらのＡＴＭ
スイッチに企業内の既存のＰＢＸや端末装置が接続され
ることにより、ユーザはＴＤＭ装置等からＡＴＭスイッ
チへの移行を意識することなく、両端のＡＴＭスイッチ
間の通信により同期ディジタルインタフェースにＡＴＭ
セルがマッピングされて伝送されることになる。そし
て、移行の後期において、それらのＡＴＭスイッチに新
たにＡＴＭ端末装置等が接続されることにより、ユーザ
は既存の端末装置等からＡＴＭ端末装置等への移行を円
滑かつ緩やかに行うことが可能となる。

【０００９】

【発明が解決しようとする課題】ここで、同期ディジタ
ル専用線の現在の契約形態として、その全帯域を契約す
るのではなくトラヒック要求量に応じた帯域のみを契約
する形態が存在する。この場合には、ユーザは、ＴＤＭ
装置等を介して、同期ディジタル専用線に割り当てられ
ているタイムスロットのうちの所定数のタイムスロット
のみを使用することになる。

【００１０】しかし、前述した同期ディジタルインタフ
ェースにＡＴＭセルをマッピングさせる従来技術では、
ＡＴＭセルは同期ディジタルインタフェースを構成する
物理回線の全帯域（全タイムスロット）にマッピングさ
れてしまう。このため、このマッピング技術は、上述の
ように同期ディジタル専用線の一部の帯域（一部のタイ
ムスロット）のみを使用するような形態には適用するこ
とができないという問題点を有している。

【００１１】本発明の課題は、同期ディジタル専用線の
一部の帯域に非同期固定長セルをマッピング可能とする
ことにある。

【００１２】

【課題を解決するための手段】本発明は、非同期固定長
セル（ＡＴＭセル）を既存の同期ディジタルインタフェ
ース１０１（ＤＳ１インタフェース）にマッピングする
セル多重装置又は方法を前提とする。

【００１３】図１は、本発明の第１の態様のブロック図
である。回線インタフェース制御手段１０２（回線イン
タフェース制御部３０１）は、同期ディジタルインタフ
ェース１０１の回線を終端する。

【００１４】帯域制御手段１０３（帯域制御部３０２）
は、同期ディジタルインタフェース１０１を構成する複
数のタイムスロットを複数（＃１〜＃Ｎ）のタイムスロ
ット群に分割するためにそれら複数のタイムスロット群
のそれぞれのタイミングを指定するタイミング信号を発
生する。このタイムスロット群の分割指定は、例えば制
御装置１０７から指定される。

【００１５】＃１〜＃Ｎの複数のセルマッピング制御手
段１０４（ＡＴＭセルマッピング制御部３０３）は、上
述のタイミング信号に基づき、同期ディジタルインタフ
ェース１０１上で複数のタイムスロット群のそれぞれを
識別し、例えば通信装置インタフェース制御装置１０５
（スイッチインタフェース制御部３０４）を経由して、
その識別された各タイムスロット群に複数の通信装置イ
ンタフェース１０６（スイッチインタフェース）のそれ
ぞれに属する非同期固定長セルのデータストリームをそ
れぞれマッピングする。

【００１６】以上の本発明の第１の態様の構成により、
同期ディジタルインタフェース中の任意のタイムスロッ
ト群に任意の通信装置インタフェース１０６が処理する
非同期固定長セルをマッピングさせることが可能とな
る。

【００１７】本発明の第２の態様は、以下の構成を有す
る。複数の回線インタフェース制御手段は、複数の前記
同期ディジタルインタフェースの回線を終端する。

【００１８】帯域制御手段は、同期ディジタルインタフ
ェースのそれぞれにおいて、それを構成する複数のタイ
ムスロットを複数のタイムスロット群に分割するために
それら複数のタイムスロット群のそれぞれのタイミング
を指定するタイミング信号を発生する。

【００１９】複数からなるセルマッピング制御手段は、
それぞれ、上記タイミング信号に基づいて、複数の同期
ディジタルインタフェースのうち予め指定された１つの
同期ディジタルインタフェース上で複数のタイムスロッ
ト群のうち予め指定された１組のタイムスロット群を識
別し、その識別されたタイムスロット群に複数の通信装
置インタフェースのうち予め指定された１つの通信装置
インタフェースに属する非同期固定長セルのデータスト
リームをマッピングする。

【００２０】以上の本発明の第２の態様の構成により、
複数の同期ディジタルインタフェースの運用とそれに対
する各通信装置インタフェースに対応する非同期固定長
セルのマッピングを自由に変更することが可能となる。

【００２１】

【発明の実施の形態】以下、図面を参照しながら本発明
の各実施の形態につき詳細に説明する。前提ネットワークシステム図２は、本発明の実施の形態が前提とするネットワーク
システムの構成図である。ディジタル専用線網２０４に
収容される＃１及び＃２の各同期ディジタル専用線２０
２には、＃１及び＃２の各ＤＳＵ２０３並びに＃１及び
＃２の回線インタフェース装置２０６を介して＃１及び
＃２のＡＴＭスイッチ２０１が接続される。＃１のＡＴ
Ｍスイッチ２０１には＃１−１及び＃１−２の各ＰＢＸ
２０５が接続され、＃２のＡＴＭスイッチ２０１には＃
２−１及び＃２−２の各ＰＢＸ２０５が接続される。本発明の第１の実施の形態図３は、図２のＡＴＭスイッチ２０１内に設けられ、同
期ディジタル専用線２０２であるＤＳ１回線２０２を終
端する回線インタフェース装置２０６の本発明の第１の
実施の形態の構成図である。

【００２２】図２の同期ディジタル専用線２０２である
ＤＳ１回線２０２は、１．５メガビット／秒（６４キロ
ビット／秒・タイムスロット×２４タイムスロット）の
帯域（伝送レート）を有する。そして、本発明の第１の
実施の形態においては、この帯域が、例えば、６４０キ
ロビット／秒（６４キロビット／秒・タイムスロット×
１０タイムスロット（タイムスロットＴＳ１〜ＴＳ１
０））の帯域＃１と、８９６キロビット／秒（６４キロ
ビット／秒・タイムスロット×１４タイムスロット（タ
イムスロットＴＳ１１〜ＴＳ２４））の帯域＃２に分割
され、帯域＃１にＡＴＭセルとしてマッピングされたデ
ータ１は、第１のＰＢＸ２０５（図２の＃１−１又は＃
２−１のＰＢＸ２０５に対応する）等が接続されるＡＴ
Ｍスイッチ２０１内の特には図示しないスイッチインタ
フェース装置（＃１）で処理され、帯域＃２にＡＴＭセ
ルとしてマッピングされたデータ２は、第２のＰＢＸ２
０５（図２の＃１−２又は＃２−２のＰＢＸ２０５に対
応する）等が接続されるＡＴＭスイッチ２０１内の特に
は図示しないスイッチインタフェース装置（＃２）で処
理される。

【００２３】図４は、図３のＤＳ１回線２０２のデータ
フォーマットを示す図である。図４(a) に示されるよう
に、ＤＳ１回線２０２は、フレーム１〜２４よりなるマ
ルチフレーム構成を有し、各フレームは、１ビット長の
Ｆビットと、それぞれ８ビット長の２４個のタイムスロ
ットＴＳ１〜ＴＳ２４より構成され、１９３ビットのデ
ータを１２５μｓｅｃ（マイクロ秒）の周期で伝送す
る。従って、各タイムスロットチャネルは６４キロビッ
ト／秒の伝送レートを有する。

【００２４】また、図４(b) に示されるように、フレー
ム４、８、１２、１６、２０、２４の各Ｆビットを用い
て”００１０１１”というフレームパターンシーケンス
が伝送され、ＡＴＭスイッチ２０１を含む各伝送装置
は、このフレームパターンシーケンスを検出することに
よりフレーム同期とマルチフレーム同期を確立する。

【００２５】同様に、図４(b) に示されるように、奇数
フレームの各Ｆビット（図中のｍ）を用いて４キロビッ
ト／秒の伝送レートを有する制御データリンクＤＬが確
立される。この制御データリンクＤＬは、主に保守デー
タを転送するために使用される。

【００２６】同様に、図４(b) に示されるように、フレ
ーム２、６、１０、１４、１８、２２の各Ｆビットを用
いてＣＲＣ（巡回冗長チェック）符号Ｃ１、Ｃ２、Ｃ
３、Ｃ４、Ｃ５、Ｃ６が伝送され、このＣＲＣ符号を用
いることにより伝送誤りがチェックされる。

【００２７】同様に、図４(b) に示されるように、フレ
ーム６、１２、１８、２４以外のフレームの各タイムス
ロットＴＳ１〜ＴＳ２４の各８ビットは、ユーザデータ
の転送用ビットに割り当てられる。

【００２８】一方、フレーム６、１２、１８、２４の各
タイムスロットＴＳ１〜ＴＳ２４内の各８ビットのう
ち、ビット１〜ビット７はユーザデータの転送用ビット
に割り当てられ、ビット８（最下位ビット）は、制御デ
ータである２状態信号Ａ、４状態信号Ａ、Ｂ、又は１６
状態信号Ａ、Ｂ、Ｃ、Ｄを伝送するために使用される。
但し、本発明の各実施の形態では、１つ以上の連続する
タイムスロットにＡＴＭセルが順次マッピングされるた
め、上記各状態信号は使用されず、透過モードが設定さ
れる。

【００２９】図３の説明に戻り、ＤＳ１回線２０２にデ
ータが送信される場合には、まず図２に示されるＡＴＭ
スイッチ２０１内の特には図示しない各スイッチインタ
フェース装置は、それが例えば既存のＰＢＸ２０５を終
端している場合には、そのＰＢＸ２０５から受信した同
期ディジタル信号から図５に示されるデータフォーマッ
トを有するＡＴＭセルを生成し、そのＡＴＭセルをＡＴ
Ｍスイッチ２０１内の特には図示しないスイッチ回路へ
転送する。或いは、上記各スイッチインタフェース装置
は、それが例えばＡＴＭ端末を終端している場合には、
そのＡＴＭ端末から受信した図５に示されるデータフォ
ーマットを有するＡＴＭセルを上記スイッチ回路へ転送
する。

【００３０】ＡＴＭスイッチ２０１内の回線インタフェ
ース装置２０６を構成する図３のスイッチインタフェー
ス制御部３０４は、図６に示されるように、ＡＴＭスイ
ッチ２０１内の特には図示しない各スイッチインタフェ
ース装置（＃１）からＡＴＭスイッチ２０１内の特には
図示しないスイッチ回路を経由して受信したＡＴＭセル
を、＃１のＡＴＭセルマッピング制御部３０３に転送
し、特には図示しない各スイッチインタフェース装置
（＃２）から特には図示しないスイッチ回路を経由して
受信したＡＴＭセルを、＃２のＡＴＭセルマッピング制
御部３０３に転送する。

【００３１】ここで、帯域制御部３０２は、バス制御部
３０５によって指示された帯域＃１（ＴＳ１〜ＴＳ１
０）を指定する＃１の送信タイミングデータ（後述する
図９の送信ＴＳ位置指定入力＃１）を＃１のＡＴＭセル
マッピング制御部３０３に供給し、バス制御部３０５に
より指示された帯域＃２（ＴＳ１１〜ＴＳ２４）を指定
する＃２の送信タイミングデータ（後述する図９の送信
ＴＳ位置指定入力＃２）を＃２のＡＴＭセルマッピング
制御部３０３に供給している。

【００３２】＃１のＡＴＭセルマッピング制御部３０３
は、スイッチインタフェース制御部３０４から受信した
ＡＴＭセルを、帯域制御部３０２から供給される＃１の
送信タイミングデータに同期して、そのタイミングデー
タによって指定される帯域＃１（ＴＳ１〜ＴＳ１０）中
のデータ１ストリームにマッピングし、そのデータ１ス
トリームを帯域制御部３０２に出力する。同様に、＃２
のＡＴＭセルマッピング制御部３０３は、スイッチイン
タフェース制御部３０４から受信したＡＴＭセルを、帯
域制御部３０２から供給される＃２の送信タイミングデ
ータに同期して、そのタイミングデータにより指定され
る帯域＃２（ＴＳ１１〜ＴＳ２４）中のデータ２ストリ
ームにマッピングし、そのデータ２ストリームを帯域制
御部３０２に出力する。

【００３３】ＡＴＭセルは、各データストリーム中に図
６に示されるようにマッピングされる。より具体的に
は、例えば１つのＡＴＭセルマッピング制御部３０３が
各ＡＴＭセルをタイムスロットＴＳ１〜ＴＳ２４全体に
マッピングする場合には、各ＡＴＭセルは図７に示され
るようにして各フレームのタイムスロットＴＳ１〜ＴＳ
２４にマッピングされ、また、本実施の形態のように、
例えば１つのＡＴＭセルマッピング制御部３０３が各Ａ
ＴＭセルをタイムスロットＴＳ１〜ＴＳｎ（本実施の形
態の場合にはｎ＝１０）にマッピングする場合には、各
ＡＴＭセルは図８に示されるようにして各フレームのタ
イムスロットＴＳ１〜ＴＳｎにマッピングされる。

【００３４】帯域制御部３０２は、＃１のＡＴＭセルマ
ッピング制御部３０３から受信したデータ１ストリーム
と＃２のＡＴＭセルマッピング制御部３０３から受信し
たデータ２ストリームとから、タイムスロットＴＳ１〜
ＴＳ２４よりなる各フレームのデータストリームを合成
し、それを回線インタフェース制御部３０１に転送す
る。また、帯域制御部３０２は、各フレームの先頭を示
すフレームパルスを生成し、それを回線インタフェース
制御部３０１に供給する。

【００３５】回線インタフェース制御部３０１は、帯域
制御部３０２から供給されるフレームパルスに同期し
て、帯域制御部３０２から受信したタイムスロットＴＳ
１〜ＴＳ２４よりなる各フレームのデータストリームを
ＤＳ１回線２０２のフレームフォーマット（図４）にマ
ッピングし、それをＤＳ１回線２０２に送出する。

【００３６】一方、ＤＳ１回線２０２からデータが受信
される場合には、まず回線インタフェース制御部３０１
が、ＤＳ１回線２０２の各フレームのデータストリーム
を取り出して、それらを帯域制御部３０２に転送する。
また、回線インタフェース制御部３０１は、ＤＳ１回線
２０２の各フレームからＦビットを抽出することによっ
て、フレームタイミングを抽出し、そのフレームタイミ
ングを示すフレームタイミング信号を帯域制御部３０２
に供給する。

【００３７】帯域制御部３０２は、図６に示されるよう
に、回線インタフェース制御部３０１から受信した各フ
レームのデータストリームを＃１及び＃２のＡＴＭセル
マッピング制御部３０３に転送すると共に、回線インタ
フェース制御部３０１から供給されるフレームタイミン
グ信号に同期して、バス制御部３０５により指示された
帯域＃１（ＴＳ１〜ＴＳ１０）を指定する＃１の受信タ
イミングデータ（後述する図９の受信ＴＳ位置指定入力
＃１）を＃１のＡＴＭセルマッピング制御部３０３に供
給し、バス制御部３０５により指示された帯域＃２（Ｔ
Ｓ１１〜ＴＳ２４）を指定する＃２の受信タイミングデ
ータ（後述する図９の受信ＴＳ位置指定入力＃２）を＃
２のＡＴＭセルマッピング制御部３０３に供給する。

【００３８】＃１のＡＴＭセルマッピング制御部３０３
は、帯域制御部３０２から供給される＃１の受信タイミ
ングデータに同期して、受信したデータストリームから
帯域＃１（ＴＳ１〜ＴＳ１０）中のデータ１を抽出し、
そのデータ１からＡＴＭセルを図６に示されるように順
次抽出して、それらをスイッチインタフェース制御部３
０４に転送する。同様に、＃２のＡＴＭセルマッピング
制御部３０３は、帯域制御部３０２から供給される＃２
の受信タイミングデータに同期して、受信したデータス
トリームから帯域＃２（ＴＳ１１〜ＴＳ２４）中のデー
タ２を抽出し、そのデータ２からＡＴＭセルを図６に示
されるように順次抽出して、それらをスイッチインタフ
ェース制御部３０４に転送する。

【００３９】スイッチインタフェース制御部３０４は、
＃１のＡＴＭセルマッピング制御部３０３から受信した
ＡＴＭセルを、ＡＴＭスイッチ２０１内の特には図示し
ないスイッチ回路に送出する。この結果、上記ＡＴＭセ
ルは、スイッチ回路を経由して、図２のＰＢＸ２０５等
を終端する特には図示しない適切なスイッチインタフェ
ース装置（＃１）に転送される。同様に、スイッチイン
タフェース制御部３０４は、＃２のＡＴＭセルマッピン
グ制御部３０３から受信したＡＴＭセルを、ＡＴＭスイ
ッチ２０１内の特には図示しないスイッチ回路に送出す
る。この結果、上記ＡＴＭセルは、スイッチ回路を経由
して、図２のＰＢＸ２０５等を終端する特には図示しな
い適切なスイッチインタフェース装置（＃２）に転送さ
れる。

【００４０】そして、各スイッチインタフェース装置
は、それが例えば既存のＰＢＸ２０５を終端している場
合には、受信したＡＴＭセルから同期ディジタル信号を
取り出し、その信号をＰＢＸ２０５へ転送する。又は、
各スイッチインタフェース装置は、それが例えばＡＴＭ
端末を終端している場合には、受信したＡＴＭセルをＡ
ＴＭ端末に転送する。

【００４１】以上説明した本発明の第１の実施の形態の
基本構成により、ＤＳ１回線２０２中の任意のタイムス
ロットに任意のスイッチインタフェース装置が処理する
ＡＴＭセルをマッピングさせることが可能となる。

【００４２】続いて、図９は、図３に示される回線イン
タフェース装置２０６の第１の実施の形態の詳細構成図
であり、図１０はその送信動作時のタイミングチャー
ト、図１１はその受信動作時のタイミングチャートであ
る。

【００４３】なお、図３の説明においては、帯域＃１は
タイムスロットＴＳ１〜ＴＳ１０に対応し、帯域＃２は
タイムスロットＴＳ１１〜ＴＳ２４に対応するようにＤ
Ｓ１回線２０２の帯域が分割された例で説明したが、以
下の説明では、帯域＃１はタイムスロットＴＳ１とＴＳ
２に対応し、帯域＃２はタイムスロットＴＳ３〜ＴＳ２
４に対応するようにＤＳ１回線２０２の帯域が分割され
た例で説明する。

【００４４】まず、ＤＳ１回線２０２にデータが送信さ
れる場合の詳細動作について、図９及び図１０に基づい
て説明する。帯域制御部３０２内のフレーム合成信号生
成部９０１は、図３の＃１のＡＴＭセルマッピング制御
部３０３を構成する＃１の送信セルマッピング処理部９
０２に対し、図３のバス制御部３０５により指示された
帯域＃１（ＴＳ１とＴＳ２）を指定する送信ＴＳ位置指
定入力＃１（図１０(b) ）を供給し、図３の＃２のＡＴ
Ｍセルマッピング制御部３０３を構成する＃２の送信セ
ルマッピング処理部９０２に対し、図３のバス制御部３
０５により指示された帯域＃２（ＴＳ３〜ＴＳ２４）を
指定する送信ＴＳ位置指定入力＃２（図１０(c) ）を供
給する。

【００４５】送信ＴＳ位置指定入力＃１は、ＡＴＭスイ
ッチ２０１（図２）内の特には図示しない装置から供給
される送信タイミングクロック（図１０(a) に示される
ビットクロック）に同期するタイムスロットＴＳ０とＴ
Ｓ１のタイミング区間でハイレベルとなり、それ以外の
区間でローレベルとなる。また、送信ＴＳ位置指定入力
＃２は、送信タイミングクロックに同期するタイムスロ
ットＴＳ３〜ＴＳ２４のタイミング区間でハイレベルと
なり、それ以外の区間でローレベルとなる。

【００４６】図３の＃１のＡＴＭセルマッピング制御部
３０３を構成する＃１の送信セルマッピング処理部９０
２は、送信ＴＳ位置指定入力＃１（図１０(b) ）がハイ
レベルとなるタイミングから送信タイミングクロック
（図１０(a) ）の２クロック分遅延したタイミングから
始まる２タイムスロット区間（送信ＴＳ位置指定入力＃
１がハイレベルとなる区間に対応）において、図３のス
イッチインタフェース制御部３０４から＃１の上りＵＴ
ＯＰＩＡインタフェースを介して受信したＡＴＭセル
を、送信セルストリーム＃１にマッピングし、その送信
セルストリーム＃１（図１０(d) ）を帯域制御部３０２
に出力する。これと共に、＃１の送信セルマッピング処
理部９０２は、送信ＴＳ位置指定入力＃１（図１０(b)
）を送信タイミングクロック（図１０(a) ）の２クロ
ック分遅延させて得られる信号を、送信ＴＳ位置指定出
力＃１（図１０(f) ）として帯域制御部３０２に出力す
る。

【００４７】同様に、図３の＃２のＡＴＭセルマッピン
グ制御部３０３を構成する＃２の送信セルマッピング処
理部９０２は、送信ＴＳ位置指定入力＃２（図１０(c)
）がハイレベルとなるタイミングから送信タイミング
クロック（図１０(a) ）の２クロック分遅延したタイミ
ングから始まる２２タイムスロット区間（送信ＴＳ位置
指定入力＃２がハイレベルとなる区間に対応）におい
て、図３のスイッチインタフェース制御部３０４から＃
２の上りＵＴＯＰＩＡインタフェースを介して受信した
ＡＴＭセルを、送信セルストリーム＃２にマッピング
し、その送信セルストリーム＃２（図１０(e) ）を帯域
制御部３０２に出力する。これと共に、＃２の送信セル
マッピング処理部９０２は、送信ＴＳ位置指定入力＃２
（図１０(c) ）を送信タイミングクロック（図１０(a)
）の２クロック分遅延させて得られる信号を、送信Ｔ
Ｓ位置指定出力＃２（図１０(g) ）として帯域制御部３
０２に出力する。

【００４８】帯域制御部３０２において、＃１のゲート
回路９０３は、送信セルストリーム＃１（図１０(d) ）
を送信ＴＳ位置指定出力＃１（図１０(f) ）がハイレベ
ルとなる区間においてのみ通過させ、同様に、＃２のゲ
ート回路９０３は、送信セルストリーム＃２（図１０
(e) ）を送信ＴＳ位置指定出力＃２（図１０(g) ）がハ
イレベルとなる区間においてのみ通過させる。そして、
＃１及び＃２のゲート回路９０３の各出力は、合成回路
９０４で合成され、回線インタフェース制御部３０１内
のフレーム組立て部９０６に出力される（図１０(h)
）。

【００４９】また、帯域制御部３０２内のフレームパル
ス生成部９０５は、送信ＴＳ位置指定出力＃１及び＃２
（図１０(f) 及び(g) ）が共にローレベルとなるタイミ
ングでハイレベルとなるフレームパルス（図１０(i) ）
を生成し、それを回線インタフェース制御部３０１内の
フレーム組立て部９０６に供給する。

【００５０】回線インタフェース制御部３０１内のフレ
ーム組立て部９０６は、フレームパルス生成部９０５か
ら供給されるフレームパルス（図１０(i) ）に同期し
て、合成回路９０４から受信したタイムスロットＴＳ１
〜ＴＳ２４よりなる各フレームの送信セルストリーム
（＃１＋＃２）（図１０(h) ）をＤＳ１回線２０２のフ
レームフォーマット（図４）にマッピングして、それを
ＤＳ１回線２０２に送出する。

【００５１】一方、ＤＳ１回線２０２からデータが受信
される場合には、まず回線インタフェース制御部３０１
内のフレーム解析・分解部９０７が、それが抽出する受
信タイミングクロック（図１１(a) に示されるビットク
ロック）に同期して、ＤＳ１回線２０２の各フレームの
データストリームである受信ＤＳ１ストリームから受信
セルストリーム（＃１＋＃２）（図１１(b) ）を取り出
して、それらを帯域制御部３０２を経由させて＃１及び
＃２のＡＴＭセルマッピング制御部３０３をそれぞれ構
成する＃１及び＃２の受信セル分解・抽出処理部９０９
に転送する。

【００５２】また、フレーム解析・分解部９０７は、受
信ＤＳ１ストリームからＦビットを抽出することによっ
て、フレームタイミングを抽出し、そのフレームタイミ
ングを示すフレームタイミング信号（図１１(c) ）を帯
域制御部３０２内のフレーム分離信号生成部９０８に供
給する。

【００５３】帯域制御部３０２内のフレーム分離信号生
成部９０８は、フレームタイミング信号（図１０(c) ）
に同期して、図３のバス制御部３０５により指示された
帯域＃１（ＴＳ１とＴＳ２）を指定する受信ＴＳ位置指
定入力＃１（図１１(d) ）を＃１のＡＴＭセルマッピン
グ制御部３０３を構成する＃１の受信セル分解・抽出処
理部９０９に供給し、バス制御部３０５により指示され
た帯域＃２（ＴＳ３〜ＴＳ２４）を指定する受信ＴＳ位
置指定入力＃２（図１１(e) ）を＃２のＡＴＭセルマッ
ピング制御部３０３を構成する＃２の受信セル分解・抽
出処理部９０９に供給する。

【００５４】受信ＴＳ位置指定入力＃１は、受信タイミ
ングクロック（図１１(a) ）に同期するタイムスロット
ＴＳ０とＴＳ１のタイミング区間でハイレベルとなり、
それ以外の区間でローレベルとなる。また、受信ＴＳ位
置指定入力＃２は、受信タイミングクロックに同期する
タイムスロットＴＳ３〜ＴＳ２４のタイミング区間でハ
イレベルとなり、それ以外の区間でローレベルとなる。

【００５５】＃１の受信セル分解・抽出処理部９０９
は、受信ＴＳ位置指定入力＃１（図１１(d) ）に同期し
て、受信セルストリーム＃１＋＃２から帯域＃１（ＴＳ
１とＴＳ２）中の受信セルストリーム＃１を抽出し、そ
こからＡＴＭセルを順次抽出して、それらを＃１の下り
ＵＴＯＰＩＡインタフェースを経由して図３のスイッチ
インタフェース制御部３０４に転送する。

【００５６】同様に、＃２の受信セル分解・抽出処理部
９０９は、受信ＴＳ位置指定入力＃２（図１１(e) ）に
同期して、受信セルストリーム＃１＋＃２から帯域＃２
（ＴＳ３〜ＴＳ２４）中の受信セルストリーム＃２を抽
出し、そこからＡＴＭセルを順次抽出して、それらを＃
２の下りＵＴＯＰＩＡインタフェースを経由して図３の
スイッチインタフェース制御部３０４に転送する。本発明の第２の実施の形態図１２は、図２のＡＴＭスイッチ２０１内に設けられ、
同期ディジタル専用線２０２であるＤＳ１回線２０２を
終端する回線インタフェース装置２０６の本発明の第２
の実施の形態の構成図である。

【００５７】図１２(a) 及び(b) において、図３及び図
９の各構成部分と同じ番号が付された部分は、図３及び
図９の場合と同じ機能を有する。図１２(a) 及び(b) で
は、回線インタフェース装置２０６内に、＃１及び＃２
のＤＳ１回線２０２を終端する＃１及び＃２の回線イン
タフェース制御部３０１が設置される。

【００５８】そして、図１２(a) に示される１対１接続
機能提供時には、＃１のＡＴＭセルマッピング制御部３
０３は、＃１の回線インタフェース制御部３０１及び帯
域制御部３０２を介して、＃１のＤＳ１回線２０２中の
タイムスロットＴＳ１〜ＴＳ１０の帯域に対してＡＴＭ
セルをマッピングし、＃２のＡＴＭセルマッピング制御
部３０３は、＃２の回線インタフェース制御部３０１及
び帯域制御部３０２を介して、＃２のＤＳ１回線２０２
中のタイムスロットＴＳ１〜ＴＳ１４の帯域に対してＡ
ＴＭセルをマッピングする。

【００５９】一方、図１２(b) に示される１対多接続機
能提供時には、１本のＤＳ１回線２０２のみが提供され
る。そして、そのＤＳ１回線２０２を終端する＃１の回
線インタフェース制御部３０１のみが動作し、＃２の回
線インタフェース制御部３０１は動作を停止するよう
に、バス制御部３０５が各回線インタフェース制御部３
０１を制御する。

【００６０】この場合、＃１のＡＴＭセルマッピング制
御部３０３は、＃１の回線インタフェース制御部３０１
及び帯域制御部３０２を介して、１本のＤＳ１回線２０
２中のタイムスロットＴＳ１〜ＴＳ１０の帯域に対して
ＡＴＭセルをマッピングし、＃２のＡＴＭセルマッピン
グ制御部３０３は、＃１の回線インタフェース制御部３
０１及び帯域制御部３０２を介して、１本のＤＳ１回線
２０２中のタイムスロットＴＳ１１〜ＴＳ２４の帯域に
対してＡＴＭセルをマッピングする。この接続の変更
は、バス制御部３０５が帯域制御部３０２を制御するこ
とにより実現される。

【００６１】このようにして、本発明の第２の実施の形
態では、最初運用されていた２本のＤＳ１回線２０２の
うちの１本を廃止し、使用されるタイムスロットを残っ
た１本のＤＳ１回線２０２に集約させるような運用が可
能となる。このような運用の変更により、ＤＳＵ２０３
（図２）の数の削減等が可能となる。

【００６２】

【発明の効果】本発明の第１の態様の構成によれば、同
期ディジタルインタフェース中の任意のタイムスロット
群に任意の通信装置インタフェース装置が処理する非同
期固定長セルをマッピングさせることが可能となる。

【００６３】本発明の第２の態様の構成によれば、複数
の同期ディジタルインタフェースの運用とそれに対する
各通信装置インタフェースに対応する非同期固定長セル
のマッピングを自由に変更することが可能となる。

【００６４】そして、本発明によれば、ユーザは既存の
端末装置等からＡＴＭ端末装置等への移行を自由度が高
い状態で円滑かつ緩やかに行うことが可能となる。

【図面の簡単な説明】

【図１】本発明のブロック図である。

【図２】本発明の各実施の形態が前提とするネットワー
クシステムの構成図である。

【図３】本発明の第１の実施の形態の構成図である。

【図４】ＤＳ１回線のデータフォーマットを示す図であ
る。

【図５】ＡＴＭセルのデータフォーマットを示す図であ
る。

【図６】セルマッピングの説明図（その１）である。

【図７】セルマッピングの説明図（その２）である。

【図８】セルマッピングの説明図（その３）である。

【図９】本発明の第１の実施の形態の詳細構成図であ
る。

【図１０】本発明の第１の実施の形態の詳細構成におけ
る送信動作時のタイミングチャートである。

【図１１】本発明の第１の実施の形態の詳細構成におけ
る受信動作時のタイミングチャートである。

【図１２】本発明の第２の実施の形態の構成図である。

【符号の説明】

１０１同期ディジタルインタフェース１０２回線インタフェース制御手段１０３帯域制御手段１０４セルマッピング制御手段１０５通信装置インタフェース制御装置１０６通信装置インタフェース１０７制御装置

Claims

【特許請求の範囲】

【請求項１】非同期固定長セルを既存の同期ディジタ
ルインタフェースにマッピングするセル多重方法であっ
て、前記同期ディジタルインタフェースを構成する複数のタ
イムスロットを複数のタイムスロット群に分割し、該分割された複数のタイムスロット群のそれぞれに、複
数の通信装置インタフェースのそれぞれに属する非同期
固定長セルのデータストリームをマッピングする、過程を含むことを特徴とする同期ディジタルインタフェ
ースへのセル多重方法。
【請求項２】非同期固定長セルを既存の同期ディジタ
ルインタフェースにマッピングするセル多重装置であっ
て、前記同期ディジタルインタフェースの回線を終端する回
線インタフェース制御手段と、前記同期ディジタルインタフェースを構成する複数のタ
イムスロットを複数のタイムスロット群に分割するため
に該複数のタイムスロット群のそれぞれのタイミングを
指定するタイミング信号を発生する帯域制御手段と、該タイミング信号に基づいて、前記同期ディジタルイン
タフェース上で前記複数のタイムスロット群のそれぞれ
を識別し、該識別された各タイムスロット群に複数の通
信装置インタフェースのそれぞれに属する非同期固定長
セルのデータストリームをそれぞれマッピングする複数
のセルマッピング制御手段と、を含むことを特徴とする同期ディジタルインタフェース
へのセル多重装置。
【請求項３】非同期固定長セルを既存の同期ディジタ
ルインタフェースにマッピングするセル多重装置であっ
て、複数の前記同期ディジタルインタフェースの回線を終端
する複数の回線インタフェース制御手段と、前記同期ディジタルインタフェースのそれぞれにおい
て、それを構成する複数のタイムスロットを複数のタイ
ムスロット群に分割するために該複数のタイムスロット
群のそれぞれのタイミングを指定するタイミング信号を
発生する帯域制御手段と、それぞれ、該タイミング信号に基づいて、前記複数の同
期ディジタルインタフェースのうち予め指定された１つ
の同期ディジタルインタフェース上で前記複数のタイム
スロット群のうち予め指定された１組のタイムスロット
群を識別し、該識別されたタイムスロット群に複数の通
信装置インタフェースのうち予め指定された１つの通信
装置インタフェースに属する非同期固定長セルのデータ
ストリームをマッピングする、複数からなるセルマッピ
ング制御手段と、を含むことを特徴とする同期ディジタルインタフェース
へのセル多重装置。