KR100452514B1 - 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치 - Google Patents

비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치 Download PDF

Info

Publication number
KR100452514B1
KR100452514B1 KR10-2002-0053142A KR20020053142A KR100452514B1 KR 100452514 B1 KR100452514 B1 KR 100452514B1 KR 20020053142 A KR20020053142 A KR 20020053142A KR 100452514 B1 KR100452514 B1 KR 100452514B1
Authority
KR
South Korea
Prior art keywords
signal
unit
matching
cell
line
Prior art date
Application number
KR10-2002-0053142A
Other languages
English (en)
Other versions
KR20040021791A (ko
Inventor
정영준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0053142A priority Critical patent/KR100452514B1/ko
Publication of KR20040021791A publication Critical patent/KR20040021791A/ko
Application granted granted Critical
Publication of KR100452514B1 publication Critical patent/KR100452514B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기전송모드 교환기의 디에스3급 신호를 연동하는 정합장치에 관한 것으로, 특히, 회선망으로부터 디에스3급으로 인가되는 신호를 언스트럭쳐 모드와 스트럭쳐 모드로 선택처리하는 듀얼모드 회선망 정합장치에 관한 것이며, 회선가입자의 신호를 처리하는 하위부와 연결되어 디에스3급 신호를 해당 제어신호에 의하여 정합상태로 입출력하는 제1 및 제2 라인인터페이스부와; 상기 제1 및 제2 라인인터페이스부에 각각 접속하고 해당 제어신호에 의하여 선택적으로 다중화, 역다중화, 경유 및 프레이머 처리된 회선신호를 해당 경로로 입출력하는 제1 및 제2 정합부와; 상기 제1 및 제2 정합부에 접속되고 인가되는 회선신호를 해당 제어신호에 의하여 에이에이엘1 에이티엠 셀신호로 변환하고 유토피아 레벨 2 신호로 상위부에 출력 및 상위부로부터 유토피아 레벨 2 신호로 인가되는 에이티엠 셀신호를 회선신호로 변환하여 출력하는 셀처리부와; 상기 각 기능부를 제어하고 감시하는 동시에 상위부와 프로세서 통신을 하는 제어부를 특징으로 하여, 장비의 크기를 작게하고, 소요되는 전력을 적게하며, 유지보수가 용이한 공업적 이용효과가 있다.

Description

비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치{A MATCHING DEVICE OF DUAL MODE DS3 CIRCUIT NETWORK FOR ATM EXCHANGE}
본 발명은 비동기전송모드(ATM: ASYNCHRONOUS TRANSFER MODE) 교환기의 디에스(DS)3급 신호를 연동하는 정합장치에 관한 것으로, 특히, 회선망으로부터 디에스3급으로 인가되는 신호를 언스트럭쳐 모드와 스트럭쳐 모드로 선택처리하는 듀얼모드 회선망 정합장치에 관한 것이다.
비동기전송모드(ATM) 교환기는 통신데이터를 53 바이트(BYTE)의 셀(CELL) 또는 패킷(PACKET)으로 나누어 전송하며, 상기 53 바이트의 셀 또는 패킷 중에서 5 바이트(BYTE)를 할당하여 헤드정보가 기록되며, 상기 헤드정보에는 목적지 경로 정보가 포함된다.
가입자와 가입자 사이의 경로는 물리적 경로가 존재하지 않으며 필요할 경우 헤드정보에 가상으로 설정된 경로의 전송로 대역 효율을 높이고, 또한, 53 바이트의 작은 셀 또는 패킷 단위로 데이터를 처리하므로 고속 교환이 가능하다.
상기와 같은 비동기전송모드(ATM) 교환기는, 회선교환망 또는 일반전화망의 음성 또는 데이터의 회선신호를 ATM 교환망에 접속시키기 위한 것으로, 일정한 속도를 가지는 연속적인 데이터(CBR: CONSTANT BIT RATE)를 일정속도의 53 바이트 셀또는 패킷으로 변환 또는 그 역기능을 하는 연동기능의 정합장치가 필수적이다.
상기 비동기전송모드(ATM) 교환기의 회선망정합장치는, 입력되는 신호를 다중화 및 역다중화하여 전송하는 스트럭쳐(STRUCTURE) 모드와 입력되는 신호를 하나의 ATM 가상 경로로 통과(BYPASS)시키는 언스트럭쳐(UNSTRUCTURED) 모드로 운용된다.
상기 교환기의 음성신호를 회선신호라 하고, 회선신호를 교환처리하는 것이 회선교환망 또는 회선망이며, 라인레벨 신호 또는 회선신호는, 외부에서 공급되는 클럭과, 전송되는 데이터와, 프레임(FRAME) 단위의 동기(SYNCHRONOUS)를 맞추기 위한 프레임 동기비트를 혼합하여 하나의 경로(PATH)로 전송하므로써 잡음이나 감쇄에 강한 특성을 갖도록 하는 것으로써 음성신호를 분리하기 위하여서는 데이터 신호를 검출하여 해당 처리를 하여야 한다.
상기와 같은 스트럭쳐모드 신호를 연동처리하는 정합장치와 언스트럭쳐 모드 신호를 연동처리하는 정합장치가 각각 분리되어 있었으나, 교환기의 소형화 및 성능향상 등의 요구에 의하여 듀얼모드로 사용할 수 있는 정합장치의 개발이 요구되고 있다.
이하, 종래 기술에 의한 ATM 교환기의 DS3급 고속신호 연동처리 정합장치를 첨부된 도면을 참조하여 설명한다.
종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 종래 기술에 의한 스트럭쳐 모드 정합장치 기능 구성도 이고, 도2 는 종래 기술에 의한 언스트럭쳐 모드 정합장치 기능 구성도 이다.
상기 첨부된 도1을 참조하면, 종래 기술에 의한 스트럭쳐 모드 정합장치는, 다수 가입자에 의하여 하위부로부터 생성되고 고속전송을 위하여 DS3급으로 변환 출력되는 라인레벨 신호를, 해당 제어신호에 의하여, 정합(MATCHING) 상태로 입력하는 동시에 프레이머(FRAMER) 기능에 의하여 상기의 라인레벨의 회선신호로부터 클럭신호와 데이터 신호와 프레임 동기비트를 추출하거나 그 반대의 기능을 하는 디에스3 정합부(10)와,
상기 디에스3 정합부(10)와 접속되고 해당 제어신호에 의하여 디에스3(DS3)급 라인레벨 신호를 28개 티원(T1)급 신호 또는 21개 이원(E1)급 신호로 분리하는 역다중화 처리 및 그 반대의 28개 티원(T1)급 신호 또는 21개 이원(E1)급 신호를 DS3급 신호로 다중화 처리하는 다중화부(20)와,
상기 다중화부(20)와 접속되고 해당 제어신호에 의하여 티원(T1)급 및 이원(E1)급 신호로부터 클럭신호, 데이터 신호, 프레임 동기비트를 추출하거나 또는 그 반대의 기능을 하는 프레이머부(30)와,
상기 프레이머부(30)와 접속되고 인가되는 회선신호를 해당 제어신호에 의하여 비동기전송모드(ATM)의 AAL1(ATM ADAPTION LAYER 1) 셀(CELL) 신호로 변환하거나 또는 그 반대의 기능을 하는 셀처리부(40)와,
상기 셀처리부(40)와 접속되고 인가되는 ATM 셀신호를 정합상태로 상위부인 ATM 망에 전송하는 동시에 그 반대의 기능을 하는 ATM 정합부(50)와,
상위부인 ATM 망으로부터 망동기 클럭을 인가받고 해당 제어부를 통하여 각 기능부에 공급하는 클럭부(60)와,
상기 각 기능부를 감시하고 제어하는 동시에 상기 클럭부(60)로부터 인가되는 클럭신호를 해당 각 기능부에 인가하는 제어부(70)로 구성된다.
또한, 상기 첨부된 도2를 참조하여, 종래 기술에 의한 언스트럭쳐 모드 정합장치를 설명하면, 상기 스트럭쳐 모드 정합장치와 동일한 것으로, 하위부로부터 인가되는 DS3급 라인레벨의 회선신호를, 해당 제어신호에 의하여, 정합(MATCHING) 상태로 입력하는 동시에 프레이머(FRAMER) 기능에 의하여 상기 라인레벨의 회선신호로부터 클럭신호와 데이터 신호와 프레임 동기비트를 추출하거나 그 반대의 기능을 하는 디에스3 정합부(15)와,
상기 디에스3 정합부(15)와 접속되고 인가되는 회선신호를 해당 제어신호에 의하여 비동기전송모드(ATM)의 AAL1 셀(CELL) 신호로 변환하거나 또는 그 반대의 기능을 하는 셀처리부(45)와,
상기 셀처리부(45)와 접속되고 인가되는 ATM 셀신호를 정합상태로 상위부인 ATM 망에 전송하는 동시에 그 반대의 기능을 하는 ATM 정합부(55)와,
상위부인 ATM 망으로부터 망동기 클럭을 인가받고 해당 제어부를 통하여 각 기능부에 공급하는 클럭부(65)와,
상기 각 기능부를 감시하고 제어하는 동시에 각 기능부에 해당 클럭을 공급하는 제어부(75)로 구성된다.
상기에서 상위부는 기능상 상위 레벨의 기능을 처리하는 것이며, 하위부는 하위 레벨의 기능을 처리하는 것이다.
이하, 상기와 같은 구성의 종래 기술에 의한 스트럭쳐 모드 정합장치와 언스트럭쳐 모드 정합장치를 첨부된 도1 및 도2를 참조하여 상세히 설명한다.
하위부로부터 전송되어 수신되는 DS3급 라인레벨의 회선신호는 44.736 Mbps의 고속신호이고, 상기와 같은 DS3급 회선가입자 신호는 28 티원(T1)급 회선가입자 신호 또는 21 이원(E1)급 회선가입자 신호가 다중화된 것으로, 정합장치를 경유(BYPASS)하여 하나의 ATM 가상경로를 설정하는지, 또는 상기 정합장치에서 역다중화되어 다수의 ATM 가상경로를 설정하여 각각 해당 경로로 전송할지를 ATM 교환기의 해당 운용단말기에서 판단한다.
상기 역다중화되는 경우는 도1 의 스트럭쳐 모드 정합장치로 인가되어 처리되며, 경유(BYPASS)하는 경우는 도2 의 언스트럭쳐 모드 정합장치로 인가되어 처리된다.
일 예로, 상기 하위부로부터 인가되는 DS3 신호가 역다중화되는 경우를, 도1을 참조하여 설명한다.
상기 44.736 Mbps의 DS3급 라인레벨 회선신호는, 상기 제어부(70)로부터 인가되는 해당 제어신호를 인가받은 DS3 정합부(10)에 의하여, 정합(MATCHING) 상태로 수신되는 동시에 해당 클럭신호와 데이터 신호와 프레임 동기비트가 분리 추출되며 프레임 동기비트 신호에 의하여 동기(SYNCHRONOUS)된 상태로 출력된다.
상기 디에스3(DS3) 정합부(10)에서 프레이머 기능에 의하여 동기되어 출력되는 DS3 신호는 다중화부(20)에 인가되고, 상기 제어부(70)로부터 인가되는 해당 제어신호에 의하여 28개의 티원(T1)급 신호 또는 21개의 이원(E1)급 신호로 분리되므로써, 역다중화된 회선신호를 상기 프레이머부(30)에 출력한다.
상기 프레이머부(30)는 28개의 티원(T1)급 또는 21개의 이원(E1)급 회선신호를 인가받고, 상기 제어부(70)로부터 인가되는 해당 제어신호에 의하여, 티원(T1)급 또는 이원(E1)급의 해당 클럭신호와 데이터 신호와 프레임 동기비트를 추출하여, 동기된 상태의 28개 티원(T1)급 신호 또는 21개 이원(E1)급 신호를 상기 셀처리부(40)에 인가합니다.
상기 셀처리부(40)는 8개 티원(T1)급 신호 또는 8개 이원(E1)급 신호를 처리하고, 상기 제어부(70)의 해당 제어신호에 의하여 상기 티원(T1)급 또는 이원(E1)급 신호를 AAL1 ATM 셀신호로 변환하여 ATM 정합부(50)에 인가하는 것으로써, 상기 프레이머부(30)로부터 인가되는 신호를 처리하기 위하여, 일 예로, T1급 신호의 경우, 최대 28개이므로, 4장의 셀처리부(40)가 병렬로 구비되어 있어야 하며, 상기 각 셀처리부(40)로부터 출력되는 신호는 상기 ATM 정합부(50)에 의하여 정합된 상태로 ATM 망인 상위부에 출력한다.
상기 클럭부(60)는 ATM 망인 상위부로부터 인가되는 망동기 클럭을 인가받아 해당 처리를 하고, 상기 처리된 클럭신호는 제어부(70)를 통하여 각 기능부에 인가한다.
상기 제어부(70)는 상기 클럭부(60)로부터 인가되는 클럭신호를 각 해당 기능부에 출력하는 동시에, 각 기능부의 제어에 필요한 해당 제어신호를 출력하고, 각 기능부의 동작상태를 감시한다.
상기와 같은 도1 의 스트럭쳐 모드 정합장치는 ATM 망인 상위부로부터 인가되는 클럭, 즉, 내부 클럭을 이용하여 각 기능부가 동작하며, 상기 ATM 망인 상위부로부터 인가되는 ATM 셀신호는 상기 설명의 역방향으로 처리되어 하위부로 인가된다.
상기 도2의 언스트럭쳐 모드 정합장치는, 단순히 경유(BYPASS)하는 경우로써, 각 기능부는 상기 도1 의 스트럭쳐 모드 정합장치 설명과 동일하므로, 필요한 해당 동작관계만 설명하면, 하위부로부터 인가되는 DS3급 라인레벨의 회선신호를, 상기 제어부(75)로부터 인가되는 해당 제어신호에 의하여 DS3 정합부(15)에서 정합상태로 수신하고, 클럭신호와 데이터 신호와 프레임 동기비트를 분리하며, 상기 검출된 외부 클럭신호를 이용하여 프레임 동기비트 신호에 동기된 상태로 셀처리부(45)에 출력한다.
상기 셀처리부(45)는 상기 동기된 상태로 인가되는 DS3 신호를, 상기 제어부(75)의 제어에 의하여 AAL1 ATM 셀신호로 변환처리하여 ATM 정합부(55)에 출력하고, 상기 ATM 정합부(55)에 의하여 정합된 상태로 ATM망인 상위부로 전송한다.
상기 클럭부(65)는 상위부로부터 망동기클럭을 인가받고, 제어부(75)에 출력하지만, 일반적으로, 상기 제어부(75)는 상기망동기 클럭신호, 즉 내부 클럭신호를 사용하지 않고, 프레이머 기능에 의하여 검출되는 외부클럭신호를 동기에 필요한 신호로 사용하도록 하는 동시에 상기 각 기능부를 감시하고 해당 제어를 한다.
상기 언스트럭쳐 모드 정합장치는 필요한 경우, 해당 제어에 의하여 하위부로부터 인가되는 외부클럭을 사용하지 않고 상위 망동기 클럭신호를 내부 클럭동기에 필요한 클럭으로 사용할 수 있으며, 상기 상위부로부터 인가되는 것으로써, 경유(BYPASS)하는 ATM 셀신호를 하위부로 전송하는 경우는 상기의 역방향으로 동작한다.
상기와 같은 구성의, 종래 기술에 의한 스트럭쳐 모드 정합장치와 언스트럭쳐 모드 정합장치는 각각 별도의 보드에 구성되며, 각각 지정된 모드로 해당 신호를 처리하므로써, 교환기에 많은 숫자의 해당 보드를 각각 구비하여야 하는 문제가 있다.
또한, 교환기는 각 모드의 정합장치를 각각 구비하여야 하므로, 부피가 커지고 많은 전력이 소모되며, 유지보수가 복잡하고 어려워지며 자주 발생하는 동시에 시스템을 효율적으로 운용하지 못하는 등의 많은 문제가 있다.
본 발명은 입력되는 DS3급 회선가입자 정합장치에 있어서, 해당 선택신호에 의하여, 다수 경로의 신호로 역다중화 및 다중화하는 스트럭쳐 모드와 경유하여 통과시키는 언스트럭쳐 모드로 선택적 운용할 수 있는 듀얼모드 DS3 회선가입자 정합장치를 제공하는 것이 그 목적이다.
상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 회선가입자의 신호를 처리하는 하위부와 연결되어 디에스3급 신호를 해당 제어신호에 의하여 정합상태로 입출력하는 제1 및 제2 라인인터페이스부와; 상기 제1 및 제2 라인인터페이스부에 각각 접속하고 해당 제어신호에 의하여 선택적으로 다중화, 역다중화, 경유 및 프레이머 처리된 회선신호를 해당 경로로 입출력하는 제1 및 제2 정합부와; 상기 제1 및 제2 정합부에 접속되고 인가되는 회선신호를 해당 제어신호에 의하여 에이에이엘1 에이티엠 셀신호로 변환하고 유토피아 레벨 2 신호로 상위부에 출력 및상위부로부터 유토피아 레벨 2 신호로 인가되는 에이티엠 셀신호를 회선신호로 변환하여 출력하는 셀처리부와; 상기 각 기능부를 제어하고 감시하는 동시에 상위부와 프로세서 통신을 하는 제어부를 특징으로 한다.
도1 은 종래 기술에 의한 스트럭쳐 모드 정합장치 기능 구성도 이고,
도2 는 종래 기술에 의한 언스트럭쳐 모드 정합장치 기능 구성도 이며,
도3 은 본 발명에 의한 듀얼모드 DS3 회선가입자 정합장치 기능 구성도 이고,
도4 는 본 발명에 의한 클럭부의 변환된 클럭신호 공급상태도 이며,
도5 는 본 발명에 의한 제어부의 상세 기능 구성상태도 이고,
도6 은 본 발명에 의한 듀얼모드 DS3 회선가입자 정합장치 제어운용 상태도 이다.
** 도면의 주요 부분에 대한 부호 설명 **
10,15 : DS3 정합부 20 : 다중화부
30 : 프레이머부 40,45 : 셀처리부
50,55 : ATM 정합부 60,65 : 클럭부
70,75 : 제어부 100 : 제1 라인인터페이스부
105 : 제2 라인인터페이스부 110 : 제1 정합부
115 : 제2 정합부 140 : 제어부
150 : 메모리 170,175 : 제1 셀처리부
180,185 : 제2 셀처리부 190 : 클럭부
200 : 전원부
이하 본 발명에 의한 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치를 첨부된 도면을 참조하여 설명한다.
본 발명을 설명하기 위하여 첨부된 것으로, 도3 은 본 발명에 의한 듀얼모드 DS3 회선가입자 정합장치 기능 구성도 이고, 도4 는 본 발명에 의한 클럭부의 변환된 클럭신호 공급상태도 이며, 도5 는 본 발명에 의한 제어부의 상세 기능 구성상태도 이고, 도6 은 본 발명에 의한 듀얼모드 DS3 회선가입자 정합장치 제어운용 상태도 이다.
상기 첨부된 도3 내지 도5를 참조하면, 본 발명에 의한 듀얼모드(DUAL MODE) 디에스(DS)3 회선가입자 정합장치는, 다수 회선가입자의 신호를 해당 처리하는 하위부와 연결되어 44.736 Mbps의 디에스(DS)3급 라인레벨신호의 회선신호를 해당 제어신호에 의하여 정합(MATCHING) 상태로 입출력하는 제1 및 제2 라인인터페이스부(LIU: LINE INTERFACE UNIT)(100,105)와,
상기 제1 및 제2 라인인터페이스부(100,105)에 각각 접속하고 해당 제어신호에 의하여 선택적으로 다중화(MULTIPLEXING), 역다중화(DEMULTIPLEXING), 경유(BYPASS) 및 프레이머(FRAMER) 처리 회선신호를 각각의 해당 경로(PATH)로 입출력하는 제1 및 제2 정합부(110,115)와,
상기 제1 및 제2 정합부(110,115)에 접속되고 인가되는 라인레벨신호의 회선신호를 해당 제어신호에 의하여 에이에이엘1(AAL1) 에이티엠(ATM) 셀(CELL)신호로 변환하고 유토피아(UTOPIA: UNIVERSAL TEST AND OPERATIONS PHYSICAL INTERFACE FOR ATM) 레벨 2 신호로 상위부에 출력 및 상위부로부터 유토피아(UTOPIA) 레벨(LEVEL) 2 신호로 인가되는 에이에이엘1(AAL1) 에이티엠셀(ATM CELL)신호를 라인레벨신호의 회선신호로 변환하여 출력하는 것으로써, 상기 제1 정합부(110)와 상위부 사이에 접속되고, 각각 16개의 티원(T1)급 또는 이원(E1)급 신호를 처리하는 다수의 제1 셀처리부(170,175); 상기 제2 정합부(115)와 상위부 사이에 접속되고, 각각 16개의 티원(T1)급 또는 이원(E1)급 신호를 처리하는 다수의 제2 셀처리부(180,185)로 이루어지는 셀처리부(160)와,
상기 각 기능부를 제어하고 감시하는 동시에 상위부와 프로세서 통신을 하는 제어부(140)와,
상기 제어부(140)와 제1 및 제2 셀처리부(170,175,180,185)의 해당 운용정보를 기록저장하고 출력하는 메모리(150)와,
상위부로부터 인가되는 클럭신호를 해당 처리하여 해당되는 다수의 클럭신호로 변환하며, 일 예로, 상위부로부터 19.44 MHz의 클럭신호를 인가받고 38.88 MHz, 44.736 MHz, 37.056 MHz, 49.125 MHz, 77.768 MHz의 클럭신호로 변환하여 해당되는 각 기능부에 해당 클럭신호를 인가하는 클럭부(190)와,
상위부로부터 인가되는 전원신호를 해당 처리하여 다수의 직류전원으로 변환하며, 일 예로, 상위부로부터 -48V의 직류전원을 인가받고, +2.5V 및 +3.3V의 직류전원으로 변환하여 각 기능부에 해당 동작전원으로 인가하는 전원부(200)로 구성된다.
이하, 상기와 같은 구성의 본 발명에 의한 것으로, 듀얼모드 DS3 회선가입자 정합장치를 첨부된 도면을 참조하여 상세히 설명한다.
일 예로, 하위부로부터 인가되는 DS3급 라인레벨신호 또는 라인레벨의 회선신호가 상위부로 전송되는 경우를 설명하면, 상기 제어부(140)는 하위부로부터 제1 또는 제2 라인인터페이스부(100,105)로 각각 인가되는 신호가 입력되면, ATM 교환 시스템의 관리단말장치를 통하여 인가되는 DS3 회선신호가 경유(BYPASS)하여 전송되는 것인지 또는 역다중화(DEMULTIPLEXING)에 의하여 각각의 지정된 경로(PATH)로 전송되는 것인지의 정보를 확인하고, 해당 제어신호를 상기 제1 또는 제2 라인인터페이스부(100,105) 및 제1 또는 제2 정합부(110,115)에 인가한다.
상기 제1 정합부(110) 및 제2 정합부(115)의 프레이머 기능은, 라인레벨신호의 회선신호로부터 클럭, 데이터, 프레임동기 비트를 분리하고 동기된 상태로 출력하는 것으로써, 상기 데이터는 전송지 또는 경유지 등의 속성이 기록되는 오버헤드와 실제 전송하고자 하는 데이터가 포함되며, 상기의 오버헤드를 상기 제어부(140)에서 분석하여 스트럭쳐 모드 또는 언스트럭쳐 모드의 운용을 구분한다.
일 예로, 상기 하위부로부터 인가되는 신호가 경유(BYPASS)하는 언스트럭쳐 모드의 신호인 경우, 상기 제어부(140)는, 상기 해당되는 제1 또는 제2 라인인터페이스부(100,105)를 제어하여 해당 DS3급 라인레벨신호의 회선신호를 정합(MATCHING)상태로 입력하도록 하고, 상기 해당되는 제1 또는 제2정합부(110,115)에 1차 제어신호를 출력하여 언스트럭쳐 모드(UNSTRUCTURED MODE)로 동작하도록 제어한다.
상기와 같이 제어부의 제어에 의하여 언스트럭쳐 모드로 동작하는 제1 또는 제2 정합부(110,115)는 셀처리부(160)의 각각 해당되는 제1 또는 제2 셀처리부(170,175,180,185)에, 상기 경유(BYPASS)하는 DS3급 신호를 인가하고, 상기와 같은 DS3급 신호를 인가받은 해당 제1 또는 제2 셀처리부(170,175,180,185)는 유토피아(UTOPIA) 레벨2의 상위부에서 정합(MATCHING)된 상태로 수신할 수 있는 신호를 출력한다.
상기 제어부(140)의 제어에 의하여 언스트럭쳐 모드(UNSTRUCTURED MODE)로 동작하는 경우, 상기 클럭부(190)는 38.88 MHz 클럭신호를 셀처리부(160)에 인가하고, 44.736 MHz 클럭신호를 제1 및 제2 정합부(110,115)에 인가하며, 77.768 MHz의 클럭신호는 셀처리부(160)에 인가하여 셀처리부 네트워크 클럭으로 사용한다.
상기와 같은 클럭부(190)는 상위부로부터 19.44 MHz의 클럭신호를 인가받고, 38.88 MHz, 37.056 MHz, 49.125 MHz, 44.736 MHz, 77.768 MHz의 클럭신호를 출력한다.
상기 본 발명에 의한, 듀얼모드 DS3 회선가입자 정합장치의 다른 일 예를 설명하면, 상기 하위부로부터 제1 또는 제2 라인인터페이스부(100,105)에 인가되는 신호가 상기 DS3에 포함되는 다수의 티원(T1)급 또는 이원(E1)급 신호가 역다중화되어 각각의 경로로 전송되어야 하는 스트럭쳐(STRUCTURE) 모드(MODE)인 경우, 상기 제어부(140)는 해당되는 제1 또는 제2 라인인터페이스부(100,105)에 제어신호를인가하므로써, 정합상태로 해당 DS3 라인레벨신호의 회선신호를 입력하고 해당되는 상기 제1 정합부(110) 또는 제2 정합부(115)에 출력한다.
상기 제1 또는 제2 정합부(110,115)는 상기 제어부(140)의 1차 제어에 의하여 DS3급 라인레벨신호의 회선신호를 28개의 티원(T1)급 신호 또는 21개의 이원(E1)급 신호로 역다중화하고, 상기 역다중화된 신호의 해당 오버헤드(OVERHEAD) 정보를 분석한다.
상기 제어부(140)는 역다중화된 28개의 티원(T1)급 신호 또는 21개의 이원(E1)급 신호를 티원(T1)급 또는 이원(E1)급으로 경유(BYPASS)하여 통과하는 언스트럭쳐 모드로 운용되는 것인지, 28개의 티원(T1)급 신호 또는 21개의 이원(E1)급 신호를 각 채널(CH)별로 역다중화(DEMULTIPLEXING)하여 해당 경로(PATH)로 전송되는 것인지를 확인하고, 해당 제어신호인 2차 제어신호를 상기 제1 또는 제2 정합부에 출력한다.
상기 2차 제어신호를 인가받은 제1 또는 제2 정합부(110,115)는 28개의 티원(T1)급 신호 또는 21개의 이원(E1)급 신호를 경유(BYPASS)하여 통과시키는 언스트럭쳐 모드와 각각의 해당 채널로 분리 또는 역다중화하는 이원(E1)급, 티원(T1)급 스트럭쳐 모드로 선택 운용된다.
이때, 상기 제어부(140)는 상기 클럭부(190)로부터 출력되는 49.125 MHz와 37.056 MHz의 클럭신호를 입력받고, 분주부에서 각각 1.544 MHz와 2.048 MHz의 공통클럭신호로 분주하여 제1 정합부(110)와 제2 정합부(115) 그리고, 셀처리부(160)에 각각 인가 또는 공급한다.
또한, 상기 제어부(140)의 운용모드제어부에서는 상기 클럭부(190)로부터 출력되는 38.88 MHz의 클럭신호를 인가받고, 2.43 MHz의 클럭을 생성하여 상기 셀처리부(160)에 인가 또는 공급하여 셀처리부의 네트웍 클럭으로 사용한다.
상기 제1 및 제2 정합부(110,115)는 상기 제어부(140)의 해당 제어신호에 의하여 스트럭쳐 모드 또는 언스트럭쳐 모드로 선택되는 듀얼모드로 운용된다.
상기 제1 및 제2 정합부(110,115)가 제어부(140)의 1차 제어에 의하여, DS3 스트럭쳐 모드로 운용되는 경우, 역다중화되는 신호가 티원(T1)급인 경우는 28개의 신호로 분리되고, 이원(E1)급인 경우는 21개의 신호로 분리된다.
상기 셀처리부(160)는 인가되는 신호를 AAL1 ATM 셀 신호로 변환 및 그 역방향으로 변환하는 것으로, 제1 정합부(110)와 제2 정합부(115)에 각각 개별적으로 연결되는 제1 셀 처리부(170,175)와 제2 셀처리부(180,185)로 구성된다.
상기 제1 셀처리부(170,175)와 제2 셀처리부(180,185)는 각 기능부가 최대 16개의 티원(T1)급 또는 이원(E1)급 신호를 입력받고, 각 신호를 상기와 같이 ATM 셀 신호로 변환하거나 또는 그 역방향으로 변환하므로 2개씩 구비되며, 유토피아(UTOPIA) 레벨 2 정합기능이 있어, ATM 셀(CELL) 신호를 유토피아(UTOPIA) 레벨 2의 신호로 정합(MATCHING)하여 입출력한다.
상기 제어부(140)는 감시제어부를 통하여 상기와 같은 각 기능부에 제어신호를 출력하는 동시에 각 기능부의 운용상태를 감시하고, 인터페이스부를 통하여 상위부와 프로세서 통신(IPC)을 하므로써 해당 정보를 송수신하며, 해당 운용정보는 메모리(150)에 기록저장하고 출력한다.
상기 제어부(140)의 제어에 의하여 클럭부(190)는 스트럭쳐 모드(STRUCTURE MODE) 또는 언스트럭쳐 모드(UNSTRUCTURE MODE)의 두 모드에서 38.88 MHz 클럭신호가 셀처리부(160)에 인가되도록 하여 셀처리부의 시스템 클럭으로 사용되도록 한다.
상기 셀처리부(160)는 하나의 정보를 다수의 ATM 셀로 분리 변환하여 송수신하는 것으로써, 상기 다수의 ATM 셀은 SAR(SEGMENT ASSEMBLY REASSEMBLY) 기능에 의하여 각각의 고유번호가 주어지면서 분리되는 동시에 재결합하며, 상기에 필요한 정보가 SN(SEQUENCE NO)과 SNP(SEQUENCE NO POINT)로써 ATM 셀의 5 바이트 오버헤드에 기록되는 것으로, 읽혀지고 분석된 후의 상기와 같은 운용정보는 메모리(150)에 기록저장되어 해당 처리를 하며, ATM 셀의 전송되는 정보는 페이로드(PAYLOAD)에 수록된다.
상기 스트럭쳐 모드에서의 정합장치에 사용되는 클럭은 SRTS 기능과 CAS 기능이 있으며, 상기 SRTS 기능은, 외부 선로로부터 인가되는 데이터의 클럭소스가 마스터(MASTER)가 되고, 셀처리부의 시스템 클럭은 슬레이브가 되어 상기 외부선로로부터 복원된 클럭과 셀처리부의 시스템 클럭과의 차이를 코딩(CODING)하고, 그 값을 오드 시퀀스 넘버(ODD SEQUENCE NUMBER)와 함께 ATM 셀의 오버헤드인 CSI(CONVERSIONS SUBLAYER INDICATOR)에 실어 전송한다.
상기와 같은 것은 티원(T1)급 또는 이원(E1)급 UDF(UNSTRUCTURED DATA FORMAT)이며, 전송되는 데이터를 모두 유효하게 받아들이고, 1.544 MHz와 2.048 MHz의 2배보다 작은 2.43 MHz의 클럭이 셀처리부의 네트워크 클럭으로 필요하다.
또한, 상기의 CAS 기능은, SDF-MF(STRUCTURED DATA FORMAT-MULTI FRAME) 모드(MODE)에서 티원(T1)급 24 채널 또는 이원(E1)급 30 채널 중에서 유효한 채널 신호만을 ATM 셀의 페이로드(PAYLOAD)에 싣고 해당 오버헤드를 구성하며, 각 타임슬롯과 관계된 ABCD 신호비트를 전송하며, 멀티 프레임으로 구조체의 경계를 이루고, 상위부인 ATM 망으로부터 수신된 클럭을 제어부(140)에서 분주하여 생성되는 CTCLK(COMMON TRANSMIT CLK)/CRCLK(COMMON RECEIVE CLK)에 동기되어 SERIAL DATA/FRAME PULSE와 함께 시그널링 비트를 프레이머(FRAMER) 기능으로부터 전달받는다.
상기 상위부로부터 인가되고 하위부로 전송되는 신호는 상기와 반대의 방향으로 처리되므로 중복 설명을 하지 않기로 한다.
상기와 같은 구성의 본 발명은 제어부(140)가 ATM 교환기의 운용단말기를 통하여 얻어진 정보를 이용하므로써, 경유(BYPASS)하여 통과하는 언스트럭쳐 모드의 디에스(DS)3 신호 인지 또는 역다중화되어 해당 경로로 전송되는 스트럭쳐 모드의 DS3 신호 인지를 확인하고, 듀얼모드(DUAL MODE)로 동작하는 제1 또는 제2 정합부(110,115) 또는 셀처리부를 1차 제어와 2차 제어에 의하여 스트럭쳐 모드 또는 언스트럭쳐 모드 중에서 어느 하나의 모드로 동작하도록 한다.
상기와 같은 구성의 본 발명은 고속으로 전송되는 디에스3급 신호를 경유하여 통과시키는 언스트럭쳐 모드와 역다중화하여 해당 경로로 전송하는 스트럭쳐 모드로 선택 운용하므로써 장비의 크기를 작게하고, 소요되는 전력을 적게하는 공업적 이용효과가 있다.
또한, 하나의 회로보드를 이용하여 스트럭쳐 모드와 언스트럭쳐 모드를 모두 처리하므로 시스템의 구성이 간단하고 유지보수가 용이한 공업적 이용효과가 있다.

Claims (4)

  1. 회선가입자의 신호를 처리하는 하위부와 연결되어 디에스3급 신호를 해당 제어신호에 의하여 정합상태로 입출력하는 제1 및 제2 라인인터페이스부와,
    상기 제1 및 제2 라인인터페이스부에 각각 접속하고 해당 제어신호에 의하여 선택적으로 다중화, 역다중화, 경유 및 프레이머 처리된 회선신호를 해당 경로로 입출력하는 제1 및 제2 정합부와,
    상기 제1 및 제2 정합부에 접속되고 인가되는 회선신호를 해당 제어신호에 의하여 에이에이엘1 에이티엠 셀신호로 변환하고 유토피아 레벨 2 신호로 상위부에 출력 및 상위부로부터 유토피아 레벨 2 신호로 인가되는 에이티엠 셀신호를 회선신호로 변환하여 출력하는 셀처리부와,
    상기 각 기능부를 제어하고 감시하는 동시에 상위부와 프로세서 통신을 하는 제어부로 이루어져 구성되는 것을 특징으로 하는 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치.
  2. 제1 항에 있어서,
    상기 제어부와 셀처리부의 해당 운용정보를 기록저장하고 출력하는 메모리와,
    상위부로부터 인가되는 클럭신호를 해당 처리하여 다수의 클럭신호로 변환하며, 각 기능부에 해당 클럭신호를 인가하는 클럭부를 더 포함하는 것을 특징으로하는 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치.
  3. 제1 항에 있어서, 상기 셀처리부는,
    상기 제1 정합부와 상위부 사이에 접속되는 제1 셀처리부와,
    상기 제2 정합부와 상위부 사이에 접속되는 제2 셀처리부로 이루어지는 것을 특징으로 하는 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치.
  4. 제3 항에 있어서, 상기 제1 셀처리부와 제2 셀처리부는,
    각각 16개의 티원급 또는 이원급 신호를 처리하고, 다수로 이루어져 구성되는 것을 특징으로 하는 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치.
KR10-2002-0053142A 2002-09-04 2002-09-04 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치 KR100452514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053142A KR100452514B1 (ko) 2002-09-04 2002-09-04 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053142A KR100452514B1 (ko) 2002-09-04 2002-09-04 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치

Publications (2)

Publication Number Publication Date
KR20040021791A KR20040021791A (ko) 2004-03-11
KR100452514B1 true KR100452514B1 (ko) 2004-10-13

Family

ID=37325776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053142A KR100452514B1 (ko) 2002-09-04 2002-09-04 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치

Country Status (1)

Country Link
KR (1) KR100452514B1 (ko)

Also Published As

Publication number Publication date
KR20040021791A (ko) 2004-03-11

Similar Documents

Publication Publication Date Title
US5577039A (en) System and method of signal transmission within a plesiochronous digital hierarchy unit using ATM adaptation layers
EP2200200B1 (en) Scalable network element with Segmentation and Reassembly (SAR) functionality for switching time division multiplex signals
US5757806A (en) Data multiplexing system having at least one low-speed interface circuit connected to a bus
US6577623B1 (en) Fixed-length cell data and time-division data hybrid multiplexing apparatus
WO2003017543A1 (en) Time-division multi-transfer method, apparatus, and system
EP1428355B1 (en) Method for improving the utilization of a time-division multiplexed communication link of a signal transfer point, and a corresponding signal transfer point
US6208654B1 (en) Cell multiplexing device for synchronous digital interface and method thereof
KR100452514B1 (ko) 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치
KR20010048182A (ko) 에이에이엘5 타입 에이티엠 셀 역다중화 및 에이에이엘2타입 에이티엠 셀변환 장치
JPH11261601A (ja) 交換システムのａｔｍセル変換装置及びその方法
EP0953272B1 (en) System and method for controlling timing in a distributed digital cross-connect system
JP2002016604A (ja) 通信装置及びそれを備えたシステム
KR100246998B1 (ko) 교환시스템에서시분할스위치장치
KR0157151B1 (ko) 비동기 전달모드 교환기에서 고속 중계선 정합 장치
JP3276087B2 (ja) Ａｔｍセル化制御方式
KR100460514B1 (ko) 에스디에이취 전송장치
KR0121765B1 (ko) 비동기 전달모드 방식의 중저속 가입자 정합장치
KR100378587B1 (ko) 시분할 채널 변조된 신호와 비동기 전송 모드 셀 상호변환 장치
KR100347327B1 (ko) Ｉｍｔ-2000 시스템에서의 ａｔｍ 스위치 라우터 정합장치
KR100233099B1 (ko) 양방향 stm-1 정합을 갖는 시분할 스위치 장치
JP2944490B2 (ja) 時分割多重化装置のタイムスロット割り付方式
KR100240016B1 (ko) 프레임 릴레이 통합 비동기 전송 모드 방식의 원거리 접속장치
JP3481841B2 (ja) 時分割多重データ／セル変換回路及びセル／時分割多重データ変換回路
JPH09139723A (ja) 時分割多重化装置
JP2002223233A (ja) チャネルデータ抽出回路及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee