JPH11261601A - 交換システムのａｔｍセル変換装置及びその方法 - Google Patents
交換システムのａｔｍセル変換装置及びその方法Info
- Publication number
- JPH11261601A JPH11261601A JP35200798A JP35200798A JPH11261601A JP H11261601 A JPH11261601 A JP H11261601A JP 35200798 A JP35200798 A JP 35200798A JP 35200798 A JP35200798 A JP 35200798A JP H11261601 A JPH11261601 A JP H11261601A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- atm
- unit
- trunk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 時分割多重化（ＴＤＭ）方式の通信網及び非
同期伝送（ＡＴＭ）方式の通信網を相互並行して運用し
得るようなＡＴＭセル変換装置及びその方法を提供す
る。 【解決手段】 時分割多重化（ＴＤＭ）方式の通信網に
接続された複数のトランク接続部と、非同期伝送（ＡＴ
Ｍ）方式の通信網に接続されたＡＴＭ接続部と、前記複
数のトランク接続部を経由して入力されたトランクデー
タをＡＴＭセルに変換して前記ＡＴＭ接続部に出力する
か、または、前記ＡＴＭ接続部を経由して入力されたＡ
ＴＭセルをトランクデータに変換して前記複数のトラン
ク接続部に出力するＡＴＭセル変換部と、を備えること
により、交換システムのＡＴＭセル変換装置を形成す
る。
同期伝送（ＡＴＭ）方式の通信網を相互並行して運用し
得るようなＡＴＭセル変換装置及びその方法を提供す
る。 【解決手段】 時分割多重化（ＴＤＭ）方式の通信網に
接続された複数のトランク接続部と、非同期伝送（ＡＴ
Ｍ）方式の通信網に接続されたＡＴＭ接続部と、前記複
数のトランク接続部を経由して入力されたトランクデー
タをＡＴＭセルに変換して前記ＡＴＭ接続部に出力する
か、または、前記ＡＴＭ接続部を経由して入力されたＡ
ＴＭセルをトランクデータに変換して前記複数のトラン
ク接続部に出力するＡＴＭセル変換部と、を備えること
により、交換システムのＡＴＭセル変換装置を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、交換システムに係
るものであり、更に詳しくは、時分割多重化（Time Div
ision Multiplex ；以下において、ＴＤＭと記載する）
方式の通信網及び非同期伝送（Asynchronous Transfer
Mode；以下において、ＡＴＭと記載する）方式の通信網
を相互並行して運用し得るＡＴＭセル変換装置及びその
方法に関するものである。
るものであり、更に詳しくは、時分割多重化（Time Div
ision Multiplex ；以下において、ＴＤＭと記載する）
方式の通信網及び非同期伝送（Asynchronous Transfer
Mode；以下において、ＡＴＭと記載する）方式の通信網
を相互並行して運用し得るＡＴＭセル変換装置及びその
方法に関するものである。
【０００２】
【従来の技術】一般に、ＡＴＭ交換器は各種情報を非同
期方式により伝達するため、従来の同期式伝送方式に比
べて情報の伝達速度が極めて速いという特徴がある。従
って、最近ではＡＴＭ交換器を高速情報網ＩＳＤＮ（Br
oadband ISDN）に適用させる研究が進んでおり、よっ
て、多様なインタフェースが標準化されつつある。
期方式により伝達するため、従来の同期式伝送方式に比
べて情報の伝達速度が極めて速いという特徴がある。従
って、最近ではＡＴＭ交換器を高速情報網ＩＳＤＮ（Br
oadband ISDN）に適用させる研究が進んでおり、よっ
て、多様なインタフェースが標準化されつつある。
【０００３】併し、情報の高速伝送を図るべく、既設に
設置されているＤＭ方式の通信網を全てＡＴＭ方式の通
信網に交替するためには膨大な費用が必要とされるた
め、既存のＴＤＭ方式の通信網とＡＴＭ方式の通信網と
を並行して運用する方案が提案されている。
設置されているＤＭ方式の通信網を全てＡＴＭ方式の通
信網に交替するためには膨大な費用が必要とされるた
め、既存のＴＤＭ方式の通信網とＡＴＭ方式の通信網と
を並行して運用する方案が提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うに既存のＴＤＭ方式の通信網とＡＴＭ方式の通信網と
を接続して運用する技術は現在のところ開発されておら
ず、よって、高速情報網を構築するときの障害要因とな
っている。
うに既存のＴＤＭ方式の通信網とＡＴＭ方式の通信網と
を接続して運用する技術は現在のところ開発されておら
ず、よって、高速情報網を構築するときの障害要因とな
っている。
【０００５】本発明は、このような従来の課題に鑑みて
なされたもので、その目的は、ＴＤＭ方式の通信網とＡ
ＴＭ方式の通信網とを並行して運用できる交換システム
のＡＴＭセル変換装置及びその方法を提供することにあ
る。さらに、本発明の他の目的は、同じデータ変換速度
において、より一層多いトランク（Trunk ）を収容し得
るＡＴＭセル変換装置を提供しようとする。
なされたもので、その目的は、ＴＤＭ方式の通信網とＡ
ＴＭ方式の通信網とを並行して運用できる交換システム
のＡＴＭセル変換装置及びその方法を提供することにあ
る。さらに、本発明の他の目的は、同じデータ変換速度
において、より一層多いトランク（Trunk ）を収容し得
るＡＴＭセル変換装置を提供しようとする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る交換システムのＡＴＭセル変換装
置においては、時分割多重化（ＴＤＭ）方式の通信網に
接続された複数のトランク接続部と、非同期伝送（ＡＴ
Ｍ）方式の通信網に接続されたＡＴＭ接続部と、前記複
数のトランク接続部を経由して入力されたトランクデー
タをＡＴＭセルに変換して前記ＡＴＭ接続部に出力する
か、または、該ＡＴＭ接続部を経由して入力されたＡＴ
Ｍセルをトランクデータに変換して前記複数のトランク
接続部に出力するＡＴＭセル変換部と、を備えるように
している。
るため、本発明に係る交換システムのＡＴＭセル変換装
置においては、時分割多重化（ＴＤＭ）方式の通信網に
接続された複数のトランク接続部と、非同期伝送（ＡＴ
Ｍ）方式の通信網に接続されたＡＴＭ接続部と、前記複
数のトランク接続部を経由して入力されたトランクデー
タをＡＴＭセルに変換して前記ＡＴＭ接続部に出力する
か、または、該ＡＴＭ接続部を経由して入力されたＡＴ
Ｍセルをトランクデータに変換して前記複数のトランク
接続部に出力するＡＴＭセル変換部と、を備えるように
している。
【０００７】そして、このような目的を達成するため、
本発明に係る交換システムのＡＴＭセル変換方法におい
ては、メモリ部のリンクテーブル、セルバッファー制御
テーブル、セルヘッダーテーブルをセッティングする初
期化過程と、状態／タイミング信号発生部から入力され
たトランク番号及びタイムスロット番号によって、前記
メモリ部のリンクテーブルをアクセスしてセルバッファ
ーを読み出す過程と、該読み出されたセルバッファー番
号をアクセスアドレスとして用いて、前記セルバッファ
ー制御テーブルから記録セグメントビット、記録ポイン
タ及び有効ペイロードの長さを読み出す過程と、読み出
された記録ポインタと有効ペイロードの長さとが同一に
なるまで、多重化されたトランクデータをセルバッファ
ーに記録してセルペイロードを完成する過程と、前記セ
ルペイロードが完成されると、該当セルバッファーの番
号をキュウーに記録する過程と、前記キュウーからセル
バッファー番号を読み出し、該読み出されたセルバッフ
ァー番号に基づいて前記セルヘッダーテーブルから該当
のセルヘッダーを読み出す過程と、前記セルヘッダー及
び完成されたセルペイロードをＦＩＦＯ（First-in、Fi
rst-out ）を経由してＡＴＭ交換システムに伝送する過
程と、を順次行なうようにしている。
本発明に係る交換システムのＡＴＭセル変換方法におい
ては、メモリ部のリンクテーブル、セルバッファー制御
テーブル、セルヘッダーテーブルをセッティングする初
期化過程と、状態／タイミング信号発生部から入力され
たトランク番号及びタイムスロット番号によって、前記
メモリ部のリンクテーブルをアクセスしてセルバッファ
ーを読み出す過程と、該読み出されたセルバッファー番
号をアクセスアドレスとして用いて、前記セルバッファ
ー制御テーブルから記録セグメントビット、記録ポイン
タ及び有効ペイロードの長さを読み出す過程と、読み出
された記録ポインタと有効ペイロードの長さとが同一に
なるまで、多重化されたトランクデータをセルバッファ
ーに記録してセルペイロードを完成する過程と、前記セ
ルペイロードが完成されると、該当セルバッファーの番
号をキュウーに記録する過程と、前記キュウーからセル
バッファー番号を読み出し、該読み出されたセルバッフ
ァー番号に基づいて前記セルヘッダーテーブルから該当
のセルヘッダーを読み出す過程と、前記セルヘッダー及
び完成されたセルペイロードをＦＩＦＯ（First-in、Fi
rst-out ）を経由してＡＴＭ交換システムに伝送する過
程と、を順次行なうようにしている。
【０００８】
【発明の実施の形態】以下、本発明の実施形態に係る交
換システムのＡＴＭセル変換装置について図面を参照し
て説明する。
換システムのＡＴＭセル変換装置について図面を参照し
て説明する。
【０００９】先ず、図１は本発明の第１実施形態に係る
交換システムのＡＴＭセル変換装置を示すものである。
図１において、直／並列変換部１０は、フレーム同期信
号によって複数のトランクを経由して入力される直列デ
ータを８ビットの並列データに変換して出力するか、ま
たは、８ビットの並列データを直列データに変換して前
記複数のトランクに出力する。この場合、前記複数のト
ランクは、ＴＤＭ方式の複数のトランク接続部にそれぞ
れ接続されている。
交換システムのＡＴＭセル変換装置を示すものである。
図１において、直／並列変換部１０は、フレーム同期信
号によって複数のトランクを経由して入力される直列デ
ータを８ビットの並列データに変換して出力するか、ま
たは、８ビットの並列データを直列データに変換して前
記複数のトランクに出力する。この場合、前記複数のト
ランクは、ＴＤＭ方式の複数のトランク接続部にそれぞ
れ接続されている。
【００１０】そして、データ多重／逆多重化部１１は、
フレーム同期信号によって前記直／並列変換部１０から
出力された並列データを時分割多重化して出力するか、
または、時分割多重化されたデータを逆多重化して前記
直／並列変換部１０に出力する。
フレーム同期信号によって前記直／並列変換部１０から
出力された並列データを時分割多重化して出力するか、
または、時分割多重化されたデータを逆多重化して前記
直／並列変換部１０に出力する。
【００１１】データ変換部１２は、フレーム同期信号に
よって前記データ多重／逆多重化部１１から出力された
８ビットの時分割多重化データをメモリインタフェース
１４を経由してメモリ部１５にセル状態にして貯蔵（記
憶）するか、または、該メモリ部１５に貯蔵されたセル
を読み出して前記データ多重／逆多重化部１１に出力す
る。
よって前記データ多重／逆多重化部１１から出力された
８ビットの時分割多重化データをメモリインタフェース
１４を経由してメモリ部１５にセル状態にして貯蔵（記
憶）するか、または、該メモリ部１５に貯蔵されたセル
を読み出して前記データ多重／逆多重化部１１に出力す
る。
【００１２】また、状態／タイミング信号発生部１３
は、ＣＰＵ（中央処理装置）の制御によって、データ変
換に必要なフレーム同期信号、クロック信号、状態信
号、トランク番号及びタイムスロット（Timeslot）番号
を生成する。
は、ＣＰＵ（中央処理装置）の制御によって、データ変
換に必要なフレーム同期信号、クロック信号、状態信
号、トランク番号及びタイムスロット（Timeslot）番号
を生成する。
【００１３】更に、セル伝送制御部１６は、前記メモリ
インタフェース１４を経由してメモリ部１５に貯蔵され
たセル及びヘッダー情報を読み出してＡＴＭセルを形成
した後、ＦＩＦＯ（First-in、First-out ）１７を経由
してＡＴＭ接続部に伝送するか、または、ＦＩＦＯ１８
を経由して入力されたＡＴＭセルを前記メモリ部１５に
貯蔵する。この場合、前記各ＦＩＦＯ１７，ＦＩＦＯ１
８は、ＡＴＭ接続部に接続されている。
インタフェース１４を経由してメモリ部１５に貯蔵され
たセル及びヘッダー情報を読み出してＡＴＭセルを形成
した後、ＦＩＦＯ（First-in、First-out ）１７を経由
してＡＴＭ接続部に伝送するか、または、ＦＩＦＯ１８
を経由して入力されたＡＴＭセルを前記メモリ部１５に
貯蔵する。この場合、前記各ＦＩＦＯ１７，ＦＩＦＯ１
８は、ＡＴＭ接続部に接続されている。
【００１４】そして、メモリインタフェース１４は、前
記データ変換部１２、セル伝送制御部１６及びＣＰＵイ
ンタフェース１９によりメモリ部１５側に入／出力する
信号をインタフェースし、メモリ部１５は、図９に示し
たように、トランク番号及びタイムスロット番号によっ
て割当されるリンクテーブル、セルバッファー制御テー
ブル、セルヘッダーテーブル、セルバッファー及びキュ
ウー（Queue ）を包含して構成されている。
記データ変換部１２、セル伝送制御部１６及びＣＰＵイ
ンタフェース１９によりメモリ部１５側に入／出力する
信号をインタフェースし、メモリ部１５は、図９に示し
たように、トランク番号及びタイムスロット番号によっ
て割当されるリンクテーブル、セルバッファー制御テー
ブル、セルヘッダーテーブル、セルバッファー及びキュ
ウー（Queue ）を包含して構成されている。
【００１５】ＣＰＵインタフェース１９は、ＣＰＵと前
記メモリインタフェース１４との間の信号をインタフェ
ースする機能を行なう。
記メモリインタフェース１４との間の信号をインタフェ
ースする機能を行なう。
【００１６】以下、このように構成された本発明の第１
実施形態に係る交換システムのＡＴＭセル変換装置の動
作に対し、図面を用いて説明する。
実施形態に係る交換システムのＡＴＭセル変換装置の動
作に対し、図面を用いて説明する。
【００１７】図１に示したように、直／並列変換部１０
は状態／タイミング信号発生部１３から出力されたフレ
ーム同期信号によって、Ｋ個のトランク（トランク＃０
〜トランク＃（Ｋ−１））を経由して入力される各トラ
ンクデータを１タイムスロット毎に８ビットの並列デー
タに変換して出力する。
は状態／タイミング信号発生部１３から出力されたフレ
ーム同期信号によって、Ｋ個のトランク（トランク＃０
〜トランク＃（Ｋ−１））を経由して入力される各トラ
ンクデータを１タイムスロット毎に８ビットの並列デー
タに変換して出力する。
【００１８】即ち、前記状態／タイミング信号発生部１
３から出力されたフレーム同期信号により、前記各トラ
ンクデータは、図２に示したようなフレーム形態を有す
るようになる。このとき、１タイムスロット区間にはＫ
個のタイムスロットデータ（例えば、Ｋ個のチャンネル
１）が存在し、それらＫ個のタイムスロットデータは前
記直／並列変換部１０により８ビットの並列データに変
換されて出力される。
３から出力されたフレーム同期信号により、前記各トラ
ンクデータは、図２に示したようなフレーム形態を有す
るようになる。このとき、１タイムスロット区間にはＫ
個のタイムスロットデータ（例えば、Ｋ個のチャンネル
１）が存在し、それらＫ個のタイムスロットデータは前
記直／並列変換部１０により８ビットの並列データに変
換されて出力される。
【００１９】次いで、データ多重／逆多重化部１１は前
記フレーム同期信号に同期されて、図３（Ａ）〜（Ｃ）
に示された如く、前記１タイムスロットの間、前記直／
並列変換部１０から入力されたＫ個のタイムスロットデ
ータ（チャンネル１）を時分割多重化して、図３（Ｄ）
に示したように８ビットの多重化データを出力する。
記フレーム同期信号に同期されて、図３（Ａ）〜（Ｃ）
に示された如く、前記１タイムスロットの間、前記直／
並列変換部１０から入力されたＫ個のタイムスロットデ
ータ（チャンネル１）を時分割多重化して、図３（Ｄ）
に示したように８ビットの多重化データを出力する。
【００２０】次いで、データ変換部１２の状態マシーン
（図示されず）は、前記状態／タイミング信号発生部１
３から出力される状態信号によって１タイムスロット周
期に動作され、更に、トランク番号及びタイムスロット
番号によって、前記データ多重化部１１により時分割多
重化された８ビットのデータをメモリ部１５のセルバッ
ファーに貯蔵する動作を行なう。即ち、前記データ変換
部１２は、１タイムスロットをＫ等分した時間毎に、図
１０のフローチャートで示される遷移過程を行って、印
加された当時のトランク番号及びチャンネル番号によっ
て多重化されたデータをセルバッファーに貯蔵する。
（図示されず）は、前記状態／タイミング信号発生部１
３から出力される状態信号によって１タイムスロット周
期に動作され、更に、トランク番号及びタイムスロット
番号によって、前記データ多重化部１１により時分割多
重化された８ビットのデータをメモリ部１５のセルバッ
ファーに貯蔵する動作を行なう。即ち、前記データ変換
部１２は、１タイムスロットをＫ等分した時間毎に、図
１０のフローチャートで示される遷移過程を行って、印
加された当時のトランク番号及びチャンネル番号によっ
て多重化されたデータをセルバッファーに貯蔵する。
【００２１】ここで、前記データ変換部１２が多重化さ
れた８ビットデータをセルバッファーに貯蔵する動作に
ついて、図１０のフローチャートに基づいて説明する。
れた８ビットデータをセルバッファーに貯蔵する動作に
ついて、図１０のフローチャートに基づいて説明する。
【００２２】先ず、初期状態でＣＰＵは、図９に示され
るように、メモリ部１５に備えられた各種テーブル（リ
ンクテーブル、セルバッファー制御テーブル、セルヘッ
ダーテーブル）をセッティングする初期化過程を行なう
（ステップ１０１参照）。次いで、前記ＣＰＵはデータ
変換部１２に設けられた状態マシーン（State machine
、図示されず）をアイドル状態（Idle State）にする
ため、前記データ変換部１２は初期状態からアイドル状
態に遷移される。
るように、メモリ部１５に備えられた各種テーブル（リ
ンクテーブル、セルバッファー制御テーブル、セルヘッ
ダーテーブル）をセッティングする初期化過程を行なう
（ステップ１０１参照）。次いで、前記ＣＰＵはデータ
変換部１２に設けられた状態マシーン（State machine
、図示されず）をアイドル状態（Idle State）にする
ため、前記データ変換部１２は初期状態からアイドル状
態に遷移される。
【００２３】次いで、前記データ変換部１２は、１タイ
ムスロットをＫ等分したクロック信号の立ち上がりエッ
ジ毎に状態／タイミング信号発生部１３から入力された
トランク番号及びタイムスロット番号（チャンネル番
号）によって図４に示されたリンクテーブルにアクセス
して、例えば、トランク＃０のチャンネル１に該当する
Ｃａｌｌ（コール）設定ビットＶ及びセルバッファー番
号＃１を読み出す（ステップ１０３参照）。
ムスロットをＫ等分したクロック信号の立ち上がりエッ
ジ毎に状態／タイミング信号発生部１３から入力された
トランク番号及びタイムスロット番号（チャンネル番
号）によって図４に示されたリンクテーブルにアクセス
して、例えば、トランク＃０のチャンネル１に該当する
Ｃａｌｌ（コール）設定ビットＶ及びセルバッファー番
号＃１を読み出す（ステップ１０３参照）。
【００２４】このとき、もし、読み出された前記Ｃａｌ
ｌ設定ビットＶが‘１’に設定されていると、前記デー
タ変換部１２は前記リンクテーブルから読み出されたセ
ルバッファー番号＃１をアクセスアドレスとして用い
て、図５に示されたセルバッファー制御テーブルから記
録セグメントビットＷＳＥＧ、記録ポインタＷＰＴＲ及
び有効ペイロードの長さＰＡＬを読み出し（ステップ１
０３，１０５参照）、もし、前記Ｃａｌｌ設定ビットＶ
が‘０’に設定されていると、再びアイドル状態に復帰
する。ここで、前記Ｃａｌｌ設定ビットＶが‘１’に設
定されていることは、該当のタイムスロットデータ（チ
ャンネル１）にＣａｌｌ（コール）が設定されているこ
とを意味する。
ｌ設定ビットＶが‘１’に設定されていると、前記デー
タ変換部１２は前記リンクテーブルから読み出されたセ
ルバッファー番号＃１をアクセスアドレスとして用い
て、図５に示されたセルバッファー制御テーブルから記
録セグメントビットＷＳＥＧ、記録ポインタＷＰＴＲ及
び有効ペイロードの長さＰＡＬを読み出し（ステップ１
０３，１０５参照）、もし、前記Ｃａｌｌ設定ビットＶ
が‘０’に設定されていると、再びアイドル状態に復帰
する。ここで、前記Ｃａｌｌ設定ビットＶが‘１’に設
定されていることは、該当のタイムスロットデータ（チ
ャンネル１）にＣａｌｌ（コール）が設定されているこ
とを意味する。
【００２５】次いで、前記データ変換部１２は読み出さ
れた前記記録ポインタＷＰＴＲと有効ペイロードの長さ
ＰＡＬとを比較し（１０９）、両値が異なると前記デー
タ多重／逆多重化部１１から出力された多重化データ
（トランク＃０のチャンネル１）をセルバッファー＃１
に記録し（１１１）、図５に示されたセルバッファー制
御テーブルをアクセスして記録ポインタＷＰＴＲを
‘１’だけ増加させた後、前記アイドル状態以後の動作
を繰り返して行なう（ステップ１１３，１１５参照）。
ここで、前記記録ポインタＷＰＴＲを‘１’だけ増加さ
せる理由は、セルバッファー＃１の残余記録領域に次の
多重化データを記録するためである。
れた前記記録ポインタＷＰＴＲと有効ペイロードの長さ
ＰＡＬとを比較し（１０９）、両値が異なると前記デー
タ多重／逆多重化部１１から出力された多重化データ
（トランク＃０のチャンネル１）をセルバッファー＃１
に記録し（１１１）、図５に示されたセルバッファー制
御テーブルをアクセスして記録ポインタＷＰＴＲを
‘１’だけ増加させた後、前記アイドル状態以後の動作
を繰り返して行なう（ステップ１１３，１１５参照）。
ここで、前記記録ポインタＷＰＴＲを‘１’だけ増加さ
せる理由は、セルバッファー＃１の残余記録領域に次の
多重化データを記録するためである。
【００２６】一方、前記記録ポインタＷＰＴＲと有効ペ
イロードの長さＰＡＬとが同じであると、前記データ変
換部１２は多重化データ（トランク＃０のチャンネル
１）をセルバッファー＃１に記録して４８バイトのセル
ペイロードを完成し（ステップ１１７参照）、前記セル
バッファー制御テーブルを再度アクセスして前記記録セ
グメントビットＷＳＥＧを反転させると同時に前記記録
ポインタＷＰＴＲを‘０’にセッティングして、新しい
セルバッファー＃１を準備させる（ステップ１１９参
照）。
イロードの長さＰＡＬとが同じであると、前記データ変
換部１２は多重化データ（トランク＃０のチャンネル
１）をセルバッファー＃１に記録して４８バイトのセル
ペイロードを完成し（ステップ１１７参照）、前記セル
バッファー制御テーブルを再度アクセスして前記記録セ
グメントビットＷＳＥＧを反転させると同時に前記記録
ポインタＷＰＴＲを‘０’にセッティングして、新しい
セルバッファー＃１を準備させる（ステップ１１９参
照）。
【００２７】ここで、図７は、ラウ（Raw ）タイプ（図
７（Ａ）参照）及びＡＡＬ１タイプ（図７（Ｂ）参照）
のセルバッファーを示しており、本発明の実施形態で
は、説明の便宜上、ＡＡＬ１タイプを例に挙げて説明す
る。
７（Ａ）参照）及びＡＡＬ１タイプ（図７（Ｂ）参照）
のセルバッファーを示しており、本発明の実施形態で
は、説明の便宜上、ＡＡＬ１タイプを例に挙げて説明す
る。
【００２８】次いで、前記データ変換部１２は、前記セ
ルバッファー制御テーブルの記録セグメントＷＳＥＧが
指定するセルバッファー＃１の最初バイトにＳＮ（Sequ
enceNumber ；シーケンス番号）を記録した後（ステッ
プ１２１参照）、完成されたセルバッファー＃１の番号
を図８に示されたキュウーに記録して（ステップ１２３
参照）、トランク＃０に対する多重化データ（チャンネ
ル１）の記録動作が終了される。このとき、前記セルバ
ッファーがラウタイプであるときは、前記ＳＮを記録し
ない。
ルバッファー制御テーブルの記録セグメントＷＳＥＧが
指定するセルバッファー＃１の最初バイトにＳＮ（Sequ
enceNumber ；シーケンス番号）を記録した後（ステッ
プ１２１参照）、完成されたセルバッファー＃１の番号
を図８に示されたキュウーに記録して（ステップ１２３
参照）、トランク＃０に対する多重化データ（チャンネ
ル１）の記録動作が終了される。このとき、前記セルバ
ッファーがラウタイプであるときは、前記ＳＮを記録し
ない。
【００２９】次いで、同じタイムスロットの間、上述と
同様な過程により多重化されたその他のトランク（トラ
ンク＃１〜トランク＃（Ｋ−１））のチャンネル１をセ
ルバッファーに貯蔵して、記録動作が終了するようにな
っている。
同様な過程により多重化されたその他のトランク（トラ
ンク＃１〜トランク＃（Ｋ−１））のチャンネル１をセ
ルバッファーに貯蔵して、記録動作が終了するようにな
っている。
【００３０】このように多重化データの記録動作が終了
されると、セル伝送制御部１６は自ら管理するリードポ
インタ（read Pointer、ＲＰＴＲ）及び前記データ変換
部12から入力された記録ポインタＷＰＴＲに基づいて、
メモリ部１５のキュウーを読み出して完成されたセルバ
ッファー番号を確認し、リードポインタＲＰＴＲを
‘１’だけ増加させる。
されると、セル伝送制御部１６は自ら管理するリードポ
インタ（read Pointer、ＲＰＴＲ）及び前記データ変換
部12から入力された記録ポインタＷＰＴＲに基づいて、
メモリ部１５のキュウーを読み出して完成されたセルバ
ッファー番号を確認し、リードポインタＲＰＴＲを
‘１’だけ増加させる。
【００３１】次いで、前記セル伝送制御部１６は、図６
に示されたセルヘッダーテーブルからセルバッファー番
号に該当する５バイトのセルヘッダーを読み出し、セル
バッファー制御テーブルの判読セグメントビットＲＳＥ
Ｇに基づいてセルバッファーから４８バイトのセルペイ
ロードを読み出した後、前記判読セグメントビットＲＳ
ＥＧを反転させる。このとき、メモリインタフェ−ス１
４は、前記データ変換部１２、セル伝送制御部１６及び
ＣＰＵインタフェース１９によりメモリ部１５側に入／
出力される信号をインタフェースする。よって、前記セ
ル伝送制御部１６は５バイトのセルヘッダーと４８バイ
トのセルペイロードとを結合し、合計５３バイトの固定
長さパケット（ＡＴＭセル）をＦＩＦＯ１７を経由して
ＡＴＭ接続部に出力するようになっている。
に示されたセルヘッダーテーブルからセルバッファー番
号に該当する５バイトのセルヘッダーを読み出し、セル
バッファー制御テーブルの判読セグメントビットＲＳＥ
Ｇに基づいてセルバッファーから４８バイトのセルペイ
ロードを読み出した後、前記判読セグメントビットＲＳ
ＥＧを反転させる。このとき、メモリインタフェ−ス１
４は、前記データ変換部１２、セル伝送制御部１６及び
ＣＰＵインタフェース１９によりメモリ部１５側に入／
出力される信号をインタフェースする。よって、前記セ
ル伝送制御部１６は５バイトのセルヘッダーと４８バイ
トのセルペイロードとを結合し、合計５３バイトの固定
長さパケット（ＡＴＭセル）をＦＩＦＯ１７を経由して
ＡＴＭ接続部に出力するようになっている。
【００３２】反対に、ＡＴＭ接続部及びＦＩＦＯ１８を
経由して入力されたＡＴＭセルはセル伝送制御部１６に
よりメモリ部１５に貯蔵され、該貯蔵されたＡＴＭセル
は前記データ変換部１２によって１バイトずつリードさ
れ、該読み出されたデータは前記データ多重／逆多重化
部１１により並列データに逆多重化される。このように
逆多重化された１バイトの並列データは、前記直／並列
変換部１０により直列データに変換されてＫ個のトラン
クを経由して該当のトランク接続部に出力されるように
なっている。
経由して入力されたＡＴＭセルはセル伝送制御部１６に
よりメモリ部１５に貯蔵され、該貯蔵されたＡＴＭセル
は前記データ変換部１２によって１バイトずつリードさ
れ、該読み出されたデータは前記データ多重／逆多重化
部１１により並列データに逆多重化される。このように
逆多重化された１バイトの並列データは、前記直／並列
変換部１０により直列データに変換されてＫ個のトラン
クを経由して該当のトランク接続部に出力されるように
なっている。
【００３３】このように、本発明の第１実施形態に係る
交換システムのＡＴＭセル変換装置においては、複数の
トランクを経由して入力されたトランクデータをＡＴＭ
セルに変換してＡＴＭ交換システムに提供するか、また
は、該ＡＴＭ交換システムから提供されたＡＴＭセルを
トランクデータに変換して複数のトランクに出力するよ
うになっている。その結果、ＴＤＭ方式の通信網とＡＴ
Ｍ方式の通信網とを互いに並行して運用するようになっ
ているため、高速情報網を安価に具現することができ
る。
交換システムのＡＴＭセル変換装置においては、複数の
トランクを経由して入力されたトランクデータをＡＴＭ
セルに変換してＡＴＭ交換システムに提供するか、また
は、該ＡＴＭ交換システムから提供されたＡＴＭセルを
トランクデータに変換して複数のトランクに出力するよ
うになっている。その結果、ＴＤＭ方式の通信網とＡＴ
Ｍ方式の通信網とを互いに並行して運用するようになっ
ているため、高速情報網を安価に具現することができ
る。
【００３４】また、本発明の第２実施形態に係る交換シ
ステムのＡＴＭセル変換装置においては、図１１に示し
たように、データ多重／逆多重化部１１とデータ変換部
１２間にバッファーとして機能するデータ貯蔵部２０を
追加する他は、前記第１実施形態と同様に構成されてい
る。
ステムのＡＴＭセル変換装置においては、図１１に示し
たように、データ多重／逆多重化部１１とデータ変換部
１２間にバッファーとして機能するデータ貯蔵部２０を
追加する他は、前記第１実施形態と同様に構成されてい
る。
【００３５】この場合、前記データ貯蔵部２０は第１，
第２グループに分離され、それら２つのグループは前記
データ多重／逆多重化部１１とデータ変換部１２とによ
り交互に使用されて、それらデータ多重／逆多重化部１
１とデータ変換部１２間の動作速度の差を調整するよう
になっている。
第２グループに分離され、それら２つのグループは前記
データ多重／逆多重化部１１とデータ変換部１２とによ
り交互に使用されて、それらデータ多重／逆多重化部１
１とデータ変換部１２間の動作速度の差を調整するよう
になっている。
【００３６】また、前記データ変換部１２は、状態／タ
イミング信号発生部１３から出力される変換同期信号に
よって、１周期の間にＮバイトのデータを処理する。こ
のとき、前記変換同期信号の周期は、図１２に示される
ようにフレーム同期信号のＮ倍となる。
イミング信号発生部１３から出力される変換同期信号に
よって、１周期の間にＮバイトのデータを処理する。こ
のとき、前記変換同期信号の周期は、図１２に示される
ようにフレーム同期信号のＮ倍となる。
【００３７】以下、このように構成された本発明の第２
実施形態に係る交換システムのＡＴＭセル変換装置の動
作に対し、説明する。
実施形態に係る交換システムのＡＴＭセル変換装置の動
作に対し、説明する。
【００３８】先ず、複数のトランクに入力された直列デ
ータは、フレーム同期信号によって直／並列変換部１０
から並列データに変換され、該並列データはデータ多重
／逆多重化部１１により時分割多重化されて、印加され
た当時のトランク番号、タイムスロット番号及びフレー
ム番号によってデータ貯蔵部２０に貯蔵される。このと
き、前記フレーム番号は、前記フレーム同期信号のＮ個
のフレーム（基準フレーム）を基準に０〜（Ｎ−１）番
まで反復されて１つのグループを形成する。
ータは、フレーム同期信号によって直／並列変換部１０
から並列データに変換され、該並列データはデータ多重
／逆多重化部１１により時分割多重化されて、印加され
た当時のトランク番号、タイムスロット番号及びフレー
ム番号によってデータ貯蔵部２０に貯蔵される。このと
き、前記フレーム番号は、前記フレーム同期信号のＮ個
のフレーム（基準フレーム）を基準に０〜（Ｎ−１）番
まで反復されて１つのグループを形成する。
【００３９】次いで、前記データ貯蔵部２０の第１，第
２グループは前記データ多重／逆多重化部１１とデータ
変換部１２とによって交互にアクセスされ、前記データ
多重／逆多重化部１１から出力されたデータが基準フレ
ームの間第１グループに記録される間、第２グループに
貯蔵されたＮバイトのトランクデータは、前記データ変
換部１２により読み出される。即ち、該データ変換部１
２は、変換同期信号（基準フレーム）を１周期にして動
作し、状態マシーンは１タイムスロット周期毎にトラン
クデータをＮバイト処理する。
２グループは前記データ多重／逆多重化部１１とデータ
変換部１２とによって交互にアクセスされ、前記データ
多重／逆多重化部１１から出力されたデータが基準フレ
ームの間第１グループに記録される間、第２グループに
貯蔵されたＮバイトのトランクデータは、前記データ変
換部１２により読み出される。即ち、該データ変換部１
２は、変換同期信号（基準フレーム）を１周期にして動
作し、状態マシーンは１タイムスロット周期毎にトラン
クデータをＮバイト処理する。
【００４０】このとき、前記変換同期信号の１周期（基
準フレーム）の間に前記データ変換部１２に入力される
トランクデータの数ＴＤＮは、下記の式（１）により求
めることができる。なお、以下において、基準フレーム
内のフレームの数をＮとする。
準フレーム）の間に前記データ変換部１２に入力される
トランクデータの数ＴＤＮは、下記の式（１）により求
めることができる。なお、以下において、基準フレーム
内のフレームの数をＮとする。
【数１】 ＴＤＮ＝（トランク数）×（１フレーム内のタイムスロットの数）×Ｎ ……（１）
【００４１】また、基準フレーム内のタイムスロットの
数ＴＳＮは、下記の式（２）により求めることができ
る。
数ＴＳＮは、下記の式（２）により求めることができ
る。
【数２】 ＴＳＮ＝（１フレーム内のタイムスロットの数）×Ｎ ……（２）
【００４２】ところで、第２実施例において、基準フレ
ームの間に前記データ変換部１２に入力されるＮバイト
単位のトランクデータの数ＴＤＢＮは、下記の式（３）
により求めることができる。
ームの間に前記データ変換部１２に入力されるＮバイト
単位のトランクデータの数ＴＤＢＮは、下記の式（３）
により求めることができる。
【数３】 ＴＤＢＮ＝ＴＤＮ／Ｎ ＝（トランクの数）×（１フレーム内のタイムスロットの数） ……（３）
【００４３】このとき、前記第１実施例において、１タ
イムスロット当たり処理するべきトランクの数は、上記
の式（１），（２）に基づいて求めることができる。
イムスロット当たり処理するべきトランクの数は、上記
の式（１），（２）に基づいて求めることができる。
【数４】トランクの数＝ＴＤＮ／ＴＳＮ ……（４）
【００４４】また、前記第２実施例において、１タイム
スロット当たり処理するべきＮバイト単位のトランクの
数は、上記の式（２），（３）に基づいて求めることが
できる。
スロット当たり処理するべきＮバイト単位のトランクの
数は、上記の式（２），（３）に基づいて求めることが
できる。
【数５】 トランクの数／Ｎ＝ＴＤＢＮ／ＴＳＮ ……（５）
【００４５】従って、上記の式（４），（５）により、
状態マシーンが１タイムスロットの間、処理するべきデ
ータの量をトランクの数に対して計算すると、第２実施
例の状態マシーンは第１実施例の状態マシーンよりも全
体トランクの数の１／Ｎだけのトランクのみを処理する
ことが分かる。これは、１タイムスロットの間、第１，
第２実施例の状態マシーンが同量のトランクを処理する
と仮定すると、第２実施例が第１実施例よりもＮ倍多い
トランクを受容できることを示す。従って、本発明の第
２実施例においては、状態マシーンの処理速度を増加さ
せずトランクの数をＮ倍に増加させることができる。
状態マシーンが１タイムスロットの間、処理するべきデ
ータの量をトランクの数に対して計算すると、第２実施
例の状態マシーンは第１実施例の状態マシーンよりも全
体トランクの数の１／Ｎだけのトランクのみを処理する
ことが分かる。これは、１タイムスロットの間、第１，
第２実施例の状態マシーンが同量のトランクを処理する
と仮定すると、第２実施例が第１実施例よりもＮ倍多い
トランクを受容できることを示す。従って、本発明の第
２実施例においては、状態マシーンの処理速度を増加さ
せずトランクの数をＮ倍に増加させることができる。
【００４６】なお、前記データ変換部１２がＣａｌｌの
設定されたトランクデータのみを処理するときは、トラ
ンクの数をＮ倍以上にも増加させることもできるが、こ
のとき、ある程度のコールブロッキング（Call Blockin
g ）が伴われる。
設定されたトランクデータのみを処理するときは、トラ
ンクの数をＮ倍以上にも増加させることもできるが、こ
のとき、ある程度のコールブロッキング（Call Blockin
g ）が伴われる。
【００４７】反対に、ＡＴＭ接続部及びＦＩＦＯ１８を
経由してＡＴＭ交換システムから入力されたＡＴＭセル
は、前記セル伝送制御部１６の制御によってメモリ部１
５にセル状態にされて貯蔵され、該メモリ部１５に貯蔵
されたセルは、前記データ変換部１２によりＮバイトず
つ読み出されて、データ貯蔵部２０の受信側トランク番
号及びチャンネル番号によって記録される。
経由してＡＴＭ交換システムから入力されたＡＴＭセル
は、前記セル伝送制御部１６の制御によってメモリ部１
５にセル状態にされて貯蔵され、該メモリ部１５に貯蔵
されたセルは、前記データ変換部１２によりＮバイトず
つ読み出されて、データ貯蔵部２０の受信側トランク番
号及びチャンネル番号によって記録される。
【００４８】次いで、データ多重／逆多重化部１１は、
トランク番号、チャンネル番号及びフレーム番号によっ
て前記データ貯蔵部２０から１バイトずつトランクデー
タを読み出して並列データに逆多重化する。そして、こ
のように逆多重化された１バイトの並列データは、直／
並列変換部１０により直列データに変換された後、トラ
ンクを経由してトランク接続部に出力されるようになっ
ている。
トランク番号、チャンネル番号及びフレーム番号によっ
て前記データ貯蔵部２０から１バイトずつトランクデー
タを読み出して並列データに逆多重化する。そして、こ
のように逆多重化された１バイトの並列データは、直／
並列変換部１０により直列データに変換された後、トラ
ンクを経由してトランク接続部に出力されるようになっ
ている。
【００４９】
【発明の効果】以上説明したように、本発明に係る交換
システムのＡＴＭセル変換装置及びその方法において
は、複数のトランク接続部を経由して入力されたトラン
クデータをＡＴＭセルに変換してＡＴＭ接続部に出力す
るか、または、ＡＴＭ接続部を経由して入力されたＡＴ
Ｍセルをトランクデータに変換して前記複数のトランク
接続部に出力するようにしているため、ＴＤＭ方式の通
信網とＡＴＭ方式の通信網を互いに並行して運用するこ
とができ、よって、高速情報網を安価に具現し得るとい
う効果がある。
システムのＡＴＭセル変換装置及びその方法において
は、複数のトランク接続部を経由して入力されたトラン
クデータをＡＴＭセルに変換してＡＴＭ接続部に出力す
るか、または、ＡＴＭ接続部を経由して入力されたＡＴ
Ｍセルをトランクデータに変換して前記複数のトランク
接続部に出力するようにしているため、ＴＤＭ方式の通
信網とＡＴＭ方式の通信網を互いに並行して運用するこ
とができ、よって、高速情報網を安価に具現し得るとい
う効果がある。
【００５０】更に、本発明に係る交換システムのＡＴＭ
セル変換装置においては、データ変換部の処理速度を増
加せずにトランクの数をＮ倍以上増加し得るという効果
がある。
セル変換装置においては、データ変換部の処理速度を増
加せずにトランクの数をＮ倍以上増加し得るという効果
がある。
【図１】本発明に係る交換システムのＡＴＭセル変換装
置の第１実施形態を示すブロック図である。
置の第１実施形態を示すブロック図である。
【図２】トランクデータのフレームを示す図である。
【図３】１タイムスロット区間の間に時分割多重化され
るデータを示す図である。
るデータを示す図である。
【図４】リンクテーブルを示す図である。
【図５】セルバッファー制御テーブルを示す図である。
【図６】セルヘッダーテーブルを示す図である。
【図７】セルバッファーを示す図であって、図７（Ａ）
はラウ（Raw ）タイプのセルバッファー、図７（Ｂ）は
ＡＡＬ１タイプのセルバッファーを示す図である。
はラウ（Raw ）タイプのセルバッファー、図７（Ｂ）は
ＡＡＬ１タイプのセルバッファーを示す図である。
【図８】完成セルバッファー番号キュウーを示した図で
ある。
ある。
【図９】図１のメモリ部のマップファイルを示す図であ
る。
る。
【図１０】図１のデータ変換部の変換動作を説明するた
めのフローチャートである。
めのフローチャートである。
【図１１】本発明に係る交換システムのＡＴＭセル変換
装置の第２実施形態を示すブロック図である。
装置の第２実施形態を示すブロック図である。
【図１２】図１１のデータ多重／逆多重化部とデータ貯
蔵部間のフレームとを示す図である。
蔵部間のフレームとを示す図である。
１０ 直／並列変換部 １１ データ多重／逆多重化部 １２ データ変換部 １３ 状態／タイミング信号発生部 １４ メモリインタフェース １５ メモリ部 １６ セル伝送制御部 １７，１８ ＦＩＦＯ １９ ＣＰＵインタフェース ２０ データ貯蔵部
Claims (13)
- 【請求項１】（ａ） 時分割多重化（ＴＤＭ）方式の通
信網に接続された複数のトランク接続部と、（ｂ） 非
同期伝送（ＡＴＭ）方式の通信網に接続されたＡＴＭ接
続部と、（ｃ） 前記複数のトランク接続部を経由して
入力されたトランクデータをＡＴＭセルに変換して前記
ＡＴＭ接続部に出力するか、または、該ＡＴＭ接続部を
経由して入力されたＡＴＭセルをトランクデータに変換
して前記複数のトランク接続部に出力するＡＴＭセル変
換部と、をそれぞれ具備することを特徴とする交換シス
テムのＡＴＭセル変換装置。 - 【請求項２】 前記ＡＴＭセル変換部は、（ａ） ＣＰ
Ｕの制御によって各種制御信号を出力する状態／タイミ
ング信号発生部と、（ｂ） 前記複数のトランク接続部
に接続されて、トランクデータと８ビット並列データ間
の変換動作を行なう直／並列変換部と、（ｃ） 前記変
換された８ビットの並列データを時分割多重化するか、
または、時分割多重化データを８ビットの並列データに
逆多重化するデータ多重／逆多重化部と、（ｄ） メモ
リ部と、（ｅ） 前記時分割多重化データをセル状態に
して前記メモリ部に記録するか、または、該メモリ部の
貯蔵セルを読み出して前記データ多重／逆多重化部に出
力するデータ変換部と、（ｆ） 前記メモリ部の貯蔵セ
ルをアクセスして形成されたＡＴＭセルを出力するか、
または、入力したＡＴＭセルを前記メモリ部に記録する
セル伝送制御部と、をそれぞれ具備することを特徴とす
る請求項１に記載の交換システムのＡＴＭセル変換装
置。 - 【請求項３】 前記データ変換部と前記メモリ部との
間、並びに、前記セル伝送制御部と前記メモリ部との間
の信号をそれぞれインタフェースするメモリインタフェ
ース、および、該メモリインタフェースとＣＰＵ間の信
号をインタフェースするＣＰＵインタフェースを更に有
することを特徴とする請求項２に記載の交換システムの
ＡＴＭセル変換装置。 - 【請求項４】 前記メモリ部は、（ａ） セルバッファ
ー番号の貯蔵されたリンクテーブルと、（ｂ） セルバ
ッファー番号の記録セグメントビット、判読セグメント
ビット、記録ポインタ及び有効ペイロードの長さが貯蔵
されたセルバッファー制御テーブルと、（ｃ） ＡＴＭ
セルのヘッダー情報が貯蔵されたセルヘッダーテーブル
と、（ｄ） 時分割多重化されたトランクデータの貯蔵
されるセルバッファーと、（ｅ） セルペイロードの完
成されたセルバッファーの番号を貯蔵するキュウーと、
をそれぞれ具備することを特徴とする請求項２に記載の
交換システムのＡＴＭセル変換装置。 - 【請求項５】 前記データ変換部は、前記状態／タイミ
ング信号発生部から出力された状態信号によって１タイ
ムスロット周期に動作する状態マシーンを包含すること
を特徴とする請求項２に記載の交換システムのＡＴＭセ
ル変換装置。 - 【請求項６】 前記データ変換部は、前記状態／タイミ
ング部から出力されたフレーム同期信号の１周期の間に
１バイトのデータを処理することを特徴とする請求項２
に記載の交換システムのＡＴＭセル変換装置。 - 【請求項７】 前記セル伝送制御部は、前記セルヘッダ
ーテーブルからセルバッファー番号に該当する５バイト
のセルヘッダーを読み出し、更に、前記セルバッファー
制御テーブルの判読セグメントに基づいて前記セルバッ
ファーから４８バイトのセルペイロードを読み出して、
合計５３バイトのＡＴＭセルを形成することを特徴とす
る請求項４に記載の交換システムのＡＴＭセル変換装
置。 - 【請求項８】 前記ＡＴＭセル変換部は、（ａ） ＣＰ
Ｕの制御によってフレーム同期信号、トランク番号、タ
イムスロット番号及び変換同期信号を出力する状態／タ
イミング信号発生部と、（ｂ） 前記フレーム同期信号
によってトランクデータと８ビット並列データ間の変換
動作を行なう直／並列変換部と、（ｃ） データ貯蔵部
と、（ｄ） 前記並列データを時分割多重化して前記デ
ータ貯蔵部に貯蔵するか、または、該データ貯蔵部から
読み出された時分割多重化データを逆多重化して前記直
／並列変換部に出力するデータ多重／逆多重化部と、
（ｅ） メモリ部と、（ｆ） 前記データ貯蔵部の貯蔵
データを読み出しセル状態にして前記メモリ部に記録す
るか、または、該メモリ部の貯蔵セルを読み出してデー
タ貯蔵部に出力するデータ変換部と、（ｇ） 前記メモ
リ部にアクセスしてＡＴＭセルを形成するか、または、
伝送されたＡＴＭセルをメモリに貯蔵するセル伝送制御
部と、をそれぞれ具備することを特徴とする請求項１に
記載の交換システムのＡＴＭセル変換装置。 - 【請求項９】 前記データ貯蔵部は、第１，第２グルー
プに分離して構成され、それらのグループは前記トラン
ク番号、タイムスロット番号及びフレーム番号により前
記データ多重／逆多重化部とデータ変換部とによって交
互にアクセスされることを特徴とする請求項８に記載の
交換システムのＡＴＭセル変換装置。 - 【請求項１０】 前記変換同期信号の周期は、前記フレ
ーム同期信号のＮ倍であり、前記データ変換部は、前記
変換同期信号の１周期の間にＮバイトのデータを処理す
ることを特徴とする請求項８に記載の交換システムのＡ
ＴＭセル変換装置。 - 【請求項１１】 前記メモリ部は、（ａ） セルバッフ
ァーが貯蔵されたリンクテーブルと、（ｂ） セルバッ
ファー番号の記録セグメントビット、判読セグメントビ
ット、 記録ポインタ及び有効ペイロードの長さが貯蔵されたセ
ルバッファー制御テーブルと、（ｃ） ＡＴＭセルのヘ
ッダー情報の貯蔵されたセルヘッダーテーブルと、
（ｄ） 時分割多重化されたトランクデータの貯蔵され
るセルバッファーと、（ｅ） セルペイロードの完成さ
れたセルバッファーの番号を貯蔵するキュウーと、をそ
れぞれ具備することを特徴とする請求項８に記載の交換
システムのＡＴＭセル変換装置。 - 【請求項１２】（ａ） メモリ部のリンクテーブル、セ
ルバッファー制御テーブル、セルヘッダーテーブルをセ
ッティングする初期化過程と、（ｂ） 状態／タイミン
グ信号発生部から入力されたトランク番号及びタイムス
ロット番号によって、前記メモリ部のリンクテーブルに
アクセスしてセルバッファーを読み出す過程と、（ｃ）
該読み出されたセルバッファー番号をアクセスアドレ
スとして用いて、前記セルバッファー制御テーブルから
記録セグメントビット、記録ポインタ及び有効ペイロー
ドの長さを読み出す過程と、（ｄ） 読み出された記録
ポインタと有効ペイロードの長さとが同一になるまで、
多重化されたトランクデータをセルバッファーに記録し
てセルペイロードを完成する過程と、（ｅ） 前記セル
ペイロードが完成されると、該当セルバッファーの番号
をキュウーに記録する過程と、（ｆ） 前記キュウーか
らセルバッファー番号を読み出し、該読み出されたセル
バッファー番号に基づいて前記セルヘッダーテーブルか
ら該当のセルヘッダーを読み出す過程と、（ｇ） 該読
み出されたセルヘッダー及び完成されたセルペイロード
からＡＴＭセルを形成してＡＴＭ接続部に出力する過程
と、を順次行なうことを特徴とする交換システムのＡＴ
Ｍセル変換方法。 - 【請求項１３】 前記記録ポインタと有効ペイロードの
長さとが異なる場合は、該当セルバッファーの残余記録
領域に多重化データを再度記録するために、セルバッフ
ァー制御テーブルの記録ポインタを増加させる過程を追
加して行うことを特徴とする請求項１２に記載の交換シ
ステムのＡＴＭセル変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR71035/1997 | 1997-12-19 | ||
| KR1019970071035A KR100246534B1 (ko) | 1996-12-18 | 1997-12-19 | 교환시스템의 에이티엠셀 변환장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261601A true JPH11261601A (ja) | 1999-09-24 |
| JP3184964B2 JP3184964B2 (ja) | 2001-07-09 |
Family
ID=19527924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35200798A Expired - Fee Related JP3184964B2 (ja) | 1997-12-19 | 1998-12-11 | 交換システムのａｔｍセル変換方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6529510B1 (ja) |
| JP (1) | JP3184964B2 (ja) |
| CN (1) | CN1169326C (ja) |
| RU (1) | RU2233036C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2306510T3 (es) * | 1998-04-07 | 2008-11-01 | NOKIA SIEMENS NETWORKS GMBH & CO. KG | Procedimiento y dispositivo para acoplar una capa de comunicaciones atm a varias conexiones de comunicaciones con multiplexado en el tiempo. |
| US6496512B1 (en) * | 1998-12-22 | 2002-12-17 | Sprint Communications Company L.P. | System and method for connecting calls with a time division multiplex matrix |
| JP2002064565A (ja) * | 2000-08-23 | 2002-02-28 | Fujitsu Ltd | 通信モード切替方法および交換機 |
| CA2388792A1 (en) | 2002-05-31 | 2003-11-30 | Catena Networks Canada Inc. | An improved system and method for transporting multiple services over a backplane |
| WO2004109997A1 (en) * | 2003-06-03 | 2004-12-16 | Startent Networks Corporation | System and method for reformatting data |
| CN101572583B (zh) * | 2008-04-30 | 2012-02-29 | 中兴通讯股份有限公司 | 一种消除信道资源处理板基带数据相位差的方法和装置 |
| CN101626347B (zh) * | 2009-08-13 | 2012-07-04 | 华为技术有限公司 | 交换信元的方法、交换设备及交换系统 |
| DE102012208324B3 (de) * | 2012-05-18 | 2013-11-21 | Leica Microsystems Cms Gmbh | Schaltung und Verfahren zum Steuern eines Mikroskops |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE503317C2 (sv) * | 1994-06-13 | 1996-05-13 | Ericsson Telefon Ab L M | Sätt och väljarnod för att koppla STM-celler i en kretsemulerad ATM-väljare |
| US6324179B1 (en) * | 1994-12-21 | 2001-11-27 | Lucent Technologies Inc. | ATM network arranged to interface with STM in-band signaling |
| EP0742677A3 (en) * | 1995-05-08 | 1999-09-15 | Fujitsu Limited | Header converting method |
| US6018525A (en) * | 1996-03-11 | 2000-01-25 | Sprint Communications Company, L.P. | ATM transport of voice band signals with channel associated signaling |
| US5844901A (en) * | 1996-03-15 | 1998-12-01 | Integrated Telecom Technology | Asynchronous bit-table calendar for ATM switch |
| US5883893A (en) * | 1996-09-10 | 1999-03-16 | Cisco Technology, Inc. | ATM voice transport protocol |
| US5889773A (en) * | 1996-11-27 | 1999-03-30 | Alcatel Usa Sourcing, L.P. | Method and apparatus for placing time division multiplexed telephony traffic into an asynchronous transfer mode format |
| US6151325A (en) * | 1997-03-31 | 2000-11-21 | Cisco Technology, Inc. | Method and apparatus for high-capacity circuit switching with an ATM second stage switch |
| GB9709110D0 (en) * | 1997-05-02 | 1997-06-25 | Northern Telecom Ltd | Data suppression & regeneration |
| US6266343B1 (en) * | 1997-07-22 | 2001-07-24 | Nortel Networks Limited | Telecommunications system |
| US6201806B1 (en) * | 1997-12-17 | 2001-03-13 | Nortel Networks Ltd | Communication system and method of operation for interfacing a private branch exchange with an asynchronous transmission mode voice and data network to provide seamless communication routing |
-
1998
- 1998-11-20 US US09/196,230 patent/US6529510B1/en not_active Expired - Fee Related
- 1998-12-03 CN CNB981231152A patent/CN1169326C/zh not_active Expired - Fee Related
- 1998-12-11 JP JP35200798A patent/JP3184964B2/ja not_active Expired - Fee Related
- 1998-12-18 RU RU98122997A patent/RU2233036C2/ru not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1220536A (zh) | 1999-06-23 |
| US6529510B1 (en) | 2003-03-04 |
| RU2233036C2 (ru) | 2004-07-20 |
| CN1169326C (zh) | 2004-09-29 |
| JP3184964B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0909108B1 (en) | Method and apparatus for interworking ATM adaptation layer formats | |
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| US5428609A (en) | STM-to-ATM converters | |
| JP2686872B2 (ja) | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 | |
| JPH0728314B2 (ja) | ハイブリッドパケット交換方法および装置 | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH0670385A (ja) | 高速セル交換網のための光スイッチ | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| JP3184964B2 (ja) | 交換システムのａｔｍセル変換方法 | |
| US6628659B1 (en) | ATM cell switching system | |
| JP3244665B2 (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| JPH07336354A (ja) | Ｓｔｍデータ／ａｔｍセル変換方法及び装置 | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| JPH07202895A (ja) | セル多重化方式およびセル多重化装置 | |
| JPH0522403A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 | |
| KR100246534B1 (ko) | 교환시스템의 에이티엠셀 변환장치 | |
| KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
| JP2868416B2 (ja) | Ａｔｍセル転送方式 | |
| JP2730488B2 (ja) | Ａｔｍセル転送方式 | |
| KR100251743B1 (ko) | 동기 및 비동기 교환기 간의 인터워킹 구현장치 및 방법 | |
| JPH09162888A (ja) | セル組立方法およびセル分解方法ならびにｃｌａｄ装置 | |
| KR100378587B1 (ko) | 시분할 채널 변조된 신호와 비동기 전송 모드 셀 상호변환 장치 | |
| KR0169906B1 (ko) | Atm망에서 셀 분해기의 다중 프레임 판독방법 | |
| JPH08204716A (ja) | Ａｔｍスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |