JPH09139723A

JPH09139723A - 時分割多重化装置

Info

Publication number: JPH09139723A
Application number: JP29426195A
Authority: JP
Inventors: Takanao Yano; 孝尚矢野; Osamu Oikawa; 修及川
Original assignee: Oi Electric Co Ltd
Current assignee: Oi Electric Co Ltd
Priority date: 1995-11-13
Filing date: 1995-11-13
Publication date: 1997-05-27

Abstract

(57)【要約】【課題】多重化数より少ない個数の端局インタフェー
スカード及びカードスロットを有しつつ、多重化信号に
含まれる全てのＴＳ（タイムスロット）を各カードに任
意に設定することが可能な時分割多重化装置を提供す
る。【解決手段】多重化・多重分離化を行うマルチプレク
サ１５６を含む多重化カードと、多重化数２４より少な
い８枚の端局インタフェースカード１５２ａ〜１５２ｈ
が、バスを介して接続されている。各端局インタフェー
スカード１５２ａ〜１５２ｈには、それぞれのカードが
受け持つべきＨＧ及びＴＳを設定する手段が備えられて
いる。これによって、各端局インタフェースカード１５
２ａ〜１５２ｈは、２４個あるＴＳのうち所望のＴＳに
対応させるべくＨＧ及びＴＳを設定することが可能であ
る。そのため、低コスト化を図りつつ、任意のＴＳを各
カードに設定することが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、時分割多重化装置
に関する。特に、多重化できる最大のチャネル数より少
ないチャネルのデータを多重化するのに適した時分割多
重化装置に関する。

【０００２】

【従来の技術】通信ネットワークは、社会生活上なくて
はならないものとして、古くから広く用いられている。
近年、通信のデータ量の増大にともない、例えば電話回
線等においては通信路の光ファイバー化が強力に押し進
められており、従来から用いられてきたいわゆるメタル
配線は加入者の端末付近の接続にのみ用いらているよう
になっている。

【０００３】このような光ファイバーは、従来のメタル
配線より、そのデータ伝送容量が大きいため、一本の光
ファイバーに複数の電話回線を載せることが可能であ
る。

【０００４】図４には、古典的なメタル回線を用いたユ
ーザと局設備との接続の様子を表す図が示されている。
この図４に示されているように、ユーザ側においては、
モデム１０などの端末はＤＳＵ１２を介して外部のメタ
ル回線１４に接続されている。一方、局設備において
は、このメタル回線１４に接続するものとしてＰＣＭＭ
ＵＸ１６などが備えられている。このＰＣＭＭＵＸ１６
にはメタル回線が直接接続されるＯＣＵ１８と、ディジ
タルデータを取り扱うＤＣＨ２０とが備えられている。

【０００５】図４に示されているような古典的なメタル
回線を用いた構成を、光ケーブル２２に置き換えた場合
の構成が図５に示されている。図５に示されている例
は、１．５Ｍｂｐｓの光ケーブル２２を用いた構成であ
り、ユーザ側においては、この光ケーブル２２に時分割
多重化装置２４が設けられている。この時分割多重化装
置２４は、光信号と、電気信号との変換を行う１．５Ｍ
ＯＰＴ２６と、音声信号を取り扱うＶＣＨや、データ端
末を取り扱うＤＣＨなどを含むインターフェース部２８
とを含んでいる。また、局設備側には、光ケーブル２２
とのインタフェースを行う１．５ＭＯＰＴ３０と、２Ｍ
ＨＷ３２とを含む装置が設けられている。また、２ＭＨ
Ｗ３２と接続する２ＭＨＷ３４及び６ＭＨＷ３６とを備
えた装置も設けられている。

【０００６】図５において用いられている光ケーブル２
２は、その伝送容量が１．５Ｍｂｐｓであるため、通常
の電話回線を２４回線収容することが可能である。した
がって、図５に示されているように、時分割多重化装置
２４には、２４個のＤＳＵ３８ａ〜３８ｘが接続されて
いる。そして、それぞれのＤＳＵ３８ａ〜３８ｘにはそ
れぞれモデム４０ａ〜４０ｘが接続されている。

【０００７】この図５に示されている光ケーブル２２
は、一般に標準仕様と呼ばれる多重化フォーマットで用
いられることが多い。この多重化フォーマットのフレー
ム構成図が図６に示されている。まず、光ケーブル２２
上における時分割多重においては、２４個のフレームを
含むマルチフレームを単位として、通信が行われる。こ
の１マルチフレーム（２４フレーム）は、時間にして３
ｍ秒の時間を使う。この１マルチフレームには、２４フ
レームが含まれているが、１フレームは１９３ビットか
ら構成されている。この１フレームは、３ｍ秒を２４分
割した１２５μｓを使用している。この１フレームに
は、フレームの頭であることを表すＦ１ビット２と、２
４個のタイムスロット（１タイムスロットは８ビット）
とが含まれている。タイムスロットは、６個のタイムス
ロット（以下、ＴＳ）毎に、ハンドリンググループにグ
ループ分けされている。このハンドリンググループ（以
下、ＨＧ）は、データを伝送する行き先が共通なものを
まとめたものである。図６に示されているように、ＴＳ
は６個づつＨＧにまとめられ、４つのＨＧ１〜ＨＧ４が
構成されている。すなわち、それぞれのＨＧ（１〜４）
は、それぞれＴＳ１〜ＴＳ６を含んでいる。それぞれの
ＴＳ（１〜６）は、符号の場合には、１ビットのＦビッ
トと、６ビットのデータビットＤ１〜Ｄ６と、１ビット
のＳビットとを含んでいる。また、ＴＳ（１〜６）は、
音声の場合には、８ビットのデータＤ１〜Ｄ８を含んで
いる。ここで、１ビットは、時間にすると６４７ｎｓで
ある。

【０００８】図７には、図５に示されている時分割多重
化装置２４の構成ブロック図が示されている。図７に示
されているように、時分割多重化装置は、光ケーブル２
２と接続されている多重化カード５０と、この多重化カ
ード５０にバスを介して接続されている２４枚の端局イ
ンタフェースカード５２ａ〜５２ｘとを含んでいる。

【０００９】図７に示されているように、多重化カード
５０は、光電気変換部５４と、多重化・多重分離化を行
うマルチプレクサ５６と、同期をとる同期部５８とを含
んでいる。その他、多重化カード５０は、保守点検のた
めのループ６０や、所定のクロック信号を発生する１．
５Ｍオシレータ６２や、４．６Ｍオシレータ６４等が備
えられている。

【００１０】端局インタフェースカード５２ａ〜５２ｘ
は、いわゆる電話装置に接続するためのＶＣＨと、デー
タ端末に対応するＤＣＨとの２種類が備えられている。
図７に示されている例においては、端局インタフェース
カード５２ａとして、ＶＣＨが示されており、端局イン
タフェースカード５２ｘとして、ＤＣＨが示されてい
る。ＤＣＨである端局インタフェースカード５２ａに
は、コーデック７０と、保守点検用のループ７２と、制
御部７４とが備えられている。端局インタフェースカー
ド５２ａは、電話回線に対するものであるので、通常の
４ＷＳ、４ＷＲの信号線が出ている。一方、ＤＣＨであ
る端局インタフェースカード５２ｘはデータ端末に対す
るものであるので、Ｓ−ＬＩＮＥとＲ−ＬＩＮＥとの２
種の信号線が出されている。

【００１１】図７に示されているように、多重化カード
５０には、受信したデータを出力するマルチプレクサ５
６などが備えられているが、その他に制御信号を出力す
るパルスジェネレータ６６も備えられている。多重化カ
ード５０からのデータ出力信号であるＴｘＤには所定時
間毎にデータが次々と出力されていく。そして、このパ
ルスジェネレータ６６は、現在出力されているデータが
どのＨＧのどのＴＳに属しているのかを各カード５２ａ
〜５２ｘに知らせている。端局インタフェースカード５
２ａ〜５２ｘには、それぞれ対応するＨＧ及びＴＳがそ
れぞれ割り当てられている。どのカードにどのＨＧ及び
ＴＳが割り当てられているかは、その端局インタフェー
スカード５２ａ〜５２ｘが実装されているカードスロッ
トの位置によって定まる。すなわち、カードスロットの
エッジコネクターには所定の回路が設けられており、そ
のカードスロットに挿入された端局インタフェースカー
ド５２ａ〜５２ｘに対し、割り当てられているＨＧ及び
ＴＳを知らせるのである。各端局インタフェースカード
５２ａ〜５２ｘは、知らされたＨＧ及びＴＳと、多重化
カード５０のパルスジェネレータ６６から出力される制
御信号とを比較することにより、現在出力されているデ
ータが自分が受け取るべきデータであるか否かを判断す
ることが可能である。この判断は、制御部７４ａ〜７４
ｘにおいて行われる。そして、多重化カード５０から出
力されるデータが自分が受け取るべきデータであると判
断される場合には、各制御部７４ａ〜７４ｘは対応する
コーデック７０ａ〜７０ｘを起動して、受信作業に入る
のである。

【００１２】データが受信される場合には、以上述べた
ように動作が行われるが、データを光ケーブル２２に送
出する場合にも同様の制御方式が用いられる。すなわ
ち、パルスジェネレータ６６は、常に現在送出・受信す
るべきＨＧ及びＴＳの情報を外部に出力している。端局
インタフェースカード５２ａ〜５２ｘは、パルスジェネ
レータ６６が出力するＨＧ及びＴＳが自分に割り当てら
れているＨＧ及びＴＳと一致している場合には、コーデ
ック７０ａ〜７０ｘを起動し、図７に示されているよう
に、ＴｘＤを通じて多重化カード５０に対しデータを出
力する。マルチプレクサ５６は、順番にＴｘＤから入力
されるデータを取り込むことにより、いわゆる時分割多
重化をおこなって多重化信号を生成するのである。この
ように生成された多重化信号は、光電気変換部５４を介
して光ケーブル２２にデータが送出される。

【００１３】以上述べたように、従来の時分割多重化装
置においては、多重化カード５０から出力される制御信
号に基づいて、端局インタフェースカード５２ａ〜５２
ｘが順にデータを送出することにより時分割多重化が行
われていた。

【００１４】

【発明が解決しようとする課題】以上述べたように、従
来の時分割多重化装置においては、１フレームに含まれ
るＴＳの個数だけ端局インタフェースカード５２ａ〜５
２ｘを用意し、それらのカードに順番にデータを出力さ
せることにより、多重化カード５０において、時分割多
重化された多重化信号を生成することができた。

【００１５】しかしながら、ユーザによっては、２４個
のＴＳの全てを必要としない場合も多い。このような場
合には、例えば端局インタフェースカード５２として、
８枚だけ装備されている簡易型の時分割多重化装置を使
用することが考えられる。この場合、端局インタフェー
スカード５２の枚数を減らすだけでなく、このカードを
挿入するためのカードスロットの個数も減少させなけれ
ば、装置の小型化、低コスト化は図れない。そのため、
８枚の端局インタフェースカード５２を有する時分割多
重化装置においては、カードスロットもまた８個しか装
備されないことが多い。

【００１６】８個しかカードスロットが装備されていな
い装置においても、上述した従来の装置と同様にカード
スロット毎にＨＧ及びＴＳを割り当てる回路が設けられ
ていた。したがって、８個のカードスロットがどのＨＧ
及びＴＳを受け持つかは、変更することはできず、固定
の値であった。通常は、行き先のアドレスをなるべく自
由に設定できるようにするため、ＨＧ１から、２つのＴ
Ｓを選択し、ＨＧ２からも２つのＴＳを選択する。この
ようにして、ＨＧ３、ＨＧ４についても、同様にそれぞ
れＴＳを２個づつ選択する。このように設定することに
より、端局インタフェースカード５２の行き先を変更す
る場合には、変更したい箇所に対応するカードスロット
に挿入されている端局インタフェースカード５２を、変
更したい端局インタフェースカード５２と交換すること
によりＨＧ及びＴＳの変更を行うことが可能である。

【００１７】しかしながら、このように各ＨＧ１〜ＨＧ
４から２個づつＴＳを選ぶと、１つのＨＧからは３個以
上のＴＳを選ぶことができなくなる。実際の使用におい
ては、８枚の端局インタフェースカード５２を、２４個
あるＴＳに自由に割り当てられることが望ましい。

【００１８】このような自由な割り当てを実現するため
には、多重化カード５０や、端局インタフェースカード
５２の他に、１フレームのデータを全て保持することが
できるバッファカード等が一般に必要となる。このバッ
ファカードは、１フレームのデータを全て保持し、その
カードに備えられているＣＰＵ等でＴＳ毎にデータを入
れ替えるものである。そして、入れ替えたデータを外部
に出力するのである。このように、１フレームのデータ
をまるごと保持できるような手段を用いることができれ
ば、自由にＴＳのデータを入れ替えることが可能となる
ため、端局インタフェースカード５２と、２４個あるＴ
Ｓとの割り当てが完全に自由に行える。

【００１９】しかしながら、このようなバッファカード
のような構成を採用すれば、１フレームのデータを高速
に保持する必要があるため、装置の値段が高価なものと
なってしまう。これでは、せっかく、端局インタフェー
スカード５２の枚数を減らし、低コスト化を図った意味
がなくなってしまう。更に、このようなバッファカード
を用いることによりデータの通信において確実に１フレ
ーム分の時間遅れが生じてしまう。

【００２０】本発明は、上記課題を解決するためになさ
れたものであり、その目的は端局インタフェースカード
の枚数を減らした簡易型の時分割多重化装置であって、
端局インタフェースカードと、ＴＳとを完全に自由に割
り当てることが可能な時分割多重化装置を低コストに提
供することである。

【００２１】

【課題を解決するための手段】第１の本発明は、上記課
題を解決するために、複数の端局からのデータ信号を受
信し、時分割多重化し、多重化信号を生成する時分割多
重化装置において、前記各端局毎に設けられた端局イン
タフェースカードであって、対応する前記端局からのデ
ータ信号を受信し、前記データ信号を出力する複数の端
局インタフェースカードと、前記複数の端局インタフェ
ースカードが出力するデータ信号を順次取り込み、順次
出力することにより、時分割多重化信号を生成する多重
化カードと、を含み、前記各端局インタフェースカード
は、時分割多重化される順番を設定する設定手段を備え
ることを特徴とする時分割多重化装置である。

【００２２】第２の本発明は、上記課題を解決するため
に、時分割多重化された多重化信号を、多重分離し、得
られた複数のデータ信号を各端局に送出する時分割多重
化装置において、時分割多重化された多重化信号を、多
重分離し、得られた複数のデータ信号を時分割多重され
ていた順番で出力する多重分離カードと、前記各端局毎
に設けられた端局インタフェースカードであって、前記
多重分離カードからの複数のデータのうち、前記対応す
る端局に送出すべきデータ信号のみを受信し、前記対応
する端局に出力する端局インタフェースカードと、を含
み、前記端局インタフェースカードは、多重化信号中に
おける多重化される順番を設定する設定手段を含むこと
を特徴とする時分割多重分離化変換装置である。

【００２３】第３の本発明は、上記課題を解決するため
に、第１の本発明の時分割多重化装置において、前記端
局インタフェースカードを実装するカードスロットの個
数は前記多重化信号の最大の多重化数より少ないことを
特徴とする時分割多重化装置である。

【００２４】第４の本発明は、上記課題を解決するため
に、第２の本発明の時分割多重化装置において、前記端
局インタフェースカードを実装するカードスロットの個
数は前記多重化信号の最大の多重化数より少ないことを
特徴とする時分割多重分離化変換装置である。

【００２５】第１の本発明における端局インタフェース
カードは、自分が出力するデータが時分割多重化される
順番を設定する設定手段を有しているため、任意の位置
において多重化を行うことが可能である。

【００２６】第２の本発明における端局インタフェース
カードも、多重化信号中における多重化される順番を設
定する設定手段を含んでいるので、任意の位置に含まれ
ているデータを受信することが可能となる。

【００２７】第３の本発明によれば、多重化信号の最大
の多重化数より少ないカードスロットを有しているの
で、各カードが受け持つ多重化信号中の位置を任意に設
定することが可能としつつ、装置の小型化を図ることが
可能である。

【００２８】第４の本発明においても、カードスロット
の個数を多重化信号の最大の多重化数より少なく設定さ
れているため、上記第３の本発明と同様に各端局インタ
フェースカードが受け持つ多重化信号中の位置を自由に
設定することを可能としつつ、装置の低コスト化を図る
ことができる。

【００２９】

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面を基づいて説明する。

【００３０】図１には、本発明の好適な実施の形態であ
る時分割多重化装置の構成ブロック図が示されている。

【００３１】図１に示されているように、本実施の形態
に係る時分割多重化装置は、その構成は図７に示されて
いる従来の時分割多重化装置とほぼ同様である。すなわ
ち、光ケーブル２２との送受信を行う光電気変換部１５
４を有する多重化カード１５０を有している。更に、図
７に示されている構成と同様にこの多重化カード１５０
とバスを介して接続されている端局インタフェースカー
ド１５２ａ〜１５２ｈが備えられている。本実施の形態
において特徴的なことは、図７に示されている構成とは
異なり、端局インタフェースカード１５２は、８枚のみ
備えられていることである。ユーザによっては、データ
端末の個数などから２４枚の端局インタフェースカード
の全てを必要としない場合も多い。本実施の形態はこの
ような場合に簡易な構成で安価な時分割多重化装置を提
供するものである。

【００３２】本実施の形態に係る時分割多重化装置に
は、端局インタフェースカード１５２ａ〜１５２ｈの枚
数と同様に８個のカードスロットが設けられているが、
上記従来例とは異なり、このカードスロットには、ＨＧ
及びＴＳを指定するための回路は設けられていない。す
なわち、図１に示されているように本実施の形態に係る
端局インタフェースカード１５２ａ〜１５２ｈには、そ
れぞれ割り当てられるＨＧ及びＴＳを設定するためのデ
ィップスイッチがカード上にそれぞれ設けられているの
である。これによって、差し込まれるカードスロットの
位置とは独立に、そのカードが受け持つべきＨＧ及びＴ
Ｓを設定することが可能となる。したがって、本実施の
形態によればカードスロットは８個しか設けられていな
いが、そこに挿入される端局インタフェースカード１５
２ａ〜１５２ｈには２４個のＴＳのうち任意のＴＳに割
り振られるようにＨＧ及びＴＳを設定することが可能で
ある。

【００３３】本実施の形態において特徴的なことは、こ
のように端局インタフェースカード１５２にＨＧ及びＴ
Ｓを設定するためのディップスイッチを設けたことであ
る。このディップスイッチは、小型の、また極めて安価
な部品であるためほとんどコストの増加を招くことな
く、各カードに割り当てられるＨＧ及びＴＳの設定を行
うことが可能である。

【００３４】このように、本実施の形態における時分割
多重化装置においては、各端局インタフェースカード１
５２ａ〜１５２ｈがＨＧ及びＴＳを設定するための手段
をそれぞれ有しており、かつ端局インタフェースカード
が８枚に設定されていることを除けば、他の構成は図７
に示されている従来の時分割多重化装置と同様である。
すなわち、多重化カード１５０には光電気変換部１５４
と、同期部１５８と、マルチプレクサ１５６と、ループ
１６０とを含んでいる。更に、端局インタフェースカー
ド１５２ａ〜１５２ｈに供給する制御信号を生成するた
めのパルスジェネレータ１６６と、１．５Ｍオシレータ
１６２と、４．６Ｍオシレータ１６４とも備えられてい
る。図１には、端局インタフェースカード１５２ａと１
５２ｈとが示されているが、図１においては、両方とも
ＶＣＨの役割を果たすように構成されている。すなわ
ち、これらのカードの出力は、４ＷＳと４ＷＲである。
この端局インタフェースカード１５２ａ〜１５２ｈは、
ＨＧ及びＴＳを設定するディップスイッチが設けられて
いること以外は、図７に示されているＶＣＨとしての端
局インタフェースカード５２ａと同様の構成を有してい
る。すなわち、入・出力するデータの符号化復号化を行
うコーデック１７０ａと、保守点検をするためのループ
１７２ａと、制御部１７４ａとが、端局インタフェース
カード１５２ａに備えられている。

【００３５】図１に示されている構成によれば、端局イ
ンタフェースカード１５２としてＶＣＨのみが示されて
いるが、図２に示されている時分割多重化装置には、Ｄ
ＣＨとしての端局インタフェースカード２５２ｈが示さ
れている。この端局インタフェースカード２５２ｈは上
述した従来例の図７に示されている端局インタフェース
カード５２ｘと同様にコーデック２７０ｈと、ループ２
７２ｈと、制御部２７４ｈとを有している。図２に示さ
れている端局インタフェースカード２５２ｈにおいて特
徴的なことは、図７に示されている端局インタフェース
カード５２ｘと異なり、ＨＧ及びＴＳを設定する手段を
有していることである。このように、ＨＧ及びＴＳを設
定する手段を有しているため、そのカードが受け持つべ
きＴＳを２４個ある候補の中から任意に選択することが
可能となる。

【００３６】図３には、端局インタフェースカードとし
て、全てのカードがＤＣＨである場合の構成ブロック図
が示されている。ここに示されているように、端局イン
タフェースカード３５２ａ〜３５２ｈは、いずれもＤＣ
Ｈである。ここにおいて特徴的なことも、上述した従来
例の図７における端局インタフェースカード５２ｘとは
異なりそれぞれのカードが受け持つべきＨＧ及びＴＳと
を任意に設定する手段を各端局インタフェースカード３
５２ａ〜３５２ｈが有していることである。これによっ
て、カードスロットの数を低減し、低コスト化を図りつ
つ、各カードが受け持つべきＴＳを自由に設定すること
が可能な時分割多重化装置が提供可能である。

【００３７】

【発明の効果】以上述べたように第１の本発明よれば各
端局インタフェースカードは、時分割多重化される順番
を設定する手段を有しているため、各カードに対しその
挿入位置にかかわらず自由に順番を設定することが可能
な時分割多重化装置が提供可能である。

【００３８】第２の本発明によれば、上記第１の本発明
と同様にして各カードに対し多重化される順番を自由に
設定することが可能な時分割多重化装置が提供可能であ
る。

【００３９】第３の本発明によれば、上記第１の本発明
において、更にカードスロットの個数が最大の多重化数
より少ないため、装置の低コスト化を図りつつも、各カ
ードに対し、多重化される順番を自由に設定可能な時分
割多重化装置が提供可能である。

【００４０】第４の本発明においては、上記第２の本発
明において更にカードスロットの個数を多重化信号の最
大の多重化数より少なく設定しているので、各カードに
対して多重化される順番を自由に設定することを可能と
しつつ、装置の低コスト化を図ることが可能な時分割多
重化装置が得られる。

【図面の簡単な説明】

【図１】本発明の好適な実施の形態である時分割多重
化装置の構成ブロック図である。

【図２】本発明の実施の形態に係る時分割多重化装置
の構成ブロック図である。

【図３】本発明の実施の形態に係る時分割多重化装置
の構成ブロック図である。

【図４】従来のメタル回線を用いたユーザと局設備と
の間の接続を表す説明図である。

【図５】光ケーブルを用いた従来の時分割多重化装置
を含む構成ブロック図である。

【図６】光ケーブルで送出されるデータのフレーム構
成を表すフレーム構成図である。

【図７】従来の時分割多重化装置の構成を表す構成ブ
ロック図である。

【符号の説明】

１５０多重化カード、１５２端局インタフェースカ
ード、１５４光電気変換部、１５６マルチプレク
サ、１５８同期部、１６０ループ、１６２１．５Ｍ
オシレータ、１６４４．６Ｍオシレータ、１６６パ
ルスジェネレータ、１７０コーデック、１７２ルー
プ、１７４制御部。

Claims

【特許請求の範囲】

【請求項１】複数の端局からのデータ信号を受信し、時
分割多重化し、多重化信号を生成する時分割多重化装置
において、前記各端局毎に設けられた端局インタフェースカードで
あって、対応する前記端局からのデータ信号を受信し、
前記データ信号を出力する複数の端局インタフェースカ
ードと、前記複数の端局インタフェースカードが出力するデータ
信号を順次取り込み、順次出力することにより、時分割
多重化信号を生成する多重化カードと、を含み、前記各端局インタフェースカードは、時分割多重化され
る順番を設定する設定手段を備えることを特徴とする時
分割多重化装置。
【請求項２】時分割多重化された多重化信号を、多重分
離し、得られた複数のデータ信号を各端局に送出する時
分割多重化装置において、時分割多重化された多重化信号を、多重分離し、得られ
た複数のデータ信号を時分割多重されていた順番で出力
する多重分離カードと、前記各端局毎に設けられた端局インタフェースカードで
あって、前記多重分離カードからの複数のデータのう
ち、前記対応する端局に送出すべきデータ信号のみを受
信し、前記対応する端局に出力する端局インタフェース
カードと、を含み、前記端局インタフェースカードは、多重化信号
中における多重化される順番を設定する設定手段を含む
ことを特徴とする時分割多重化装置。
【請求項３】請求項１記載の時分割多重化装置におい
て、前記端局インタフェースカードを実装するカードスロッ
トの個数は前記多重化信号の最大の多重化数より少ない
ことを特徴とする時分割多重化装置。
【請求項４】請求項２記載の時分割多重化装置におい
て、前記端局インタフェースカードを実装するカードスロッ
トの個数は前記多重化信号の最大の多重化数より少ない
ことを特徴とする時分割多重化装置。