JP3008435B2 - 高速度電気通信リンクの設定方法及びその端末装置 - Google Patents

高速度電気通信リンクの設定方法及びその端末装置

Info

Publication number
JP3008435B2
JP3008435B2 JP2068550A JP6855090A JP3008435B2 JP 3008435 B2 JP3008435 B2 JP 3008435B2 JP 2068550 A JP2068550 A JP 2068550A JP 6855090 A JP6855090 A JP 6855090A JP 3008435 B2 JP3008435 B2 JP 3008435B2
Authority
JP
Japan
Prior art keywords
synchronization
channel
speed
communication
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2068550A
Other languages
English (en)
Other versions
JPH02301237A (ja
Inventor
ボルツ ベルナール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Francais Etat
Original Assignee
Francais Etat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Francais Etat filed Critical Francais Etat
Publication of JPH02301237A publication Critical patent/JPH02301237A/ja
Application granted granted Critical
Publication of JP3008435B2 publication Critical patent/JP3008435B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 （発明の分野） この発明は、電気通信網における標準化された複数の
独立チャネルを同期させて、高速度リンクを得るよにし
た高速度電気通信リンクの設定方法及びその装置に関す
る。
（従来の技術の状態） 従来の同期式の時分割PCM交換電気通信網では、例え
ば64Kビット/sの基本速度を有する交換形モードにより
標準化リンクが提供される。例えば、2Mビット/sを有す
る高速度リンクは半永久モード又は永久モードにおいて
のみ提供される。
起呼者が例えば64ビット/sと2Mビット/sとの間の速度
により交換モードの通信を設定するために中間的な速度
を必要とするときは、この要求を満足させることができ
ない。
（発明の目的） この発明の主要な目的は、同一の基本速度を有する独
立したチャネルを介し、かつ高速の網多重リンクにおい
て選択された通信を設定する方法を提供することであ
る。
この発明の他の目的は、通信のデータ交換期間前の通
信設定期間においてのみ、リンクにおける通信のために
選択した受信チャネルに同期させ、これにより、選択さ
れたチャネル間のネットワークにおける異なる伝搬時間
を補償することである。
更に、この発明の他の目的は、受信側の全てのチャネ
ルに共通な単一の同期手段を提供し、これによって端末
装置のコストを減少させることにある。
（発明の概要） 従って、同期式時分割交換電気通信網において予め定
めた整数ｎの独立チャネルを接続することにより、送信
端と受信端との間に高速度電気通信リンクを設定すると
共に、 同期フレームを送出端から各チャネルに送出し、前記
同期フレームを前記受信端において検出してチャネル受
信手段の同期を制御させ、かつ前記チャネルにおける伝
搬時間の相違を補償させる方法を提供するものであっ
て、前記方法は、 送出端において、データ転送期間前の高速度リンクの
設定及び同期期間においてのみチャネルに同期フレーム
を送出し、 受信端において、前記同期フレームを連続的に検出
し、チャネル毎に同期を行ない、 データ転送期間において、高速度リンクが通信速度n.
Dに等しい速度を有するものである。ただし、Ｄは各チ
ャネルが設定する基本速度に厳密に等しい速度である。
更に、この発明は、加入者施設と通信速度n.Dにより
ディジタルのデータ・ワードを送受信すると共に、通信
速度N.Dで双方向の時分割リンクを介して同期式時分割
交換網に接続されている端末装置に関する。ただし、ｎ
は整数Ｎより小さい整数であり、Ｎ多重チャネルを伝送
するリンクは基本速度Ｄをそれぞれ有する。
前記端末装置は、 加入者施設からのデータ・ワードを前記リンクにおけ
るｎ送信チャネルへ送出する手段と、 ｎ送信チャネルに対応する前記リンクのｎ受信チャネ
ルからのデータ・ワードを前記加入者施設へ再送する再
送手段と、 前記リンクのｎ送信チャネル及びｎ受信チャネルを介
して双方向通信を設定する送信及び受信手段を制御する
制御手段と、 前記通信のデータ転送時間の前の前記通信の設定及び
同期期間において、送信チャネルに送信されるべきデー
タ・ワードのビットに代る同期ビットを挿入することに
より、ｎ送信チャネルにそれぞれ同期された同期フレー
ムを形成する手段を有する送信手段とを有し、 前記再送手段は、 Ｎ受信チャネルをそれぞ受信するＮ個のチャネル回路
と、 前記設定及び同期期間のときに付勢され、 ｎ受信チャネルから同期フレームを逐次受信して前記同
期ビッの関数として前記同期フレームの開始を検出する
ことにより、前記チャネル回路を連続的に同期させ、前
記受信チャネルにおける伝搬時間の相違を補償する同期
手段と、 それぞれＮ個の受信チャネル回路に接続されたＮバッ
ファ・キューを含むバッファ・メモリと、 前記データ転送期間のときに付勢され、前記同期手段
の制御により前記バッファ・キューのうちの関連するも
のに前記データ・ワードｎを書き込む手段と、 前記データ転送期間のときに付勢され、ｎバッファ・
キューのデータ・ワードを読み込むことにより、前記加
入者施設へ通信速度n.Dで多重化されたデータ・ワード
を再送する手段とを備えている。
この発明の他の特徴及び効果は、対応する付図に示す
この発明のいくつかの実施例についての以下の詳細な説
明から明らかとなる。
（好ましい実施例の説明） 第１図を参照すると、この発明により多重チャネルの
端末装置EEは、加入者設備ABと、同期時分割通信により
ISDN型電気通信網の市内交換機ACとに接続されている。
加入者設備ABは双方向回線LAを介して端末装置EEに接
続されている。双方向回線LAを備えて、双方向通信によ
り通信速度n.Dに等しい可変速度のチャネルを設定して
いる。ただし、Ｄは通信網が例えばPCM型の電気通信網
の場合に64ビット/sに等しい基本速度である。また、ｎ
は１と最大数Ｎとの間で変化する整数である。Ｎは典型
的なものとして２〜３である。
可変速度のチャネルは、例えば2.048Mビット/sのPCM
時分割マルチプレクス伝送路により伝送される。端末装
置EEは、双方向多重リンクLRを介して市内交換機ACに接
続されている。出通信方向において、双方向多重リンク
LRにおける第１の2.048Mビット/sのPCM時分割マルチプ
レクス伝送路は、最大のＮ出データ・チャネルDT1〜DTN
を伝送する。入通信方向では最大のＮ第２の入データ・
チャネルDR1〜DRNを伝送する。
更に、端末装置EEを、例えば144Kビット/sに等しい動
作速度をそれぞれ有するいくつかの双方向リンクを介し
て市内交換機ACに接続することができる。
第２図に示すように、2.048Mビット/sのPCM時分割多
重伝送路は、タイム・スロットIT1〜IT15及びIT17〜IT3
1に割り付けられた30データ・チャネルと、PCMフレーム
同期ワードを伝送し、タイム・スロットIT0に対応する
同期チャネルと、タイム・スロットIT16に対応する信号
チャネルとを有する。多重伝送路MXのＮデータ・チャネ
ルはそれぞれ出データ・チャネルDT1〜DTN又はDR1〜DRN
のものである。タイム・スロットIT16はＮデータ・チャ
ネルに対応する信号情報を伝送する。
第３図を参照すると、この発明による端末装置EEは、
本質的に加入者回線インターフェイス１、通信制御装置
２、デマルチプレクサ３、及び多重チャネル受信回路
４、例えば2.048Mビット/sのPCM型のマルチプレクサ
５、７、及び網回線インターフェイス６からなる。
加入者回線インターフェイス１は双方向回線LAに接続
されている。
加入者回線インターフェイス１は、出通信方向では、
PCMフレームMX1に多重化された時分割多重伝送路TDの形
式で、加入者設備ABが送出した情報を通信制御装置２及
びデマルチプレクサ３に転送する。加入者回線インター
フェイス１は、各ワードの送出に平行して、多重化され
たタイム・スロット番号NIも送出する。タイム・スロッ
ト番号NIは０〜31まで変化し、加入者回線インターフェ
イス１が送出したPCMチャネルのワードTDを表わしてい
る。
加入者回線インターフェイス１は、入通信方向では、
マルチプレクサ回路７が送出する他のPCMフレームMX2の
多重化ワードを受け取る。信号情報SG（IT16）はマルチ
プレクサ回路７によりPCMフレームMX2に挿入される。信
号情報SG（IT16）は、通信制御相値２から送出される加
入者施設用のものであり、フレームのタイム・スロット
IT16に挿入される。
通信制御装置２は例えばマイクロコンピュータからな
る。通信制御装置２は、通信の他の期間及びサブ期間に
おいて、信号ワード、ビット、内部制御ワード及び端末
装置EEにある他の回路用のクロック信号を発生すること
により、通信呼制御信号を管理し、端末装置EEEの動作
を制御する。
デマルチプレクサ３は、同期ビット送出回路32を有
し、通信の設定及び同期期間にデータ・ビットの代りに
時分割多重伝送路TDにフレーム及び多重フレーム同期ビ
ットBSを送出するものである。切換デマルチプレクサ32
0は同期ビット送出回路32に備えられ、信号ESの制御に
基づいて出データ・チャネルDT1〜DTNの同期ビットBSを
送出する。信号ESは、設定及び同期期間の状態“1"を表
わす信号である。
通信制御装置２及び多重チャネル受信回路４は共に網
回線インターフェイス６に接続されている。網回線イン
ターフェイス６は、多重チャネル受信回路４及び通信制
御装置２に入PCMフレームの多重ワード、及びタイム・
スロット番号NIを送出する。
通信制御装置２はチャネルに割り付けられた同期順序
に従って、多重チャネル受信回路４に含まれる他のチャ
ネル受信回路411〜41Nに割り付けられたタイム・スロッ
ト番号NIaを多重チャネル受信回路４に送出する。更
に、通信制御装置２はチャネル選択アドレスACを多重チ
ャネル受信回路４、多重チャネル受信回路４に設けられ
ているチャネル・アドレス回路に転送して、これらの回
路にタイム・スロット番号NIaを割り付る。更に、通信
制御装置２は、通信の設定及び同期期間の終端で、速度
ワードDB及びパルスSIを送出して、多重チャネル受信回
路４に設けられている読み出しカウンタを起動させる。
多重チャネル受信回路４は一本の線を介してデマルチプ
レクサ３に、出データ・チャネルDT1〜DTNに連続的に対
応する同期ビットBS、及び次のチャネル回路に同期を切
換えさせる切換パルスCIを供給する。この切換パルスCI
は通信制御装置２にも供給されている。これによって、
通信制御装置２はチャネルの同期の変化に追従すること
ができる。
出データ・チャネルDT1〜DTNは、電気通信網において
64ビット/sに等しい基本速度により標準化されたＮ独立
チャネルとして処理される。出データ・チャネルDT1〜D
TNは電気通信網において異なるルートを通過し、受信の
際に種々遅延をもたらす主な原因となる。従って、受信
の際に互いにチャネルを再同期させることが必要であ
る。通信の設定及び同期期間において、１フレーム及び
多重フレームの同期ビットBSの機能は、出データ・チャ
ネルDT1〜DTNにおける同期フレーム及び多重フレームを
定めることにより、タイム・スロットを設けることであ
る。
出データ・チャネルDT1〜DTNのフレーム化及び多重フ
レーム化は、例えばマルチメディア・サービス用のディ
ジタル・フレーム及び多重フレームの構成を規定してい
るCCIT（Inter−national Teregraph and Telephon Con
sultative Commitee）の推奨基準に従って行なわれる。
多重フレームMFは、第４図に示す出データ・チャネル
DTNのように、連続する16フレームF0〜F15からなる。各
フレームF0〜F15は連続する80バイトの出データ・チャ
ネルDTNからなる。フレームの各バイトは、未使用の７
バイト、同期ビットBSを構成する８最下位ビットとを有
する。
多重フレーム・アライメント・ワードFAW＝“001101
1"はそれぞれ多重フレームFMの偶数フレームF0、F2、…
F14に設けられる。多重フレーム・アライメント・ワー
ドFAWは偶数フレームF0、F1、F2、…F14の第２バイト〜
第８バイトの同期ビットBSにより形成される。
多重フレーム・アライメント・ワードFAW＝“001101
1"は各多重フレームFMに設けられる。多重フレーム・ア
ライメント・ワードFAWは最初の６奇数フレームF1、F
3、…F11のうちの第１バイトの同期ビットBSにより形成
される。
更に、出データ・チャネルDTNのタイム・スロットを
確立するために、各偶数フレームF0、F2、…F14及び最
後の２奇数フレームF13及びF15における最初のバイトの
同期ビットBSは、状態“0"に設定され、各奇数フレーム
F1、F3、…F15の第２バイトの同期ビットBSは状態“1"
に設定される。
多重フレームが多数のときに、80msまで又はその以上
の伝搬遅延の差を吸収させるための同期媒体として作用
するのは、多重フレームFMである。更に、同期ビットBS
も誤り検出コードの情報を伝送して通信の設定及び同期
期間におけるサービスの品質を測定することができる。
第５図を参照とすると、デマルチプレクサ３はアドレ
ス・デコーダ30、Ｎ個のチャネル回路311〜31N、及び同
期ビット送出回路31を有する。
アドレス・デコーダ30は通信制御装置２から供給され
るチャネル選択アドレスACを受け取る入力ポートと、そ
れぞれチャネル回路311〜31Nに接続されているＮ出力S1
〜SNとを有する。
チャネル回路311は第５図に示されており、タイム・
スロット数レジスタ313、ワード・コンパレータ311、デ
ータ・レジスタ310、及び論理アンド・ゲート312を有す
る。タイム・スロット番号レジスタ313の機能は、PCMフ
レームMX1からのタイム・スロット番号NIaを記憶するこ
とである。タイム・スロット番号NIaの番号は通信制御
装置２によってチャネル回路311に割り付けられる。デ
ータ・レジスタ310のデータ入力ポートはデマルチプレ
クサ３の内部バスに接続されており、この内部バスは通
信制御装置２が送出するタイム・スロット番号NIaを転
送する。タイム・スロット番号レジスタ313の書き込み
制御入力Ｅはアドレス・デコーダ30の出力Snに接続され
ている。タイム・スロット番号NIa及び対応するチャネ
ル選択アドレスAC＝ｎを通信制御装置２が送出したとき
は、アドレス・デコーダ30は出力Snはタイム・スロット
番号レジスタ313の入力ｅに活性状態“1"のパルスを印
加し、タイム・スロット番号NIaをチャネル回路311のタ
イム・スロット番号レジスタ313にロードさせる。
ワード・コンパレータ311は、第１及び第２のポート
から、それぞれタイム・スロット番号レジスタ313にロ
ードされていたタイム・スロット番号NIaと、加入者回
線インターフェイス１から供給され、デマルチプレクサ
３の内部バスを介して転送されたタイム・スロット番号
NIとを受け取る。ワード・コンパレータ311の機能は、
加入者回線インターフェイス１から供給されるPCMフレ
ームMX1のタイム・スロット番号NI＝NIaのタイム・スロ
ットIT1を検出し、データ・レジスタ310がその期間に送
出し、かつ出データ・チャネルDTnに対応したワードTD
をデータ・レジスタ310にロードするのを制御すること
にある。設定及び同期期間において、同期ビットBSは同
期状態にある番号ｎのチャネルであるときは、データ・
レジスタ310の最下位ビットに来る。
最下位のデータ・ビット位置に同期ビットBSをセット
する動作は、論理アンド・ゲート312が行なう。チャネ
ル回路311〜31Nのデータ・レジスタ310のデータ出力ポ
ートは、マルチプレクサ５のＮ入力ポート（第３図）に
それぞれ接続されており、出データ・チャネルDT1〜DTN
にワードTDを送出する。
更に第５図に示すように、同期ビット送出回路32は、
本質的に切換デマルチプレクサ320及びカウンタ321から
なる。切換デマルチプレクサ320に多重チャネル受信回
路４（第１図）から供給される同期ビットBSを入力して
いる。切換デマルチプレクサ320のＮ出力はそれぞれＮ
個のチャネル回路311〜31Nに接続されている。カウンタ
321は多重チャネル受信回路４から供給される切換パル
スCIを入力している。更に、チャネル選択ワードMS＝ｎ
はカウンタ321から供給され、切換デマルチプレクサ320
を制御ポートに供給される。チャネル選択ワードMS＝ｎ
は切換デマルチプレクサ320の対応する出力を選択し、
同期ビットBSをチャネル回路31nに送出する。
更に、マルチプレクサ５（第３図）は通信制御装置２
が送出する信号情報SG（IT16）を入力している。信号情
報SG（IT16）は出データ・チャネルDT1〜DTNに対応し、
双方向多重リンクLRの出多重化伝送路のタイム・スロッ
トIT16に挿入されるものである。これらの出データ・チ
ャネルDT1〜DTNはマルチプレクサ５によりバイト単位で
PCMフレームMX3に多重化され、PCMフレームMX3は双方向
多重リンクLRの出多重化伝送路に対応するものである。
PCMフレームMX3は網回線インターフェイス６の入力ポー
トに印加される。網回線インターフェイス６は双方向多
重リンクLRを介して電気通信網に接続されている。
第６図を参照すると、多重チャネル受信回路４はアド
レス・デコーダ40、チャネル受信回路411〜41N、同期回
路42、カウンタ422により制御された切換マルチプレク
サ420、バッファ・メモリ43及び読み出しカウンタ44を
有する。
アドレス・デコーダ40は、通信制御装置２から供給さ
れるチャネル選択アドレスACを入力する入力ポートと、
チャネル受信回路411〜41Nにそれぞれ接続されているＮ
出力S1〜SNとを有する。
チャネル回路411は第５図に詳細に示されており、タ
イム・スロット番号レジスタ410、ワード・コンパレー
タ411、データ・レジスタ412、及び書き込みカウンタ41
4を有する。
タイム・スロット番号レジスタ410の機能は、通信制
御装置２がチャネル回路411に割り付けたPCMフレームMX
1からのタイム・スロット番号NIaを記憶することであ
る。タイム・スロット番号レジスタ410は多重チャネル
受信回路４の内部バスBNに接続されており、内部バスBN
は通信制御装置２が送出したタイム・スロット番号NIa
を転送するものである。タイム・スロット番号レジスタ
410の書き込み制御入力Ｅはアドレス・デコーダ40の出
力Snに接続されている。通信制御装置２がタイム・スロ
ット番号NIa及び対応するチャネル選択アドレスAC＝ｎ
を送出したときは、アドレス・デコーダ40の出力Snが活
性状態“1"のパルスをタイム・スロット番号レジスタ41
0の書き込み制御入力Ｅに印加して、タイム・スロット
番号NIaをチャネル回路41nのタイム・スロット番号レジ
スタ410にロードさせる。
ワード・コンパレータ411はチャネル回路41nに割り付
けられたタイム・スロット番号NIaを第１の入力ポート
に、また多重チャネル受信回路４の内部バスBIにより転
送されたタイム・スロット番号NIを第２の入力ポートに
入力させている。ワード・コンパレータ411の機能は、
網回線インターフェイス６から送出されたPCM型フレー
ムにおける番号NI＝NIaのタイム・スロットITを検出
し、これらのタイム・スロットに挿入され、かつ入デー
タ・チャネルDRnに対応する入データ・ワードRDデータ
・レジスタ412へロードするのを制御することである。
ワード・コンパレータ411の出力は、NI＝NIaが検出され
たときは，活性状態“1"の信号CPを送出する。信号CP
は、データ・レジスタ412の書き込み制御入力Ｅと、書
き込みカウンタ414のクロック入力CLとに印加される。
データ・レジスタ412は内部バスBOに接続されたデー
タ入力ポートを有し、内部バスBOは入データ・ワードRD
を転送するものである。番号NI＝NIaのタイム・スロッ
トに挿入されている入データ・ワードRDは、コンパレー
タCPにより検出され、データ・レジスタ412にロードさ
れる。続いて、データ・レジスタ412はデータ出力ポー
トを介してこの入データ・ワードRDをバッファ・メモリ
43に転送する。データ・レジスタ412の出力ポートの最
下位出力は同期ビットBSnを送出する。
チャネル受信回路411〜41Nは、電気通信網を介してそ
れぞれ異なる遅延を持つに至った同期ビットBS1〜BSNを
逐次送出する。同期ビットBSはそれぞれ切換マルチプレ
クサ420のＮ入力に印加される。切換マルチプレクサ420
の出力は同期回路42の入力に接続されている。切換マル
チプレクサ420の出力は切換デマルチプレクサ421の入力
に接続されている。切換デマルチプレクサ421はチャネ
ル受信回路411〜41Nにそれぞれ接続されているＮ出力を
有する。カウンタ422のカウントにより得た番号NOは、
切換マルチプレクサ420及び切換デマルチプレクサ421の
制御入力に印加される。チャネル受信回路411〜41Nは前
のデータ詰込み順序及びチャネル同期順序で割り付けら
れて、更にこれらの同期ビットBSnを選択する。次に、
チャネル回路41nから出力される同期ビットBSnは、同期
回路42の入力に印加される。これにに対して、同期回路
42は、多重フレームFMのスタートを表わす同期パルスDM
nを送出する。同期パルスDMnは、切換デマルチプレクサ
421を介してチャネル回路41nに転送され、書き込みカウ
ンタ414のカウント・トリガ入力INITに印加される。同
期パルスDMnを受け取った後、チャネル回路41n+1を選択
してエネーブルさせるように、チャネル回路41nは同期
され、かつカウンタ422は増加される。通信速度n.Dの設
定及び同期期間において、出データ・チャンルDT1〜DTN
の同期ビットBSが送出されている間はチャネル受信回路
411〜41Nが連続的に選択され、かつ同期される。従っ
て、同期回路42はｎ同期パルスDM1〜DMNを連続的に送出
してチャネル受信回路411〜41Nをそれぞれ同期させる。
同時に、同期回路42も同期ビットBSを発生してデマルチ
プレクサ３に送出する。送信チャネル及び対応する受信
チャネルは同時に処理されるので、端末装置間で多重フ
レーム・アライメント情報を送出できるようにする。一
方のチャネルから他方のチャネルへの切換は、遠方の端
末装置が送出した多重フレーム同期情報を受信した後、
及び遠方の端末装置へ前記多重フレーム同期情報を送出
した後の時間Toに切換パルスCIにより制御される。異な
るチャネル間の相対同期には、一方のチャネルから他方
のチャネルへ切換える際に、同期ビットBSの送出の位相
ずれが総合的に存在しないことを必要とする。
この発明によれば、チャネル回路の同期に必要な期間
は、典型的なものとして320msである。
チャネル回路41nにおける書き込みカウンタ414は二進
カウンタである。書き込みカウンタ414のクロック入力C
Lはワード・コンパレータ411から送出された信号CPを入
力している。信号CPは書き込みカウンタ414の内容の増
加を制御している。この書き込みカウンタ414は書き込
みワード・アドレスAMを送出する。
番号NO＝ｎはチャネル回路41nにセットされる。書き
込みカウント414、及び例えば結線されたメモリからそ
れぞれ送出された書き込みワード・アドレスAM及び番号
NOは、多重チャネル受信回線４における内部バスBEを介
し、バッファ・メモリ43の書き込みアドレス入力ポート
Ｅに印加された書き込みアドレスAEのそれぞれ最上位フ
ィールド及び最下位フィールドを構成する。
読み出しカウンタ44はLog2N桁を有するプログラマブ
ル・カウンタ440と、容量CM/Nのカウンタ441とを有す
る。ただし、CMはバッファ・メモリ43の８ビット・ワー
ドにおける最大容量である。
プログラマブル・カウンタ440の主要な機能は、通信
速度n.Dの通信のデータ転送期間に番号NOa＝１〜０を周
期的に発生することである。このために、例えばｎ・8K
Hzに等しい周波数のクロック信号HRがプログラマブル・
カウンタ440のクロック入力CLに印加される。プログラ
マブル・カウンタ440は、通信速度n.Dによりデータ転送
をする前に、速度ワードDB＝ｎ及び通信制御装置２から
供給されるパルスSIに応答して、１〜ｎまでカウントす
るようにプログラムされている。速度ワードDB及パルス
SIは、プログラマブル・カウンタ440のプログラミング
・ポート及びプログラミング制御入力にそれぞれ印加さ
れる。
プログラマブル・カウンタ440の他の機能は、周波数
ｎ・8KHzのクロック信号HRから8KHzに等しい周波数のク
ロック信号H8aを発生させるものである。このクロック
信号H8aはクロック信号HRをｎにより分周することによ
り得られる。クロック信号H8aはカウンタ441のクロック
入力CLに印加される。
カウンタ441の機能なチャネル・ワード・アドレスAMa
を発生させることである。このチャネル・ワード・アド
レスAMaはクロック信号H8aの8KHzの周波数に増加される
ものである。カウンタ441はリセット入力RAZに印加され
たパルスSIにより０にリセットされる。
チャネル・ワード・アドレスAMa及び他の番号NOaは、
バッファ・メモリ43の入力ポートＰを読み出すために印
加される読み出しアドレスALの最上位フィールドと、最
下位フィールドとをそれぞれ構成する。
第７図を参照すると、バッファ・メモリ43はチャネル
受信回路411〜41Nにそれぞれ接続されているバッファ・
キューF1〜FNとそれぞれ等価である。また、その容量CM
はＮ＝12の16Kバイトの範囲内におり、伝搬時間の変動
が80msの範囲にある。
バッファ・キューF1〜FNのうちの一つに入データ・ワ
ードRDを書き込むことは、書き込むアドレスAEにより制
御される。書き込みアドレスAEに含まれる番号NO＝ｎは
バッファ・キューFnの書き込みを選択する。このバッフ
ァ・キューFnは入データ・ワードRDを送出した入データ
・チャネルDRnに対応している。書き込みワード・アド
レスAMはバッファ・キューFnの空きメモリ・セルをアド
レス指定する。この空きのメモリ・セルは入データ・ワ
ードRDをロードすることが可能なものである。
バッファ・キューF1〜FNにおける入データ・ワードRD
の読み出しは、読み出しアドレスALの制御に基づいて周
期的に実行される。データ・ワードの読み出しは最短の
記憶時間に対応するバッファ・キューの書き込みと比較
することにより、数ワードだけシフトされる。読み出し
アドレスALの番号NOaはクロック信号HRの速度により増
加され、周期的な選択により、通信速度D.nのときに付
勢されたｎ入データ・チャネルDR1〜DRNに対応する各ｎ
バッファ・キューF1〜FNの読み込みを行なう。チャネル
・ワード・アドレスAMaは、番号NOaによって読み出すた
めに選択したキューにより、メモリ・セルをアドレス指
定する。このメモリ・セルには、読み出すべき入データ
・ワードRDが記憶されている。出データ・ワードRDはマ
ルチプレクサ回路７に転送され、信号情報SG（IT16）を
波形成形した挿入した後に、加入者回線インターフェイ
ス１に転送される。
第８図を参照すると、この発明による端末装置EEと通
信速度n.Dの電気通信網との間の接続は、通信設定及び
同期期間P1と、データ転送期間P2と、通信切離し期間P3
の３期間と分けられている。
通信設定及び同期期間P1の詳細を第８図を示す。通信
設定及び同期期間P1は、複数のサブ期間P10〜P15に分割
される。
サブ期間P10では、出データ・チャネルDT1及びＮ入デ
ータ・チャネルDR1を介して最初の通信速度Ｄをセット
するために、端末装置EEから即ち信号チャネルを介して
最初の加入者が送出される。
この最初の通信が設定されると、サブ期間P11とな
る。サブ期間P11はデータ転送期間P2でデータを送出す
る速度を一致させる速度交渉期間である。速度DB＝ｎの
第１の情報ワード、及び肯定応答を表わす情報のとき
は、好ましいものとして、出データ・チャネルDT1に接
続されているユーザー間の信号チャネルを介して、引上
げ速度が送出される。利用可能な通信速度ｎ・Ｄを送出
するのに必要性な空きチャネル番号を場合は、第１の速
度の情報ワードと同一の第２の速度の情報ワードDB＝ｎ
が端末装置EEに戻すことにより送出される。逆の場合で
は、第２の速度の情報ワードDBが利用可能な引上げ速度
を示している。利用可能な引上げ速度は端末装置EEによ
り受け入れ、又は拒絶される。拒絶の場合は、多重通信
の設定は不可能であり、端末装置EEは通信を切離す。通
信速度ｎ・Ｄが実際に利用可能であると仮定する。その
ときは、端末装置EEはサブ期間P11を終結する第２の速
度情報ワードDB＝ｎを受信する。
サブ期間P11において速度情報と肯定応答ワードとの
交換は端末装置EEの通信制御装置２により監視されてい
る。従って、通信制御装置２は、導出が必要な速度通信
数Ｄについて通知される。
電気通信網は、端末装置EEをエネーブルして付加的な
速度通信数Ｄを設定するために、必要ならばサブ期間P1
2において端末装置EEにｎ−１の付加的な加入者番号を
通信する。
サブ期間P13において、起呼者の端末装置EEの通信制
御装置２は付加的な出データ・チャネルDT2〜DTNをエネ
ーブルさせる。この出データ・チャネルDT2〜DTNは、起
呼者の端末装置EEにｎ−１の付加的な加入者数を転送し
て、ｎ−１の付加的な通信速度Ｄを得る。
サブ期間P14において、起呼者の端末装置EEの通信制
御装置２は、好ましいものとしてユーザー間の信号チャ
ネルを介し、出データ・チャネルDT1〜DTNにｎ番号NO＝
１を転送する。タイム・スロット数は端末装置EEにおけ
る多重チャネル受信回線４のｎチャネル受信回路411〜4
1Nに印加される。
２つの通信方向及び各チャネルにフレーム及び多重フ
レームを設定することは、最後のサブ期間P15において
実行される。端末装置EEの通信制御装置２は出データ・
チャネルDT1〜DTnに連続的に同期ビットBSを送出し、同
期を多重チャネル受信回線４におけるチャネルにより実
行する。同期が全てのチャネルに確立されると、端末装
置EEはデータ転送期間P2に対して準備完了となる。
第９図には、サブ期間P15において起呼者の端末装置
と被起呼者の端末装置との間で行なわれる情報交換が図
表形式で示されている。
【図面の簡単な説明】
第１図は加入者施設に接続されたこの発明の端末装置と
市内交換機との間の相互接続例を示すブロック図、 第２図はPCM型フレームの構造を示す図、 第３図は端末装置のブロック図、 第４図は通信の設定及び同期期間において端末装置が発
生し、電気通信網のチャネルを介して送出された同期フ
レームを含む多重フレームを示す図、 第５図は端末装置に備えられたデマルチプレクス回路の
詳細なブロック図、 第６図は端末装置に備えられたデマルチプレクス回路の
詳細なブロック図、 第７図は多重チャネル受信回路に備えられたバッファ・
メモリの概要ブロック図、 第８図は多重チャネルの異なる期間及び通信の設定及び
同期期間を詳細に示す図、 第９図は同期サブ期間のブロック図である。 １……加入者回線インターフェイス、 ２……通信制御装置、 ３……デマルチプレクサ、 ４……多重チャネル受信回路、 ５、７……マルチプレクサ、 ６……網回線インターフェイス、 30……アドレス・デコーダ、 311〜31N……チャネル回路、 32……同期ビット送信回路、 40……アドレス・デコーダ、 411〜41N……チャネル受信回路、 42……同期回路、 43……バッファ・メモリ、 44……読み出しカウンタ、 310……データ・レジスタ、 311……ワード・コンパレータ、 313……タイム・スロット数レジスタ、 320、420……切換デマルチプレクサ、 321、422、441……カウンタ、 410……間隔数レジスタ、 411……ワード・コンパレータ、 414……書き込みカウンタ、 412……データ・レジスタ、 440……プログラマブル・カウンタ、 AC……市内交換機、 AE……書き込みアドレス、 EE……多重チャネル端末装置。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】同期式時分割交換電気通信網に予定の整数
    ｎの独立したチャネルを接続することにより、端末装置
    と受信端との間に高速度電気通信リンクを設定すると共
    に、 同期フレームが前記端末装置から各前記チャネルに送出
    され、前記同期フレームが前記受信端で検出されてチャ
    ネル受信手段の同期を制御し、かつ前記チャネルにおけ
    る伝送時間の相違を補償する方法において、 送信端では、データ転送期間の前の高速度リンクの設定
    及び同期期間でのみ前記チャネルに同期フレームを送出
    し、 受信端では、前記同期フレームを連続的に検出し、チャ
    ネル毎に同期を行ない、 データ転送期間では、Ｄを各チャネルに設定する基本速
    度に厳密に等しい通信速度としてときに、前記高速度リ
    ンクが通信速度n.Dに等しい通信速度を有する ことを特徴とする高速度電気通信リンクの設定方法。
  2. 【請求項２】請求項１記載の高速度電気通信リンクの設
    定方法において、 前記設定及び同期期間では、通信速度Ｄの第１の電気通
    信リンクを前記送信端と前記受信端との間に確立し、前
    記前記送信端と前記受信端との間で情報を交換して確立
    すべき前記高速度リンクの通信速度ｎ・Ｄに一致させる
    ことを特徴とする高速度電気通信リンクの設定方法。
  3. 【請求項３】請求項２記載の高速度電気通信リンクの設
    定方法において、 前記交換情報は更に前記受信端から前記同期式時分割交
    換電気通信網を介して前記送信端に送出された加入者番
    号であり、前記通信速度Ｄによりｎ−１の付加的なリン
    クを導出する ことを特徴とする高速度電気通信リンクの設定方法。
  4. 【請求項４】請求項１記載の高速度電気通信リンクの設
    定方法において、 前記設定及び同期期間では、前記同期フレームを逐次的
    に交換し、 他端が送信した同期の肯定応答情報を対応する端末装置
    が受信した後、及び前記対応する端末装置が前記肯定応
    答情報を送信した後に、チャネルの同期と次のチャネル
    の同期との間に予め定めた時間を設定し、 前記チャネル間に同期順序を予め導出し、同一の双方向
    チャネルを介して前記端末装置間で対話が可能なよう
    に、前記チャネル間に同期順序を予め導出することを特
    徴とする高速度電気通信リンクの設定方法。
  5. 【請求項５】ｎを整数Ｎより小さい整数としたときに、
    通信速度ｎ・Ｄにより加入者施設からディジタル・デー
    タ・ワードを受信し、又はこれにディジタル・データ・
    ワードを送信すると共に、通信速度N.Dにより双方向時
    分割リンクを介して同期時分割交換網に接続され、前記
    リンクはそれぞれ基本速度Ｄを有するＮ多重チャネルを
    伝送する高速度電気通信リンクの端末装置において、 前記端末装置は、 前記双方向時分割リンクにおける加入者施設から前記双
    方向時分割リンクのｎ送信チャネルへデータ・ワードを
    送出する送出手段と、 前記ｎ送信チャネルに対応する前記双方向時分割リンク
    のｎ受信チャネルからのデータ・ワードを前記加入者施
    設へ再送する再送手段と、 前記送信手段及び前記受信手段を制御して前記双方向時
    分割リンクのｎ送信チャネル及びｎ受信チャネルを介し
    て双方向通信を設定する手段とを備えると共に、 前記送出手段は、前記通信のデータ転送期間前の前記通
    信の設定及び同期期間でのみ、前記送信チャネルに送信
    すべき前記データ・ワードのビットの位置を占める同期
    ビットを有することにより、前記ｎ送信チャネルにそれ
    ぞれ同期された同期フレームを形成させる手段を備え、 前記再送手段は、 Ｎ受信チャネルをそれぞれ受信するＮチャネル回路と、 設定及び同期期間のときにエネーブルされて前記ｎ受信
    チャネルから同期フレームを逐次受信し、前記同期ビッ
    トの機能として前記同期フレームの開始を検出すること
    により、前記チャネル回路を連続的に同期させて、前記
    受信チャネルにおける伝送時間の相違を補償する同期手
    段と、 それぞれ前記Ｎ受信チャネル回路に接続されたＮバッフ
    ァ・キューを含むバッファ・メモリと、 前記データ転送期間のときにエネーブルされて前記同期
    手段の制御により前記バッファ・キューのうちの関連す
    るｎ個の前記データ・ワードに書き込む手段と、 前記データ転送期間のときにエネーブルされてｎバッフ
    ァ・キューに前記データ・ワードを読み込むことによ
    り、通信速度ｎ・Ｄで前記加入者施設に多重化されたデ
    ータ・ワードを再送する手段とを備えている ことを特徴とする高速度電気通信リンクの端末装置。
  6. 【請求項６】請求項５記載の高速度電気通信リンクの端
    末装置において、 前記チャネル回路に接続され、前記同期フレームを受信
    チャネル毎に逐次選択する手段と、 前記設定及び同期期間で、選択された前記同期フレーム
    を受信し、前記同期フレームの開始を検出して前記通信
    に含まれている一チャネル回路当り少なくとも一つの同
    期パルスを発生する同期回路とを備え、更に、 前記同期回路は、前記同期ビットを含める手段へ同期フ
    レームを送出して前記通信のｎ送信チャネルに逐次挿入
    すると共に、チャネル回路の同期確立の終了を表わすパ
    ルスを送出して次のチャネル回路の同期を制御する ことを特徴とする高速度電気通信リンクの端末装置。
  7. 【請求項７】請求項５記載の高速度電気通信リンクの端
    末装置において、 接続している受信チャネルのディジタル・ワードを検出
    する手段と、 それぞれ検出された前記ディジタル・ワードを一時記憶
    するレジスタと、 前記設定及び同期期間で前記接続された受信チャネルの
    同期フレームの開始に応答して、前記同期手段により開
    始され、前記接続されたバッファ・キューのための書き
    込みアドレスを導出するカウント手段とを備え、 前記接続している受信チャネルから前記ディジタル・ワ
    ード検出したときは、前記書き込みアドレスを増加させ
    ることを特徴とする高速度電気通信リンクの端末装置。
JP2068550A 1989-03-20 1990-03-20 高速度電気通信リンクの設定方法及びその端末装置 Expired - Lifetime JP3008435B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8903611A FR2644659B1 (fr) 1989-03-20 1989-03-20 Procede et equipements d'extremite perfectionnes pour etablir des liaisons de telecommunications de debit eleve a travers des canaux independants
FR8903611 1989-03-20

Publications (2)

Publication Number Publication Date
JPH02301237A JPH02301237A (ja) 1990-12-13
JP3008435B2 true JP3008435B2 (ja) 2000-02-14

Family

ID=9379862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2068550A Expired - Lifetime JP3008435B2 (ja) 1989-03-20 1990-03-20 高速度電気通信リンクの設定方法及びその端末装置

Country Status (5)

Country Link
US (1) US5099479A (ja)
EP (1) EP0389349B1 (ja)
JP (1) JP3008435B2 (ja)
DE (1) DE69005866T2 (ja)
FR (1) FR2644659B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153897A (en) * 1988-09-27 1992-10-06 Texas Instruments Japan Ltd. Automatically controlling the operation mode of data circuit terminating equipment in a communication system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514742A (en) * 1978-07-17 1980-02-01 Nec Corp Circuit multiplication system
US4450558A (en) * 1981-01-12 1984-05-22 General Datacomm Industries, Inc. Method and apparatus for establishing frame synchronization
JPS5954347A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd チヤネル插入タイミング調整方式
US4577312A (en) * 1984-07-05 1986-03-18 At&T Bell Laboratories Arrangement for wideband transmission via a switched network
DE3431579A1 (de) * 1984-08-28 1986-03-13 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren und schaltungsanordnung zur herstellung und zum betreiben einer zeitvielfach-breitbandverbindung
JPS63236432A (ja) * 1987-03-25 1988-10-03 Fujitsu Ltd Ｂｓｉ化ビツトインタリ−ブ多重方式
US4979169A (en) * 1989-02-14 1990-12-18 Data General Corporation Method and apparatus for performing format conversion between bit streams

Also Published As

Publication number Publication date
FR2644659A1 (fr) 1990-09-21
EP0389349B1 (fr) 1994-01-12
DE69005866D1 (de) 1994-02-24
DE69005866T2 (de) 1994-05-19
JPH02301237A (ja) 1990-12-13
EP0389349A1 (fr) 1990-09-26
FR2644659B1 (fr) 1991-05-31
US5099479A (en) 1992-03-24

Similar Documents

Publication Publication Date Title
US4775987A (en) Broadband digital transmission systems
US4704716A (en) Method and apparatus for establishing a wideband communication facility through a communication network having narrow bandwidth channels
US5103447A (en) High-speed ring LAN system
US5247518A (en) High-speed ring lan system
US5398249A (en) System for providing simultaneous multiple circuit-switched type communications on an ISDN basic rate interface
GB2067050A (en) Time division switching system
US4494231A (en) Time division switching system for circuit mode and packet mode channels
EP1033059A1 (en) Dynamic bandwidth allocation within a communications channel
JPH0652906B2 (ja) 分散形パケット交換装置
US4885738A (en) Method of and apparatus for establishing a wideband communication facility through a switched communications network having narrow bandwidth time division multiplexed channels
JPH0441560B2 (ja)
US3987251A (en) Time division switching network for switching multirate multiplexed data
GB2066623A (en) Combined data and speech transmission arrangement
US5128929A (en) Time division switching system capable of broad band communications service
US4603415A (en) System for linking channel group in digital communication network
US5675574A (en) System and method for controlling interface between PBX and ATM multiplexing transmitter
JPH10276202A (ja) Ａａｌタイプ１伝送におけるクロック情報転送方式
GB2066624A (en) Time division switching system
GB2139854A (en) Switching system having remote switching capability
JPH0821916B2 (ja) 通信方式およびこれに用いるインタフェイス装置
US4484324A (en) Control information communication arrangement for a time division switching system
US3988544A (en) Time-division switching network for switching multiformat multiplexed data
EP0532914B1 (en) Delay correcting system in a multi-channel PCM switching system
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
US5446731A (en) Signaling channel data transmitting/receiving circuit of a primary multiplexer