SU1663785A1 - Устройство коммутации дискретных каналов с временным разделением - Google Patents

Устройство коммутации дискретных каналов с временным разделением Download PDF

Info

Publication number
SU1663785A1
SU1663785A1 SU894712393A SU4712393A SU1663785A1 SU 1663785 A1 SU1663785 A1 SU 1663785A1 SU 894712393 A SU894712393 A SU 894712393A SU 4712393 A SU4712393 A SU 4712393A SU 1663785 A1 SU1663785 A1 SU 1663785A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
storage unit
multiplexer
inputs
Prior art date
Application number
SU894712393A
Other languages
English (en)
Inventor
Валерий Александрович Гребенников
Валентин Сергеевич Булгаков
Анатолий Яковлевич Марченко
Василий Григорьевич Климов
Валерий Александрович Бояр
Валерий Иванович Городецкий
Сема Павлович Вольфбейн
Борис Владимирович Короп
Игорь Сергеевич Усов
Валерий Михайлович Сиянко
Иван Васильевич Музычко
Виктор Александрович Степанец
Василий Михайлович Сардыга
Степан Павлович Гиря
Original Assignee
Предприятие П/Я А-1221
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1221 filed Critical Предприятие П/Я А-1221
Priority to SU894712393A priority Critical patent/SU1663785A1/ru
Application granted granted Critical
Publication of SU1663785A1 publication Critical patent/SU1663785A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - обеспечение возможности установлени  циркул рных соединений, а также предотвращение несанкционированного доступа к передаваемой информации при нарушении цикловой синхронизации и повышение пропускной способности. Дл  этого устройство коммутации дискретных каналов с временным разделением содержит блоки 1 преобразовани  сигналов приема, мультиплексор 2 групповых трактов, блок 3 синхронизации, мультиплексор 4 сверхгрупповых трактов, мультиплексор 5, переключатели 6, 8 и 16, передатчик 7 служебных сигналов, буферный запоминающий блок 9, запоминающий блок 10 состо ни  каналов, блок 11 управлени  коммутацией, информационный запоминающий блок 12, запоминающий блок 13 адресов, приемник 14 служебных сигналов, демультиплексор 15 сверхгрупповых трактов, демультиплексор 17 групповых трактов, формирователь 18 синхрокомбинаций, блоки 19 преобразовани  сигналов передачи, генераторное оборудование 20 и многоканальный таймер 21. 1 з.п. ф-лы, 4 ил.

Description

Изобретение относитс  к электросв зи и может быть использовано дл  коммутации дискретных каналов с временным разделением в сет х, телеграфной св зи, передачи данных и телефонной св зи.
Цель изобретени  - обеспечение возможности установлени  циркул рных соединений, а также предотвращение несанкционированного доступа к передаваемой информации при нарушении цикловой синхронизации, а также повышение пропускной способности.
На фиг.1 представлена структурна  электрическа  схема устройства коммутации дискретных каналов с временным разделением; на фиг,2 - структурна  электрическа  схема многоканального таймера; на фиг.З - граф, иллюстрирующий процесс поиска синхрокомбинаций; на фиг. 4 - граф состо ни  дискретного канала.
Устройство содержит блоки 1 преобразовани  сигналов приема, мультиплексор 2 групповых трактов, блок 3 синхронизации, мультиплексор 4 сверхгрупповых трактов, мультиплексор 5, первый переключатель 6, передатчик 7 служебных сигналов, второй переключатель 8, буферный запоминающий блок 9, запоминающий блок 10 состо ни 
ON ON OJ VI 00 СЛ
каналов, блок 11 управлени  коммутацией, информационный запоминающий блок 12, запоминающий блок адресов 13, приемник 14 служебных сигналов, демультиплек- сор 15 сверхгрупповых трактов, третий переключатель 16, демультиплексор 17 групповых трактов, формирователь 18 син- хрокомбинаций, блоки 19 преобразовани  сигналов передачи, генераторное оборудование 20, многоканальный таймер 21.
Многоканальный таймер 21 содержит (см. фиг,2) блок 22 пам ти, счетчик 23 каналов , счетчик 24 таймировани  и блок 25 управлени .
Устройство коммутации дискретных каналов современным разделением работает следующим образом.
На N блоков 1 поступает информаци  от N групповых трактов. Сигналы с выходов группы блоков 1 поступают на входы мультиплексора 2 групповых трактов, который на своем выходе формирует сверхгрупповой сигнал сверхгруппового тракта.
Каждый элемент сверхгруппового сигнала записываетс  в свою  чейку эластичной пам ти блока 3, причем запись осуществл етс  на частоте входного сигнала , а чтение - на частоте генераторного оборудовани  20. При этом блок 3 определ ет дл  группового тракта (ГТ) начало цикла, формирует синхронизирующие сигналы дл  блоков 1, а на информационном выходе формирует синхронный по циклу сигнал сверхгруппового тракта, из которого удалены элементы синхрокомбинаций. В режиме синхронизации ГТ на сигнальном выходе отсутствует сигнал потери синхронизма.
Дл  наращивани  емкости коммутационна  система может содержать N блоков 3 синхронизации.
Информационный сигнал сверхгрупповых трактов от блока 3 поступает на входы мультиплексора 4 сверхгрупповых трактов, а сигналы потери синхронизма от блока 3 поступают на входы мультиплексора 5. На выходе мультиплексора 4 сверхгрупповых трактов формируетс  объединенный сверхгрупповой сигнал тракта приема (групповой сигнал тракта приема), а сигнал на выходе мультиплексора 5 - групповой сигнал потери синхронизма.
В групповой сигнал тракта приема на место удаленных синхрокомбинаций ГТ с помощью переключател  6 ввод тс  служебные передачи n-каналов управлени , поступающие с выхода передатчика 7,
С выхода переключател  6 сигналы группового тракта приема и служебные сигналы передачи поступают на информационный вход блоков 9, Юи приемник 14.ачерез
переключатель 8 -- на информационный вход блока 12.
Каждый элемент группового сигнала тракта приема записываетс  в свою  чейку
блоков 9 и 10. Запись сигнала производитс  под управлением адресов, поступающих на эти блоки от генераторного оборудовани  20.
Под управлением генераторного обору0 довани  20 осуществл етс  также последовательное чтение  чеек запоминающего блока 10, в результате чего на его управл ющем выходе формируетс  двоичный код состо ни  канала.
5 Предварительную запись кода состо ни  канала в запоминающий блок 10 выполн ет блок 11, представл ющий собой ЭВМ, при работе соответствующей программы. Запоминающий блок 10  вл етс  цент0 ральным элементом управлени  в коммутационной системе. Он содержит  чейку пам ти дл  каждого элемента группового сигнала приема и передачи, Формат  чейки пам ти запоминающего блока 10содержит бит состо ни 
5 синхронизации, бит входного дискретного канала (ДК), бит выходного ДК и биты состо ни  ДК.
Все возможные состо ни  ДК и переходы из одного состо ни  в другое приведены
0 на фиг.4. Каждому состо нию ДК приведенному на графе присвоено следующее значение:
0- исходное состо ние ДК
1- состо ние коммутации
5 2 - состо ние циркул рного соединени  3 - состо ние блокировки Запоминающий блок 10, кроме последовательного чтени  кода состо ни  ДК, формирует сигнал Требование обработки
0 (ТрО) дл  тех ДК, в которых на входе измен лась пол рность сигнала,
По сигналу ТрО и коду состо ни  ДК происходит управление блоками 13,9 и приемником 14.
5 Пусть все ДК коммутационной системы наход тс  в исходном состо нии и все ГТ в состо нии синхронизации. Тогда  чейки запоминающего устройства приемника 14 пусты и подготовлены дл  накоплени  слу0 жебных сигналов. Запоминающее устройство передатчика 7 очищено и не формирует требований на передачу. В многоканальном таймере 21 нет задани  дл  измерени  интервала времени. Генераторное оборудование 20 вы5 рабатывает тактовые и цикловые сигналы синхронизации , причем по цикловому сигналу синхронизации запускаетс  процесс опроса канало-таймировани  в многоканальном таймере 21 и формируютс  требовани  прерывани  по шине управлени  дл  блока 11.
С поступлением каждого прерывани  от генераторного оборудовани  20 блок 11 производит опрос состо ни  многоканального таймера 21 и приемника 14. Если в результате опроса блок 11 обнаружит истечение назначенного интервала времени или поступление служебного сигнала, то он обрабатывает данное требование по соответствующей программе.
После обработки всех требований блок 11 переходит в режим ожидани  до поступлени  очередного прерывани .
В исходном состо нии ДК или в состо нии его блокировки запись элементов группового сигнала тракта приема в блок 12 не производитс .
Под управлением генераторного оборудовани  20 осуществл етс  последовательное чтение  чеек блока 12. В результате на его выходе образуетс  сигнал группового тракта передачи, который поступает на один из входов запоминающего блока 10 и на информационный вход демультиплексо- ра 15 сверхгрупповых трактов. Демультип- лексор 15 управл етс  от генераторного оборудовани  20 и распредел ет по своим выходам сигналы передачи сверхгрупповых трактов.
Формирователи 18 синхрокомбинаций с помощью переключател  16 ввод т в сверхгрупповые тракты сигналы синхрокомбинаций . Затем демультиплексор 17 групповых трактов распредел ет сигналы сверхгруппового тракта по выходным групповым трактам .
Сигналы групповых трактов через блоки 19 поступают на выход коммутационной системы .
Коммутационна  система работает следующим образом.
Когда ДК находитс  в состо нии коммутации , а групповой тракт данного канала в состо нии синхронизма информационные сигналы входного ДК (групповой тракт приема ) поступают на информационный вход блока 12. В запоминающем блоке 10 записываетс  признак отсутстви  потери синхронизма, а считанное значение кода состо ни  канала из запоминающего блока 10 подключаетс  на его выход. Если в данном цикле происходит изменение значени  сигнала входного ДК, то запоминающий блок 10 формирует требование обработки ТрО. По сигналу ТрО и коду состо ни  ДК (который соответствует состо нию коммутации ) осуществл етс  чтение запоминающего блока адресов 13 по адресу, соответствующему данному ДК и задаваемому генераторным оборудованием 20.
Считанный адрес может иметь следующее назначение: адрес выходного ДК, адрес канала управлени  и адрес циркул рного источника.
5Первый и второй типы адресов запоминающий блок адресов 13 использует при коммутации ДК, а третий - при циркул рном соединении.
Пусть считанный адрес интерпретиру10 етс , как адрес выходного ДК. Тогда изменение значени  сигнала входного ДК записываетс  в блок 12 по адресу, считанному из запоминающего блока адресов 13. При последовательном чтении  чеек блока
15 12 изменение значени  сигнала входного ДК будет считано в выходной ДК тракта передачи .
Если считанный адрес интерпретируетс , как адрес канала управлени , то изме20 ненное значение сигнала входного ДК и адрес канала управлени  записываетс  в соответствующий блок запоминающего устройства приемника 14,
Рассмотрен случай когда ДК находитс 
5 в состо нии циркул рного соединени , при этом буферный запоминающий блок 9 запоминает значени  сигналов всех входных ДК в течении каждого цикла. Пусть при последовательном чтении  чеек запоминающего
0 блока 10 на его выходе по адресу, соответствующему выходному ДК, по вилс  код состо ни  циркул рного соединени . Тогда производитс  чтение запоминающего блока адресов 13. По адресу, считанному из него,
5 осуществл етс  чтение значени  сигнала из буферного запоминающего блока 9 (источника сигнала). Затем считанное значение сигнала с помощью переключател  8 поступает на информационныЛвход блока 12, где
0 производитс  его запись по адресу, соответствующему выходному ДК. который находитс  в состо нии циркул рного соединени . При нарушении в каком-либо групповом тракте циклового синхронизма необходимо
5 все ДК этого тракта блокировать. В противном случае из-за временного сдвига сигналы одних ДК могут попасть на временные позиции других ДК, в результате чего может быть нарушен принцип конфиденциальности св 0 зи.
Блокировка ДК осуществл етс  с помощью запоминающего блока 10. Когда ПГ находитс  в состо нии циклового синхронизма сигналы с выхода мультиплексора 5 потери
5 синхронизма разрешают прохождение считанных кодов состо ни  канала на выход запоминающего блока 10. Когда же какой- либо ГТ находитс  в состо нии нарушени  синхронизма, то на выходе мультиплексора 5 по вл етс  блокирующий сигнал, который
переводит код состо ни  канала в состо ние блокировки. При этом сигналы всех входных ДК данного ГТ не обрабатываютс  и в блоке 12 не записываютс  их изменени  состо ни . Запоминающий блок адресов 13 дл  этих ДК не читаетс , поэтому в тракт передачи дл  выходных ДК будут считыватьс  те значени  сигналов входных ДК, которые были до потери синхронизма в данном ГТ.
Запоминающий блок 10 блокирует работу по ДК до тех пор, пока на его вход от мультиплексора 5 поступает сигнал отсутстви  синхронизма. Когда же с помощью блока 3 в рассматриваемом ГТ снова устанавливаетс  состо ние циклового синхронизма , на выходе мультиплексора 5 снова по вл етс  сигнал, который разрешает прохождение кодов состо ни  каналов на выход запоминающего блока 10, а это приводит к разблокировке каналов данного ГТ,
Из изложенного выше следует, что устройство коммутации дискретных каналов обеспечивает возможность циркул рного соединени  каналов, а также предотвращени  несанкционированного доступа к передаваемой информации без увеличени  нагрузки на сеть.
Рассмотрена работа многоканального таймера 21 по схеме, приведенной на фиг.2. Многоканальный таймер 21 подключен к шине управлени  и синхронизирован генераторным оборудованием 20, причем сигнал цикловой синхронизации, задающий цикл работы коммутационной системы, с выхода генераторного оборудовани  20 одновременно поступает в шину управлени  блока 11 и многоканальный таймер 21.
Многоканальный таймер 21 содержит п- каналовтаймировани . Дл  каждого канала таймировани  в блоке 22 пам ти имеетс  m-разр дна   чейка пам ти, в которой содержитс  код текущего значени  измер емого интервала времени. Счетчик 23 каналов предназначен дл  адресации  чеек блока 22, а счетчик 24 таймировани  - дл  изменени  кода назначенного времени по всем каналам таймировани . Блок 25 управлени  взаимодействует с каналами блока 11 и управл ет работой счетчиков 23, 24 и блока 22. Кроме того, блок 22 управлени  содержит регистр состо ни  многоканального таймера 21.
Регистр состо ни  многоканального таймера 21 формирует дл  блока 11 следующие признаки: Опрос каналов таймировани , Истекло назначенное врем  и Опрос закончен.
Блок 11 в соответствии с программой управлени  в любом из циклов работы коммутационной системы назначает измерение времени. Назначение измерени  времени
дл  многоканального таймера 21 означает запись по определенному номеру канала таймировани  двоичного кода числа, который выражает целое число циклов, содержащеес  в измер емом интервале времени.В начале каждого цикла работы системы по цикловому сигналу (ЦС), поступающему от генераторного оборудовани  20, блок 25 управлени  осуществл ет установку счетчика 23 в нулевое состо ние, а регистр
состо ни  - в состо ние опроса каналов таймировани . После этого по тактам синхроимпульсов генераторного оборудовани 
20блок 25 управлени  выполн ет следующие операции: чтение блока 22 по адресу
задаваемому счетчиком 23, запись содержимого  чейки блока 22 в счетчик 24, уменьшение содержимого счетчика 24 на 1, если оно не равно нулю, иначе (5), запись уменьшенного содержимого счетчика 24 в блок 22 по
адресу счетчика 23, увеличение на 1 содержимого счетчика 23,
Если после уменьшени  содержимого  чейки блока 22 на 1 результат равен 0, то
блок 25 управлени  устанавливает в регистре состо ни  признак Истекло назначенное врем  по данному каналу и записывает О в  чейку блока 22. Обработка следующих каналов таймировани  прекращаетс .
Блок 11 путем чтени  регистра состо ни  обнаруживает истечение назначенного времени, затем считывает номер канала таймировани , по которому это произошло. После этого блок 25 управлени  продолжает опрос следующих каналов таймировани  по такому же алгоритму. При этом он устанавливает вновь регистр состо ни  многоканального таймера 21 в состо ние опроса .
После опроса последнего канала таймировани  блок 25 управлени  установит регистр состо ни  многоканального таймера
21в состо ние Опрос закончен.
С приходом очередного ЦС опрос повтор етс . Скорость опроса каналов таймировани  намного выше скорости управлени  блока 11. За счет этого в цикл работы коммутационной системы можно вести измерение
времени по n-независимым каналам и при этом не загружать блок 11 этой операцией. За счет этого в целом повышаетс  производительность системы по установлению соединений и управлению процессами коммутации.

Claims (2)

  1. Формула изобретени 
    1 .Устройство коммутации дискретных каналов с временным разделением, содержащее блоки преобразовани  сигналов приема, первые входы которых  вл ютс  входами устройства коммутации дискретных каналов с временным разделением, а вторые соединены с соответствующими выходами блока синхронизации , выходы блоков преобразовани  сигналов приема соединены с входами мультиплексора групповых трактов, а также мультиплексор , первый переключатель, первый вход которого соединен с выходом передатчика служебных сигналов, информационный вход которого подключен к шине управлени , соединенной с входом-выходом блока управлени  коммутацией, запоминающий блок адресов, первый вход которого подключен к шине управлени , а выход соединен с первым входом информационного запоминающего блока, приемник служебных сигналов, выход которого подключен к шине управлени , демультиплек- сор групповых трактов, выходы которого соединены с входами блоков преобразовател  сигналов передачи, выходы которых  вл ютс  выходами устройства коммутации дискретных каналов с временным разделением , формирователь синхрокомбинаций, запоминающий блок состо ни  каналов и генераторное оборудование, отличающеес  тем, что, с целью обеспечени  возможности установлени  циркул рных соединений, а также предотвращени  несанкционированного доступа к передаваемой информации при нарушении цикловой синхронизации, в него введены второй и третий переключатели, буферный запоминающий блок, сверхгрупповой мультиплексор и сверхгрупповой демультиплесор, при этом выход мультиплексора групповых трактов соединен с входом блока синхронизации , информационный выход которого соединен с одним из входов сверхгруппового мультиплексора, сигнальный выход блока синхронизации соединен с одним из входов мультиплексора, выход свергруппового мультиплексора соединен с вторым входом первого переключател , выход которого соединен с первыми входами второго переключател , буферного запоминающего блока, приемника служебных сигналов и запоминающего блока состо ни  каналов, выход которого соединен с вторыми входами буферного запоминающего блока и приемника служебных сигналов и первым входом 5 запоминающего блока адресов, выход которого соединен с третьими входами приемника служебных сигналов и буферного запоминающего блока, выход которого соединен с вторым входом второго переклю10 чател , выход которого соединен с вторым входом информационного запоминающего блока, выход которого соединен с вторым входом запоминающего блока состо ни  каналов и информационным входом де5 мультиплексора сверхгрупповых трактов, каждый из выходов которого через соответствующий третий переключатель соединен с входом демультиплексора групповых трактов , второй вход третьего переключател  со0 единен с выходом формировател  синхрокомбинаций, выход мультиплексора соединен с третьим входом запоминающего блока состо ни  каналов, управл ющий вход-выход которого через шину управле5 ни  соединен с входом-выходом блока управлени  коммутаций, а выход сигнала цикловой синхронизации генераторного оборудовани  подключен к входу прерывани  шины управлени .
    0
  2. 2.Устройство поп.1, отличающее- с   тем, что, с целью повышени  пропускной способности, в него введен многоканальный таймер, содержащий блок пам ти, счетчик каналов, счетчик таймировани  и блок
    5 управлени , вход-выход которого  вл етс  управл ющим входом-выходом многоканального таймера и подключен к шине управлени , синхровход блока управлени   вл етс  синхровходом многоканального
    0 таймера и подключен к выходу сигнала цикловой синхронизации генераторного оборудовани , при этом информационные и адресные входы блока пам ти подключены соответственно к первым и вторым выхо5 дам блока управлени , третьи выходы которого подключены к управл ющим входам блока пам ти, счетчика каналов и счетчика таймировани  соответственно, выходы счетчика каналов и счетчика таймировани 
    0 соединены с соответствующими входами блока управлени , а выходы блока пам ти соединены с входами счетчика таймировани .
    t t
    t t
    2
    &
    .. |S
    v v
    к
    «i
    СЧ1
    Ј
    г
    СГ5
    a
    ГЧ
    F
    r-Tpg
    I. I....
    e- т
    i i
    3
    5
    Ё
    (W
    .
    Zr
    s
    I K.
    evo
    ZIVTTL
    F
    s s
    ri
    «41
    TL -
    F
    Т
    К шине /
    упра&ле- ни  /7
    Фиг. 2
    О
    Редактор Г.Мозжечкова
    . Переход по состо нию синхронизации
    Фиг Ч- переход по состо нию
    Составитель М.Петрушеваупраблени  or бло/ta п
    Техред М.МоргенталКорректор С.Шевкун
    ИСК
    Фиг.З
SU894712393A 1989-06-27 1989-06-27 Устройство коммутации дискретных каналов с временным разделением SU1663785A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894712393A SU1663785A1 (ru) 1989-06-27 1989-06-27 Устройство коммутации дискретных каналов с временным разделением

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894712393A SU1663785A1 (ru) 1989-06-27 1989-06-27 Устройство коммутации дискретных каналов с временным разделением

Publications (1)

Publication Number Publication Date
SU1663785A1 true SU1663785A1 (ru) 1991-07-15

Family

ID=21457649

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894712393A SU1663785A1 (ru) 1989-06-27 1989-06-27 Устройство коммутации дискретных каналов с временным разделением

Country Status (1)

Country Link
SU (1) SU1663785A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент GB N 1527117, кл. H04Q 11/00, 1981. *

Similar Documents

Publication Publication Date Title
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
US4245340A (en) Data link for digital channel bank systems
US4157458A (en) Circuit for use either as a serial-parallel converter and multiplexer or a parallel-serial converter and demultiplexer in digital transmission systems
CA1101970A (en) Time division line interface circuit
JPS639694B2 (ru)
US3652802A (en) Method of transmitting data over a pcm communication system
JPH02226926A (ja) 多重チャネルpcmタイプのリング上にhdlcフレームを伝送するためのシステム
KR910009004A (ko) 집적된 서비스 디지탈 네트워크(isdn)의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치
US3602647A (en) Control signal transmission in time division multiplex system communications
SU858582A3 (ru) Способ передачи дискретных сигналов и устройство дл его осуществлени
US4307462A (en) Synchronous demultiplexer with elastic dual-memory bit store for TDM/PCM telecommunication system
SU1663785A1 (ru) Устройство коммутации дискретных каналов с временным разделением
US4099029A (en) Asynchronous pcm common decoding apparatus
US5099234A (en) Switching matrix network for digital audio signals
US4092497A (en) Connection network for PCM TDM automatic telephone exchange equipment
US4339815A (en) Multiplex connection unit for use in a time-division exchange
EP1535167B1 (en) Switching arrangement including time-slot buses and several buffers
US5164940A (en) Modular communication system with allocatable bandwidth
EP0409168B1 (en) Elastic store memory circuit
EP0206409A1 (en) Higher order digital transmission system including a multiplexer and a demultiplexer
GB1394894A (en) Synchronising unit for a time-division switching centre
EP0048129A1 (en) Digital concentrator
US4847836A (en) Circuit arrangement for synchronizing the units in the switching exchanges and repeaters of a time-division multiplex transmission system
US3790716A (en) Synchronization circuit for a pcm-tdm exchange
RU2078401C1 (ru) Синхронный адаптивный мультиплексор