JPS5814120B2 - 時分割交換センタ用信号転送方式 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術的背景〕 本発明は一般的にいえば時分割交換センタに用いる信号
転送方式に関するものであり、特にこのセンタに与えら
れた少なくとも１つのマルチレジスタを含む時分割交換
センタへのアクセスを有する１つ以上のマルチプレツク
ス・ハイウエイの間の「ライン」信号転送方式に関する
ものである。

電話呼出しの設定、保持及び復旧は特に交換センタ間の
信号伝送を必要とする。

これに関して、通常、呼びまたは呼びがセンタ間で用い
るチャネルの状態に一般的に関する信号を「ライン」信
号と呼び、受信宛先（加入者番号、呼びのクラス、等を
いう）とそのルート割当て状態（渋滞、ふさがり状態、
あき加入者、等）に関する信号を「レジスタ」信号と呼
びこれらの間を区別する。

この区別はあまり一般的でなく、電話回路網によって異
なるが、多周波信号を用いる回路網においては代表的で
あると思われる。

レジスタ信号は呼び設定期間中の音声周波信号として交
換され、ライン信号は呼びの全時間の間交換される他の
すべての信号に関係する。

ライン信号は、普通呼出しチャネルに恒久的に接続され
た装置間に交換され、レジスタ信号は一時的にのみその
チャネルに接続される複雑な装置を必要とする。

１つの呼出しがパルス符号変調（ＰＣＭ）マルチプレツ
クス・ハイウエイを用いるとき、ライン信号は信号チャ
ネルによって伝送されるがレジスタ信号は通話チャネル
を用いる。

３０チャネルＣＥＰＴ形のＰＣＭハイウエイは３２の等
しいタイムスロットに分割された１２５μＳの再帰的フ
レームに基いている。

各タイムスロットは８つの２進数字すなわちビットの伝
送をできる。

各フレームの最初のタイムスロットはフレーム同期のた
めに用いられる。

１７番目のタイムスロットは信号チャネルのために用い
られる。

他の３０のタイムスロットは３０の通話チャネルに対応
する。

チャネルからチャネルの信号の場合に、多重フレームを
構成する１６の連続するフレームの１７番目のタイムス
ロットは３０通話チャネルのライン信号を伝送できる。

多重フレームのこれらの１７番目のタイムスロットによ
って供給される１６個の８ビットの組合せのうち、最初
のものは多重フレーム同期のために用いられ、他の１５
の各々は２つの異なった通話チャネルのライン信号を搬
送し、従って１通話チャネルに対して４ビットを伝送で
きる。

この形式のハイウエイが到達する時分割交換センタにお
いては、ライン信号は、それを集めてＰＣＭハイウエイ
と交換センタ中央制御装置との間のインターフエイス装
置として働いているライン信号制御装置によってセンタ
の入力に供給される。

しかし、レジスタ信号は、マルチレジスタを呼出す。

呼び設定段階において、通話チャネルは・センタを通し
てレジスタ信号の音声周波信号（ＰＣＭの形をしている
）を受送信するマルチレジスタのアクセスへ接続され、
マルチレジスタは通話チャネルと中央装置との間のイン
クフエイス装置として働く。

ジー・エベノイ（ Ｇ． Ｅｐｅｎｏｙ ）の米国特許
第３，９ ７ ０，７ ９ ８号（１９７６年７月２０
日）［高速データ伝送方式に用いる交換処理接続点」を
記載している。

この方式はデータを制御信号から伝送を受けるときに分
離し、次にデータを適当な制御信号で再結合する。

従来の技術を代表する他の特許は第４，０ ０ ２，８
４ ６号；第３，９９７，７２８号；第３，９ ８
８，５ ４ ４号；第３，９ ８ ４，６ ４ ２号；
第３，９ ７ ０，７ ９ ９号；第３，９ ５ ２，
１ ６ ２号；第３，９ ２ ５，６ ２ ０号及び第
３，９ ２ ２，４ ９ ７号である。

〔発明の概要〕

本発明による方式はマルチプレックス・ハイウエイとマ
ルチレジスタとの間で両方向にライン信号を転送できる
。

このシステムはレジスタ信号段階（すなわちレジスタフ
エイズにおいて）において通話チャネルのライン信号を
対応する信号チャネルとマルチレジスタとの間に両方向
に伝送できるので、マルチレジスタはこの通話チャネル
に関する信号交換における唯一のインターフエイスであ
る。

この結果は２つではなく唯一のインターフエイスを有す
る中央装置における信号処理の簡易化である。

信号情報をすべてもっているマルチレジスタは、そのと
き非常に大きな自主性をもつことができるので、信号機
能の分配においてより大きな融通性が得られる。

本発明の信号転送方式の１つの特徴は、１通話チャネル
当り１セルを有する信号記憶装置がライン信号の記録の
ために設けられているので、少なくとも１つの記号メモ
リセルが各通話チャネルに対して中央装置から来て当該
チャネルがレジスタフエイズにあるかどうかを示す情報
を記録するために与えられること、及び前記記号メモリ
セルの内容によって制御される転送機構が通話チャネル
に特有の信号記憶装置の前記セルと交換センタ側にある
マルチプレツクスハイウエイとの間に情報転送を当該通
話チャネルのタイムスロットの１ビットで設定するため
に与えられることにある。

このビットは都合よいことにこのタイムスロットの上で
伝送される符号化組合せの最下位ビットである。

信号チャネルは通話チャネル用の幾つかのライン信号ビ
ットをマルチフレームの時間に搬送するので、前記手段
によってなされた転送は１フレーム当り１信号ビットに
関係するが、追加の手段が前記ライン信号ビットの引続
く転送に対して与えられる。

好ましい形の実施例において、前記追加手段は１６ビッ
トライン信号伝送メッセーシヲ構成するように取付けら
れる。

すなわちマルチフレームがもっているフレームと同数の
ビットをもっている。

そしてこのメッセージは識別を簡単にするフォーマット
ビットと共に前記ライン信号ビットを含んでいる。

〔発明の実施例〕

第１図のブロック線図は本発明を適用できる時分割交換
センタを示している。

ＰＣＭハイウエイがこのセンタに接続されて、そのセン
タはこれらのＰＣＭハイウエイによって搬送される時分
割チャネル間に呼びを設定する。

各外部ハイウエイｊｍｅには各伝送方向に向うデジタル
伝送チャネルがある。

それは交換センタにおいて同期を与える個別のハイウエ
イ装置ＪＥへ接続されるので装置ＪＲのレベルにおいて
２つの入・出伝送チャネルが市内基準フレームにおいて
同期される。

ハイウエイ装置はリンクｃｊｅによって、中央装置ＵＣ
へ接続されたハイウエイ制御回路ＣＪに接続されている
。

中央装置ＵＣは蓄積プログムム・デジタルプロセッサで
あって交換センタにおいて行われるすべての操作、例え
ば、接続、保持、呼びの復旧、信号交換またはすべての
補助機能を直接または間接に制御する。

回路ＣＪは中央装置にＰＣＭハイウエイへのアクセスを
与える働きをする中央装置ＵＣの周辺副装置であると考
えることができる。

回路ＣＪには外部ハイウエイｉｍｅからくる入ライン信
号情報をハイウエイ装置ＪＥから受信する手段と、この
情報を蓄積する装置と、それを中央装置ＵＣへ伝送する
装置とが設けられている。

それにはまた中央装置ＵＣからライン信号情報を受けて
伝送する手段と、その情報を蓄積する装置と、それを外
部ハイウエイ辺りの出チャネルに再伝送する装置とがあ
る。

ライン信号に関しては、従ってハイウエイ制御回路ＣＪ
は外部ハイウエイｊｍｅと中央装置ＵＣとの間のライン
信号制御装置の役割とインターフエイス装置の役割とを
する。

ハイウエイ装置ＪＥは内部ハイウエイｊｍｉによって接
続回路網ＲＣＸへ接続される。

回路網ＲＣＸには他の内部ハイウエイ（ｊｍｉ’，ｊｍ
ｒ）も接続されている。

回路網ＲＣＸはリンクｃｒｘを経て中央装置ＵＣによっ
て制御され、それが中央装置ＵＣから受ける順序に従っ
て、それはこれらの異なるハイウエイの時分割チャネル
の間に双方向の接続を設定する。

第１図の交換センタにはまた双方向の内部ハイウエイｊ
ｍｒによって回路網ＲＣＸに接続された少なくとも１つ
のマルチレジスタハイウエイ装置ＪＭＲがある。

この装置は外部ハイウエイへアクセスをもたないが簡易
化された形であり、装置ＪＥとほぼ同じ役をする。

それはマルチレジスタＭＲに接続され、マルチレジスタ
ＭＲはリンクｃｍｒにより中央装置ＵＣに接続されてい
る。

マルチレジスタＭＲの本質的機能はレジスタ信号の交換
である。

ｊｍｅのような外部ハイウエイの時分割チャネルはそれ
が呼びを設定するために捕促されると、ライン信号の枠
組内で信号の交換を引起すものであり、それは内部ハイ
ウエイｊｍｒの時分割チャネルへ接続される。

マルチレジスタハイウエイ装置ＪＭＲによってマルチレ
ジスタＭＲはレジスタ信号を送受信するためにこのチャ
ネルにアクセスをもつことができる。

これらのレジスタ信号の操作においては、マルチレジス
タＭＲは中央装置ＵＣと内部ハイウエイｊｍ ｘ−の時
分割チャネルの各々の間でインターフエイスの役をする
。

レジスタ信号は通常通話チャネルの上の音声周波信号の
伝送によって行われる。

内部ハイウエイｊｍｒの双方向時分割チャネルの上では
、これらの信号はＰＣＭ標本として送られる。

従ってマルチレジスタＭＲは、内部ハイウエイｊｍｒの
チャネルの各々に対して、これらのＰＣＭ標本を発生し
伝送することと、それらの標本に対応する音声周汲信号
を認識することとの機能を持って、それらを受けること
を中央装置ＵＣに指定する。

この時間の間は、ライン信号は継続する。

外部ハイウエイの時分割チャネルに関係するレジスタ信
号の交換が成されると、この時分割チャネルが、それが
接続されていた内部ハイウエイｊｍｒの時分割チャネル
から、したがってマルチレジスタＭＲから切り離され、
次に別の外部ハイウエイ（または同じハイウエイ）の時
分割チャネルへ接続されて呼びを設定できる。

呼びはもはやライン信号の枠組内に作られたライン信号
による以外は制御されないことになる。

したがって中央装置ＵＣはライン信号をハイウエイ制御
回路ＣＪを用いて外部ハイウエイと交換し、レジスタ信
号をマルチレジスタＭＲを介して交換する。

先に示したように、いつでも中央装置が各呼びチャネル
に対して唯一のインタフェースを介して信号交換を行な
い得ることが望ましい。

外部ハイウエイの時分割チャネルがマルチレジスタＭＲ
のアクセスへ接続されるとき、マルチプレツクス・ハイ
ウエイのこの時分割チャネルのライン信号をマルチプレ
ツクス・ハイウエイカラマルチレジスタＭＲに、および
その逆に送るために用いる手段が設けられている。

したがってマルチレジスタＭＲは、これがレジスタ・フ
エーズにある限り、中央装置と時分割チャネルとの間の
唯一のインターフェースとなる。

本発明の基礎となっている信号情報の転送の原理を説明
するために次に第２図を参照する。

第２図の上側の線ＴＴはＩＴ０〜ＩＴ３１という等しい
長さの３２のタイムスロットからなる時分割フレームを
作るためのタイムスライスｔを示す。

フレームの時間は１２５μｓで、各タイムスロットの時
間は３．９μＳである。

ＣＥＰＴ型ＰＣＭハイウエイの場合、タイムスロットＩ
ＴＯはフレーム同期のために使用され、タイムスロット
ＩＴ１６は信号情報のために使われ、他の３０のタイム
スロットはそれぞれ１通話チャネルの媒体として使われ
る。

ＩＴ１６／ＩＴ１７と書いてある線はｂ１〜ｂ８という
８ビットが伝送される各タイムスロツト内のタイムスラ
イス１を示すために拡大目盛でタイムスロットＩＴ１６
とＩＴ１７を記載している。

線ＴＴ０〜ＴＴ１５はマルチフレームを形成する連続す
る１６のフレーム中のタイムスロットＩＴ１６とＩＴ１
７の中で伝送される情報を示す。

タイムスロットＩＴ１６はライン信号のために使用され
る。

本発明を適用するチャネル信号方式によるチャネルの場
合は、タイムスロットＩＴ１６は、フレームＴＴＯの中
で同期組合せ「００００ｗｘｙｚ」を運び、次にフレー
ムＴＴ１〜ＴＴ１５の中で３０の通話チャネルのライン
信号情報を搬送スる。

ｉをマルチフレームの中のフレームの番号とすると、Ｉ
Ｔ１６につきランクｉとｉ＋１６の２つのチャネルに対
する２群の４ビットの情報が次々に搬送される。

各チャネルの４つの信号ビットは割当てられている通話
チャネルの数を伴った文字Ａ，Ｂ，Ｃ，Ｄで書いてある
。

第１図を参照すると、信号受信状態にあるハイ
ウエイ制御回路ＣＪはハイウエイ装置ＪＥにおいてタイ
ムスロットＩＴ１６の間に供給される情報を標本化し、
フレーミング組合せ「００００ｗｘｙｚ」を識別し、次
いで３０セルの信号記憶装置の中に同期組合せの次に来
る３０群の４ビットを蓄積する。

このようにして、ライン信号情報は１マルチフレーム当
りただ１回、すなわち２ｍｓごとに１回、情報を要求す
る中央装置ＵＣで処理し続けられる。

本発明の原理は、レジスタ・フエーズにあるチャネルの
信号情報をマルチレジスタの方へ通話チャネルのビット
スロットの１つによって転送する手段を提供することに
ある。

１例としてタイムスロット■Ｔ１７によって選ばれる通
話チャネルを考えてみる。

転送はタイムスロットＩＴ１７のビットｂ８によって行
なわれる。

したがって第２図の線ＴＴＯ〜ＴＴ１５によって示され
るように、このビット旦８による１６ビットが信号マル
チフレームの１６フレームのそれぞれのタイムスロット
■Ｔ１７を用いて転送できる。

信号チャネルが１フレーム当り１ビットだけ供給すれば
、このビットを繰返し、タイムスロットＩＴ１ ７のビ
ット旦８によって１マルチフレーム当り１６回転送でき
る。

それは数ビットを供給するので、受けられるビットが循
還的に転送されることを見越すことができる。

本発明はフォーマットビットと他の目的に利用できるそ
の他のビットとマルチフレームの中に受取られる４つの
信号ビットを含む１６ビットのメッセージを転送するこ
とを優先的に提案するものである。

第２図では、このメッセージがＩＴ１７のビット旦８に
対応するスロットの下に示されている。

それはフレームＴＴ０，ＴＴ１などの中の０と、フレー
ムＴＴ８の中の１などと、ＩＴ１７によって伝送される
チャネルの４つのライン信号ビットＡ１７，Ｂ１７，Ｃ
１７，Ｄ１７とを含む。

４つのライン信号ビットはフレームＴＴＩのＩＴ１６に
受け取られて信号記憶装置に蓄積されていたものであり
、それらはフレームＴＴ１２〜ＴＴ１５の中で伝送され
る。

マルチレジスタＭＲは、このメッセージを受けその種々
の部分とＭＲが中央装置ＵＣで自由に使えるように信号
記憶装置のセルの中に蓄積できる特にビットＡ１７〜Ｄ
１７とを識別する。

次に信号受信の代りに信号発信を考えると、本発明の原
理は逆になっている伝送方向に同じような方法で適用さ
れる。

中央装置は、マルチレジスタに伝送されるべき４ビット
を供給する。

このマルチレジスタが通話チャネルのビット旦８によっ
て１６ビットのメッセージを構成して発信方向に伝送す
る。

前記４ビットはＩＴ１７の中で装置ＪＥに達し、そこで
この４ビットをフレームＴＴ１のＩＴ１６の期間中に内
部ハイウエイｊｍｒに送られるように、このＩＴ１７に
割当てられた信号メモリセルの中で、４つのライン信号
ビットを書込む転送手段によって標本化される。

通話チャネルのビット互８の上のライン信号の転送は、
レジスタ信号を妨げない。

事実このビット旦８は、各ＩＴによって転送される組合
せの最下位ビットである。

ところで、レジスタ信号は、狭帯域音声周波信号の伝送
を始めさせ、その標本は性質を大して落さずに、８ビッ
ト・コーデングにつき７ビットだけの最下位のビットを
捨てて符号化された組合せによって表わすことができる
。

したがって、レジスタフエーズにおいては、マルチレジ
スタは通話チャネルのビットｂ１〜ｂ７についてのレジ
スタ信号交換とビットｂ８についてのライン信号交換を
前述のような簡単に説明した方法で同時に実行する。

第３図を参照すると、本発明によるこのライン信号の転
送を実現するために与えられた基本的装置の実施例が記
載してある。

第３図の線図は受信方向に用いられる装置のみを示して
おり、同様の装置が送信方向にも設けられる。

第３図には、ハイウエイｊｍｅ ． ｊｍｉ ， ｊｍ
ｒ ：ハイウエイ装置ＪＥ，マルチレジスタハイウエイ
装置ＪＭＲ：ハイウエイ制御回路ＣＪ：回路網ＲＣＸお
よび第１図のマルチレジスタＭＲがある。

ハイウエイ制御回路ＣＪには、信号記憶装置ＭＳＲと記
号記憶装置ＭＫＪが示されている。

信号記憶装置ＭＳＨには外部ハイウエイｊｍｅの通話チ
ャネル当り少なくとも１個のセルが設けられている。

各セルは外部ハイウエイｊｍｅから受信された、特定の
通話チャネルに割当てられる信号情報を記録するために
設けられている。

この情報はリンクｒｓｊによってハイウエイから結合さ
れ、タイムスロットＩＴ１６，ＴＴｉと書いてある命令
によって記録される。

図に示されていないクロツク装置から与えられるこの命
令は、時分割スライスに関する同じ種類の他のすべての
命令と同様にタイムスロツトＩＴ１６の期間にリンクｒ
ｓｊに供給された情報がマルチフレーム中のフレームの
行ＴＴｉから導かれた２つのアドレスに記録されるべき
であることを指定する。

前述のようにフレームＴＴｉのタイムスロットＩＴＩ
６は、タイムスロットＩＴｉとＩＴｉ＋１６の中で搬送
される２つの通話チャネルに関するライン信号情報を供
給する。

したがって信号記憶装置ＭＳＲの制御回路がアドレスセ
ルｉの中のタイムスロットＩＴ１６の最初の４ビットを
次にアドレスセルｉ＋１６の中の次の４ビットを連続的
に書込むために設けられる。

この様に蓄積された信号情報は、中央装置ＵＣがリンク
ｃｊｅを介してラインｃｌによって適当な命令（アドレ
ス、読取り命令）を送ることによって読取られ、ライン
ｌｌによって読出された情報を中央装置が利用できる。

さらに、信号記憶装置ＭＳＲは、タイムスロット■Ｔの
ビット旦８の期間に与えられた命令ＩＴｎｂ８によって
各タイムスロットＩＴにおいて読出され、そのアドレス
は、フレームの中のタイムスロットＩＴのタイムスロッ
ト番号Ｉ Ｔ ｎである。

読み取られた信号情報は導体Ｉに供給される。

記号記憶装置ＭＫＪは、外部ハイウエイｉｍｅの１通話
チャネル当り１セルを持っている。

各セルには中央装置ＵＣによってリンクｃｊｅのライン
ｍｌ３を介して書込まれた１つ以上のビットがある（ア
ドレス、書込み命令及び書込まれるべき情報）普通には
、このビットの値はＯである。

しかし、通話チャネルがマルチレジスタＭＲに接続され
ると、中央装置は１を書込み、通話チャネルがマルチレ
ジスタから切離されると再び０を書込む。

記号記憶装置ＭＫＪは、各タイムスロツｌ−ＩＴにおい
て、命令ＩＴｎ，ｂ８によって信号記憶装置ＭＳＲと同
時に読出される。

このようにして得られた記号ビットは、導体害に送られ
る。

その値は、レジスタフエーズにある通話チャネルに対し
て、しかもビットｂ８のために予定されたタイムビット
の間だけ１である。

通常は、導体害のレベルは０になっており、ＡＮＤゲー
ト画は抑止されている。

ＮＯＴ回路中は、ＡＮＤゲートｐｔｄの阻止を解く信号
を与える。

従ってハイウエイ装置ＪＥの交換機側の出力は、ＡＮＤ
ゲート画とＯＲゲートｐｍとによっテ内部ハイウエイｊ
ｍｌの受信チャネルと回路網ＲＣＸとに接続されている
。

従ってレジスタ・フエーズにないすべてのチャネルにつ
いては、装置ＪＥの出力が内部ハイウエイｊｍｉと回路
網ＲＣＸに接続されたままであるから、信号転送機構は
働かない。

しかし、レジスタ・フエーズにある通話チャネルについ
ては、このチャネルを通しているＩＴｎの間、ただしこ
のＩＴのビット旦８に予定された期間だけ、導体中のレ
ベルは１にセットされる，次に、ＮＯＴ回路中によって
、ＡＮＤゲート画が阻止され、ＡＮＤゲートｐｔｓが阻
止を解かれる。

信号記憶装置ＭＳＲから来て、この瞬間に導体ｂｔｓの
上にある信号情報は、従って、ＡＮＤゲートｐｔｓとＯ
Ｒゲートｐｍとによって内部ハイウエイｊｍｉの上を伝
送される。

それは外部ハイウエイｊｍｅから来て、装置ＪＲによっ
てタイムスロットＩＴｎの中で供給された組合せのビッ
ト互８の代りをし、これは前記原理を適用したものであ
る。

マルチレジスタＭＲには、信号記憶装置ＭＳＬとレジス
タ信号処理回路ＴＭＳＢとがある。

ＴＭＳＢは直接本発明と関係していないので説明は省略
する。

それに関しては、中央装置ＵＣがレジスタ信号方式の枠
内で受けた信号についての知識を得るのに用いるリンク
ｌｅとｃｅが設けられていることだけに言及した。

信号記憶装置ＭＳＬは、信号記憶装置ＭＳＲと全く同様
に１時分割チャネルにつき１セルを持っているが、それ
はハイウエイｊｍｒの時分割チャネルに関する問題であ
る。

マルチレジスタＭＲに接続された時分割チャネルは、こ
れだけのことによってすべてレジスタ・フエーズにあり
、ライン信号の転送が動作状態にあるので、記号記憶装
置を必要としない。

ハイウエイｊｍｒの各タイムスロットＩＴのビットｂ８
に対応する期間の間、命令ＩＴｐ ，ｂ８（アドレス、
読取り命令）は上述のように導体ｒｓｅに現われたライ
ン信号情報を適当なメモリセル中に記録させる。

中央装置は、信号記憶装置ＭＳＨにおけると全く同様に
、ラインらと図によってこの情報についての知識を得る
。

この情報は、同じ時分割チャネルに対して回路ＴＭＳＢ
によって供給された情報に加えることができる。

なお、マルチレジスタＭＲは同時にライン信号とレジス
タ信号を自由に処理できるので、それはそれらの信号を
統合された方法でＵＣに与えるためにそれらの信号を結
合できるかまたは中央装置を用いないで自律的にある種
の処理動作もしくは信号動作を行なうことさえできる。

これは本発明によって与えられた利点の一部である。

したがって第３図を参照して上に説明した本発明の実施
例は、レジスタ・フエーズにあるライン信号をマルチレ
ジスタＭＲの方向に簡単な手段によって転送できるよう
にする。

それは、その手段が１時分割記憶装置について１ビット
を有するただ１つの記憶装置とＰＣＭハイウエイのレベ
ルにあるいくつかのゲートとマルチレジスタの中のライ
ン信号蓄積記憶装置とを含むからである。

信号記憶装置ＭＳＲとＭＳＬとの間の信号転送は、詳細
は省略するが、１フレームあたり１ビットの割合で行な
われることを述べた。

これは信号記憶装置ＭＳＨの中に記録されたライン信号
が１マルチフレーム当り１ビットを含むだけならば十分
なはずである。

次にこのビットは冗長であるが特別の装置に費用をかけ
ることのないこの方法で１６回転送される。

代りに図示してはいないが、信号記憶装置ＭＳＨの出力
部と信号記憶装置ＭＳＬの入力部にフレーム交互回路を
設けることによって２つのビットを交互に転送すること
もできる。

またたとえば、ＣＥＰＴの４つのライン信号ビットの時
分割多重送信をすることもできる。

しかし本発明では、むしろ、たとえば第２図に関して説
明したフォーマットに従って、すなわち１６フレームの
マルチフレームで伝送された１６ビットのメッセージに
よって構成されたメッセージの中の１通話チャネル当り
数ビットのライン信号のこの転送を、当該通話チャネル
に割当てられた各タイムスロットＩＴのビットｈ８とし
て、１フレーム当り１ビットの割合ですることが好まし
い。

この目的に必要な装置を１例として第３図のハイウエイ
制御回路ＣＪの中に追加された補充装置だけを示す第４
図と、第３図のマルチレジスタＭＲに追加されるべき補
充装置だけを示す第５図とによって説明する。

第４図に見られるように、ハイウエイ制御回路ＣＪでは
、これら補充装置は計数装置ＣＴとマルチプレクサＭＵ
Ｘを含むだけである。

マルチフレームの始めに信号ＴＴＯによってクリアされ
た計数装置ＣＴは、そのあと各ＩＴＯで歩進される。

この計数装置は、４段の計数段すなわち前段の３段ｃｔ
０〜ｃｔ２（ｃｔＯ／２）と最終段ｃｔ３とを有し、し
たがってマルチフレームの１６フレームを計数する。

マルチプレクサＭＵＸは左側に設けられた入力の１つを
右側にある単一の出力へ接続する回路であって、その接
続はマルチプレクサＭＵＸが計数装置ＣＴの計数段ｃｔ
Ｏ／２から受けるアドレス鈎により、しかも計数装置Ｃ
Ｔの計数り３からエネーブル信号リ１をも受ける場合に
行なわれる。

この場合には、信号記憶装置ＭＳＲ（第３図）は４つの
出力を有し、このＩＴによって搬送されるチャネルのた
めに受けた４つの信号ビットを各ＩＴのビット旦８に与
える。

マルチプレクサＭＴＪＸはこれらの４つの出力とライン
信号の転送に使われる導体ｂｔｓ （第３図参照）との
間に挿入される，この動作は第２図に関してすでに説明
したメッセージ ００００ ００００ １１１１ ＡＢＣＤに対応
する。

このフォーマットは計数装置ＣＴによって決められる。

マルチフレームの最初の８フレームの間、計数装置ＣＴ
の計数段り３は位置Ｏのままである。

したがってマルチプレクサＭＵＸのエネーブル人力は０
であり、駆動されない。

それ故導体ｂｔｓはレベルＯのままである。

レジスタフエーズにあるチャネルはどれも、転送された
信号ビットが０である。

したがって信号メッセージは８つのビットＯによって始
動する。

次に、計数段ｃｔ３が１になり、マルチプレクサにエネ
ーブル入力を与える。

次にマルチプレクサが１フレームづつレベル１へ接続さ
れた４つの人力と導体ｂｔｓを接続し、そのあと信号記
憶装置ＭＳＨの信号ビットＡ，Ｂ，Ｃ，Ｄを供給する出
力に順次に接続された４つの人力と導体抑を接続する。

これによって、レジスタフエーズにあるすべての信号チ
ャネルに対し、転送された信号メッセージは４つの１が
連続し、次に信号ビットＡ，Ｂ，Ｃ，Ｄがそれに続いて
いる。

マルチレジスタＭＲにおいては、第５図の例によれば、
追加装置として１時分割チャネル当り１つの１６ビット
語を記録する記憶装置、シフトレジスタＲＦＳおよびい
くつかのゲートが設けられでいる。

各時分割チャネルに対して、記憶装置ＭＫＳは信号ＩＴ
ｐ，ｂ７（アドレス、読取り命令）の命令によって読取
られ、読取られた情報は命令友７によってレジスタＲＦ
Ｓに書込まれる。

この読取りのすぐ後のビットｂ８に対応する期間の間、
信号〉８は、レジスタＲＦＳの中の導体墜（第３図参照
）に存在するビットを入力することを、１ステップ左へ
移ることによって命令する。

次に、信号ＩＴｐ，ｂ７（図示してない装置によって一
時的に保持された読取りと同じアドレス、読取り命令）
によって、レジスタＲＦＳの内容は先に読取られた場所
に記録される。

これらの装置によってレジスタＲＦＳの中で内部ハイウ
エイｊｍｒの各時分割チャネルに対してライン信号を運
ぶビット８がマルチレジスタＭＲに到達する瞬間に、受
信した最後の１６の信号ビットの状態を更新できる。

１６フレームごとに１回、レジスタＲＦＳは与えられた
チャネルに対して完全な信号転送メッセージを含んでい
る。

８つのビット０を受取るＯＲ形の制御ゲートｐｃｆは、
レベル１に続＜ＮＯＴ回路回にレベル０を供給する。

ＡＮＤゲートｐｃｔは、信号記憶装置ＭＳＬの中の書込
み命令に使われる信号ｂ１（次の時分割チャネルのビッ
トｂ１）の伝送を制御するＡＮＤゲートｐｃｌの阻止を
解くレベル１を供給する。

アドレスはＩＴｐ’であり、丁度終ったＩＴを有する時
分割チャネルのアドレスである。

書込まれる情報はレジスタＲＦＳの４つの右側の段階に
よって供給され４つの信号ビットＡ，Ｂ，Ｃ，Ｄで形成
される。

したがって、上に説明したように、転送されたライン信
号情報は、中央装置ＵＣの処理通りに記憶装置ＭＳＬに
書込まれるが、第３図に関して前に示されたマルチレジ
スタＭＲ内のすべての処理のために書込まれる。

以上の説明はもっぱら受信方向へのライン信号の転送に
ついて行なわれているが、発信方向へのライン信号の転
送にも同様な装置が必要である。

すなわち伝送されるべき信号が準備されるＭＳＬと同様
な出信号記憶装置に関して第３図のマルチレジスタＭＲ
を変形する第５図の装置と、外部ハイウエイｊｍｅの上
を伝送されるべき信号ビットが書込まれるＭＳＲと同様
なライン信号送信記憶装置に関して制御回路ＣＪを変形
させることになる第４図の装置とが設けられる。

以上の説明は単なる例示として記載されたものであって
、本発明を限定するものではなく、多くの変更が本発明
の技術的範囲を逸脱することなく予想できることは明ら
かである。

変更の幾つかについて述べると、実際には記憶装置の演
算モードは、選ばれる技術に左右される。

交換操作、すなわちゲートの種類と論理素子のレベルと
に関する限りは同じである。

記憶装置と論理手段の折衷によってある機能を行なうよ
うに変更できる。

したがって第５図の装置は１６ビットの時分割記憶装置
を必要とするけれども論理回路は少なくてすむ構成であ
るが、これを受信された信号に従ってこのンーケンスを
進ませるように動作するさらに複雑高価な論理回路を使
用してその代りに時分割チャネルメッセージ受信シーケ
ンスを記憶する記憶装置は小さいものに置換することも
可能である。

与えられるデータ、コード及びフォーマットはすべて適
用先に従って最終的には変化する。

【図面の簡単な説明】

第１図は本発明を適用できる時分割交換センタのブロッ
ク線図、第２図はライン信号転送方式の原理を示す線図
、第３図は本発明による装置の簡易実施例の線図、第４
図は１６ビット・メッセージのライン信号転送のための
第３図の回路ＣＪの変形の図解線図、第５図は第４図の
装置によって形成されたメッセージを受けるための第３
図のマルチレジスタＭＲの変形の図解線図である。 ＪＥ……ハイウエイ装置、ＣＪ……ハイウエイ制御回路
、ＵＣ……中央装置、ＲＣＸ……接続回路網、ＪＭＲ…
…マルチレジスタ・ハイウエイ装置、ＭＲ……マルチレ
ジスタ、ＭＳＲ……信号記憶装置、ＭＫＪ……記号記憶
装置、ＭＳＬ…… 信号記憶装置、ＴＭＳＥ……レジス
タ・信号処理回路、ＣＴ……計数器、ＭＵＸ……マルチ
プレクサＲＦＳ……送りレジスタ、ＭＫＳ……記憶装置
、ｐｔｓ，ｐｔｄ……ＡＮＤゲート、ｉｔｓ……ＮＯＴ
回路、ｐｍ……ＯＲゲ゛一ト。

Claims (1)

1. 【特許請求の範囲】 １ 信号用チャネルと複数の通話用チャネルとを有する
   少なくとも１つのＰＣＭマルチプレックスハイウエイと
   ；前記通話チャネルの任意の１つを他の通話チャネルの
   １つに選択的に接続する回路網手段と；レジスタ・フエ
   ーズにある通話チャネルのレジスタ信号情報を受け取る
   少なくとも１個のマルチレジスタと；前記回路網および
   前記少なくとも１個のマルチレジスタにアクセスを有す
   る中央処理装置と；（ａ）第１の複数の信号メモリセル
   を具備する信号記憶装置、（ｂ）第２の複数の記号メモ
   リセルを具備する記号記憶装置、（ｃ）各信号メモリセ
   ル中に対応する通話チャネルのライン信号情報を蓄積す
   る手段、（ｄ）対応する通話チャネルに用いられ、前記
   中央α理装置によって供給され、前記対応する通話チャ
   ネルがレジスタフエーズにあるとき、あらかじめ定めら
   れた値を有する情報ビットを各記号メモリセルに蓄積す
   る手段、（ｅ）前記対応する通話チャネルのあらかじめ
   定められたビットタイムスロットの間１つの通話チャネ
   ルに対応する前記複数の信号メモリセルと記号メモリセ
   ルの各々を読取る手段、および（ｆ）あらかじめ定めら
   れた値を有する対応する前記記号メモリセルに蓄積され
   た情報ビットに応じて信号メモリセルに蓄積されたライ
   ン信号情報を前記マルチプレックス・ハイウエイを通し
   て伝送するスイッチ手段を具備するライン信号制御装置
   と；対応する通話チャネルの中を伝送された情報の中の
   信号ビットを選択し、前記ライン信号ビットを前記対応
   するチャネルに用いるレジスタ信号情報と共に前記マル
   チレジスタへ伝送する手段とを具備する時分割交換方式
   用信号転送方式。 ２ 前記信号記憶装置の出力部と前記スイッチ手段との
   間に接続されたフレーム数計数装置を具備しこのフレー
   ム数計数装置の状態に従っていくつかの連続するフレー
   ム中のいくつかの信号ビットを連続的に転送する如く構
   成されている特許請求の範囲第１項記載の信号転送方式
   。 ３ 前記フレーム数計数装置が同一通話チャネルに関係
   する信号情報のＰＣＭマルチプレツクス・ハイウエイの
   信号チャネルの上の伝送期間内にあるフレームと同じ数
   の状態を有する計数装置を含む特許請求の範囲第２項記
   載の信号転送方式。 ４ ライン信号の転送が行なわれる前記ビット・タイム
   ・スロットが通話チャネルのタイム・スロットにある最
   下位ビットのタイム・スロットである特許請求の範囲第
   ２項または第３項記載の信号転送方式。