JPS6282835A - 時分割多方向多重通信方式 - Google Patents
時分割多方向多重通信方式Info
- Publication number
- JPS6282835A JPS6282835A JP22399485A JP22399485A JPS6282835A JP S6282835 A JPS6282835 A JP S6282835A JP 22399485 A JP22399485 A JP 22399485A JP 22399485 A JP22399485 A JP 22399485A JP S6282835 A JPS6282835 A JP S6282835A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- master station
- slave station
- parity information
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、１つの親局と複数の子局からなる時分割多方
向多重通信方式に関し、特に親局受信部の障害を確実に
検出する事を可能とした時分割多方向多重通信方式に関
する。
向多重通信方式に関し、特に親局受信部の障害を確実に
検出する事を可能とした時分割多方向多重通信方式に関
する。
（従来の技術）
第２図は本発明を適用する時分割多方向多重通信方式の
概念を示す図である。本図の方式において、親局からは
時分割信号を多方向に一斉に送出し、各子局は親局から
送られて来た信号と同期をとシ、タイミング信号を再生
する事により自局側当分の信号を取出している。又各子
局は上記タイミング信号を基準として予め各子局に割当
てられた時間ｓＩＰ＾ｒ ＳＦＢ＋ ・・・・・・Ｓ
ＦＮだけ信号を送出し、親局において各子局から送られ
て来た信号Ａ、 Ｂ・・・・・・Ｎが図中の信号Ｓの
如く時間軸上に順番に並ぶ様に制御される。図中のＦは
信号Ｓの１フレームを示し、５ＦＩＡ２８ＦＮはサブフ
レームで、１フレーム内において各子局に割当てられた
時間を示し、父上記サブフレームはｌフレーム内におい
て２ケ所以上割当てられる場合もある。
概念を示す図である。本図の方式において、親局からは
時分割信号を多方向に一斉に送出し、各子局は親局から
送られて来た信号と同期をとシ、タイミング信号を再生
する事により自局側当分の信号を取出している。又各子
局は上記タイミング信号を基準として予め各子局に割当
てられた時間ｓＩＰ＾ｒ ＳＦＢ＋ ・・・・・・Ｓ
ＦＮだけ信号を送出し、親局において各子局から送られ
て来た信号Ａ、 Ｂ・・・・・・Ｎが図中の信号Ｓの
如く時間軸上に順番に並ぶ様に制御される。図中のＦは
信号Ｓの１フレームを示し、５ＦＩＡ２８ＦＮはサブフ
レームで、１フレーム内において各子局に割当てられた
時間を示し、父上記サブフレームはｌフレーム内におい
て２ケ所以上割当てられる場合もある。
第３図は、第２図の如き時分割多方向多重通信方式に用
いられる従来例による親局及び子局の構成を示すブロッ
ク図で、第３図（ａ）に子局を、同図（りに親局を示す
。第３図（ｂ）の親局において、送信フレーム変換回路
１０９は親局に入力された入力デジタル信号を第２図中
の信号Ｓの如き伝送路フレーム構成に変換する回路、１
１０はフレーム同期信号多重化回路で、フレーム同期信
号発生回路１１１において作られたフレーム同期信号を
、送信フレーム変換回路１０９において伝送路フレーム
構成に変換された各子局へ送られる信号に時分割多重化
する回路で、この回路の出力信号が変調部１１２におい
て変調され、アンテナ共通部１００ｂ及びアンテナを介
して各子局へ送られる。
いられる従来例による親局及び子局の構成を示すブロッ
ク図で、第３図（ａ）に子局を、同図（りに親局を示す
。第３図（ｂ）の親局において、送信フレーム変換回路
１０９は親局に入力された入力デジタル信号を第２図中
の信号Ｓの如き伝送路フレーム構成に変換する回路、１
１０はフレーム同期信号多重化回路で、フレーム同期信
号発生回路１１１において作られたフレーム同期信号を
、送信フレーム変換回路１０９において伝送路フレーム
構成に変換された各子局へ送られる信号に時分割多重化
する回路で、この回路の出力信号が変調部１１２におい
て変調され、アンテナ共通部１００ｂ及びアンテナを介
して各子局へ送られる。
一方子局（第３図（ａ））では親局（同図（ｂ））から
送られて来た信号はアンテナ及びアンテナ共通部１００
ａを通り、復調部１０１において元のデジタル信号に復
調された後フレーム同期回路１０２において７レ一ム同
期がとられ、親局からの信号に同期したフレームタイミ
ングパルスが作うれる。
送られて来た信号はアンテナ及びアンテナ共通部１００
ａを通り、復調部１０１において元のデジタル信号に復
調された後フレーム同期回路１０２において７レ一ム同
期がとられ、親局からの信号に同期したフレームタイミ
ングパルスが作うれる。
子局（第３図（ａ））ではこのフレームタイミングパル
スを基準にして、タイミング信号発生回路１０３におい
て子局各部で必要な６徨のタイミング信号を作シ、タイ
ミングの制御を行っている。受信フレーム変換回路１０
４は上記タイミング信号発生回路１０３よシ出力される
タイミング信号により復調部１０１において復調された
親局より送られて来た信号より自局側当分の信号を取出
し出力する回路、送信フレーム変換回路１０５は子局よ
り親局へ送られる入力デジタル信号を自局に割当てられ
た時間位置のバースト信号（第２図の信号Ａ〜Ｎ）にフ
レーム変換する回路、１０６ａはパリティカウンタで送
信フレーム変換回路１０５から出力される信号の「１」
又はｒＯＪＯ数をカウントシハリテイ情報を作る回路で
、ここで作られたパリティ情報は時分割多重化回路１０
７において送信フレーム変換回路１０５よシ出力される
親局への信号に時分割多重化され、変調部１０８におい
て変調され、アンテナ共通部１００ａ及びアンテナを介
して親局へ送られる。親局（第３図（ｂ））では上記の
如き各子局よシ送られて来た信号はアンテナ及びアンテ
ナ共通部１ｏｏｂを通り復調部１１３において元の各子
局のデジタル信号に復調され、パリティエラー検出回路
１１４において各子局で時分割多重化されて来たパリテ
ィ情報によりパリテイエラーの有無がチェックされ、受
信フレーム変換回路１１５において伝送路フレーム構成
の信号を親局の外部インターフェイスフレーム構成にフ
レーム変換して、出力デジタル信号として出力する。又
１１６は基準タイミング信号発生回路で、第２図の如き
時分割多方向多重通信方式はここで作られるタイミング
信号に従ってタイミング関係が制御される。
スを基準にして、タイミング信号発生回路１０３におい
て子局各部で必要な６徨のタイミング信号を作シ、タイ
ミングの制御を行っている。受信フレーム変換回路１０
４は上記タイミング信号発生回路１０３よシ出力される
タイミング信号により復調部１０１において復調された
親局より送られて来た信号より自局側当分の信号を取出
し出力する回路、送信フレーム変換回路１０５は子局よ
り親局へ送られる入力デジタル信号を自局に割当てられ
た時間位置のバースト信号（第２図の信号Ａ〜Ｎ）にフ
レーム変換する回路、１０６ａはパリティカウンタで送
信フレーム変換回路１０５から出力される信号の「１」
又はｒＯＪＯ数をカウントシハリテイ情報を作る回路で
、ここで作られたパリティ情報は時分割多重化回路１０
７において送信フレーム変換回路１０５よシ出力される
親局への信号に時分割多重化され、変調部１０８におい
て変調され、アンテナ共通部１００ａ及びアンテナを介
して親局へ送られる。親局（第３図（ｂ））では上記の
如き各子局よシ送られて来た信号はアンテナ及びアンテ
ナ共通部１ｏｏｂを通り復調部１１３において元の各子
局のデジタル信号に復調され、パリティエラー検出回路
１１４において各子局で時分割多重化されて来たパリテ
ィ情報によりパリテイエラーの有無がチェックされ、受
信フレーム変換回路１１５において伝送路フレーム構成
の信号を親局の外部インターフェイスフレーム構成にフ
レーム変換して、出力デジタル信号として出力する。又
１１６は基準タイミング信号発生回路で、第２図の如き
時分割多方向多重通信方式はここで作られるタイミング
信号に従ってタイミング関係が制御される。
（本発明が解決しようとする問題点）
第２図の如き時分割多方向多重通信方式においては、上
述の様に各子局から親局への信号は、親局アンテナ入力
において各子局に割当てられた時間位置に到着する様各
子局において送信タイミングを制御しており、従って親
局では通常フレーム同期操作は行われない。この為、第
３図（ｂ）の如きＲ局の復調部１１３の障害時の障害検
出手段としては、１１４のパリティエラー検出回路によ
り検出する事が考えられてきた。しかし通常上述の如き
時分割多方向多電通信方式に用いられるパリティ監視方
法は電波の占有周波数帯域幅の制限等の問題から付加ビ
ットの数に制限があるから、各子局のバースト信号毎に
１ビツトのパリティピットを付加する偶数又は奇数パリ
ティ監視手段がとられ、復調部１１３の障害による復調
出力信号の状態によっては障害が検出出来ない問題があ
った。
述の様に各子局から親局への信号は、親局アンテナ入力
において各子局に割当てられた時間位置に到着する様各
子局において送信タイミングを制御しており、従って親
局では通常フレーム同期操作は行われない。この為、第
３図（ｂ）の如きＲ局の復調部１１３の障害時の障害検
出手段としては、１１４のパリティエラー検出回路によ
り検出する事が考えられてきた。しかし通常上述の如き
時分割多方向多電通信方式に用いられるパリティ監視方
法は電波の占有周波数帯域幅の制限等の問題から付加ビ
ットの数に制限があるから、各子局のバースト信号毎に
１ビツトのパリティピットを付加する偶数又は奇数パリ
ティ監視手段がとられ、復調部１１３の障害による復調
出力信号の状態によっては障害が検出出来ない問題があ
った。
第４図は上記の問題を説明する為に示１〜た図で、第２
図の時分割多方向多重通信方式において空間伝播路を４
相位相変調方式を用いて伝送する場合の第２図中の信号
Ｓの如き伝送路フレーム構成のサブフレーム６１Ｆｉの
詳細を示す図である。同図においてサブフレーム５Ｆｉ
ｔｆ、（２ｋ −１）タイムスロット（（２に−１）Ｘ
２ビツト）の主信号１−２に、監視制御信号ＳＶ及び主
信号１． ２の「１」の数を数えた結果の奇数パリティ
情報ｐを伝送する為のタイムスロットを１タイムスロツ
ト付加した（２ｋ）タイムスロットにより構成されてい
る。
図の時分割多方向多重通信方式において空間伝播路を４
相位相変調方式を用いて伝送する場合の第２図中の信号
Ｓの如き伝送路フレーム構成のサブフレーム６１Ｆｉの
詳細を示す図である。同図においてサブフレーム５Ｆｉ
ｔｆ、（２ｋ −１）タイムスロット（（２に−１）Ｘ
２ビツト）の主信号１−２に、監視制御信号ＳＶ及び主
信号１． ２の「１」の数を数えた結果の奇数パリティ
情報ｐを伝送する為のタイムスロットを１タイムスロツ
ト付加した（２ｋ）タイムスロットにより構成されてい
る。
第１表は第４図のフレーム構成において第３図（ｂ）の
親局復調部１１３の障害によりＤＡＴＡＩ、２が全ビッ
ト「ｌ」又は「０」に固定された場合について、ＤＡＴ
ＡＩ、２及びパリティ情報ｐ（ＤＡＴＡ２の状態に同じ
）に対して第３図（ｂ）のパリティエラー検出回路１１
４によるパリティエラー検出の可否について示したもの
で、ＤＡＴＡｌ、 ２が第１表の３及び４項の状態に
なった時には障害は検出出来ない事になる。
親局復調部１１３の障害によりＤＡＴＡＩ、２が全ビッ
ト「ｌ」又は「０」に固定された場合について、ＤＡＴ
ＡＩ、２及びパリティ情報ｐ（ＤＡＴＡ２の状態に同じ
）に対して第３図（ｂ）のパリティエラー検出回路１１
４によるパリティエラー検出の可否について示したもの
で、ＤＡＴＡｌ、 ２が第１表の３及び４項の状態に
なった時には障害は検出出来ない事になる。
第１表
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する手段は
、１つの親局と複数の子局とからなり；前記子局には、
親局へ送るデジタル信号の一部又は全部のビットのｒｌ
Ｊ又は・「０」の数を数えるパリティカラ／りと、前記
バリティカラ／りの出力に基づくパリティ情報を前記親
局へ送るデジタル信号に時分割多重化する時分割多重化
回路とを備え；前記親局には、前記子局において時分割
多重化されて来たパリティ情報により前記子局から送ら
れて来たデジタル信号のパリティエラーの有無を検出す
るパリティエラー検出回路を備える時分割多方向多重通
信方式であって：前記子局は前記パリティカウンタの出
力をｍヶ中ｎヶ（ｍ及びｎはｍ ） ｎの正の整数）だ
け反転制御して前記パリティ情報を生成する手段を備え
、前記パリティエラー検出回路は前記パリティ情報生成
手段により反転制御されて来たｍヶ中ｎヶのパリティ情
報に対応した反転制御を行う反転制御手段を備える事を
特徴とする。
、１つの親局と複数の子局とからなり；前記子局には、
親局へ送るデジタル信号の一部又は全部のビットのｒｌ
Ｊ又は・「０」の数を数えるパリティカラ／りと、前記
バリティカラ／りの出力に基づくパリティ情報を前記親
局へ送るデジタル信号に時分割多重化する時分割多重化
回路とを備え；前記親局には、前記子局において時分割
多重化されて来たパリティ情報により前記子局から送ら
れて来たデジタル信号のパリティエラーの有無を検出す
るパリティエラー検出回路を備える時分割多方向多重通
信方式であって：前記子局は前記パリティカウンタの出
力をｍヶ中ｎヶ（ｍ及びｎはｍ ） ｎの正の整数）だ
け反転制御して前記パリティ情報を生成する手段を備え
、前記パリティエラー検出回路は前記パリティ情報生成
手段により反転制御されて来たｍヶ中ｎヶのパリティ情
報に対応した反転制御を行う反転制御手段を備える事を
特徴とする。
（実施例）
第１図は第２図の如き時分割多方向多重通信方式に本発
明を適用した場合の親局及び子局の一実施例を示すブロ
ック図で、第１図（ａ）に子局を、同図（ｂ）に親局を
それぞれ示す。本実施例において親局（第１図（ｂ））
は、親局に入力され各子局へ送られる入力デジタル信号
を伝送路フレーム構成に変換する送信フレーム変換回路
１０９と、フレーム同期信号を作るフレーム同期信号発
生回路１１１と、フレーム同期信号発生回路１１１で作
られたフレーム同期信号を送信フレーム変換回路１０９
の出力信号に時分割多重化するフレーム同期信号多重化
回路１１０と、フレーム同期信号多重化回路１１０の出
力信号で無線搬送波を変調する変調部１１２と、変調部
１１２よシ出力される各子局向けの信号をアンテナへ送
シ、各子局より送られて来た信号をアンテナから復調部
１１３へ供給するアンテナ共通部１００ｂと、各子局か
ら送られて来た信号を復調する復調部１１３と、復調部
１１３において復調された伝送路フレーム構成の信号を
親局外部インターフェイスの出力デジタル信号のフレー
ム構成に変換する受信フレーム変換回路１１５と、伝送
路の信号のエラーの有無を検出する回路で、子局（第１
図（ａ））のパリティカウンタ１０６ａと同じ動作を行
いパリティ情報を作るパリティカウンタ１０６ｂと、パ
リティカウンタ１０６ｂから出力されるパリティ情報を
基準タイミング信号発生回路１１６よシ出力されるタイ
ミング信号に従って、子局（第１図（ａ））のパリティ
情報制御部１１７内のＥＸ−ＯＲＩ ２Ｑａと同じ反転
側？ＭＩｅ行つＩＬＸ−ＯＲｘ ２０ ｂと、ＥＸ −
ＯＲ１２０ｂにおいて反転制御されたパリティ情報と子
局の時分割多重化回路１０７において時分割多重化され
て来たパリティ情報を比較し伝送路パリティエラーの有
無を検出する比較回路１１９とからなるパリティエラー
検出回路１１８と、上記親局内各部で使うタイミング信
号を発生し、且つ子局も含めた時分割多方向多重通信方
式全体のタイミングを制御する基準タイミング信号発生
回路１１６とから構成される。
明を適用した場合の親局及び子局の一実施例を示すブロ
ック図で、第１図（ａ）に子局を、同図（ｂ）に親局を
それぞれ示す。本実施例において親局（第１図（ｂ））
は、親局に入力され各子局へ送られる入力デジタル信号
を伝送路フレーム構成に変換する送信フレーム変換回路
１０９と、フレーム同期信号を作るフレーム同期信号発
生回路１１１と、フレーム同期信号発生回路１１１で作
られたフレーム同期信号を送信フレーム変換回路１０９
の出力信号に時分割多重化するフレーム同期信号多重化
回路１１０と、フレーム同期信号多重化回路１１０の出
力信号で無線搬送波を変調する変調部１１２と、変調部
１１２よシ出力される各子局向けの信号をアンテナへ送
シ、各子局より送られて来た信号をアンテナから復調部
１１３へ供給するアンテナ共通部１００ｂと、各子局か
ら送られて来た信号を復調する復調部１１３と、復調部
１１３において復調された伝送路フレーム構成の信号を
親局外部インターフェイスの出力デジタル信号のフレー
ム構成に変換する受信フレーム変換回路１１５と、伝送
路の信号のエラーの有無を検出する回路で、子局（第１
図（ａ））のパリティカウンタ１０６ａと同じ動作を行
いパリティ情報を作るパリティカウンタ１０６ｂと、パ
リティカウンタ１０６ｂから出力されるパリティ情報を
基準タイミング信号発生回路１１６よシ出力されるタイ
ミング信号に従って、子局（第１図（ａ））のパリティ
情報制御部１１７内のＥＸ−ＯＲＩ ２Ｑａと同じ反転
側？ＭＩｅ行つＩＬＸ−ＯＲｘ ２０ ｂと、ＥＸ −
ＯＲ１２０ｂにおいて反転制御されたパリティ情報と子
局の時分割多重化回路１０７において時分割多重化され
て来たパリティ情報を比較し伝送路パリティエラーの有
無を検出する比較回路１１９とからなるパリティエラー
検出回路１１８と、上記親局内各部で使うタイミング信
号を発生し、且つ子局も含めた時分割多方向多重通信方
式全体のタイミングを制御する基準タイミング信号発生
回路１１６とから構成される。
また、子局第１図（ａ）は、親局（本図（ｂ））より送
られて来た信号をアンテナから復調部１０１に供給し、
且つ子局から親局へ送る変調部１０８からの出力信号を
アンテナへ送るアンテナ共通部１００１Ｌと、親局から
送られて来た信号を復調する復調部１０１と、復調部１
０１において復調された信号とフレーム同期をとシフレ
ームタイミングパルスを出力するフレーム同期回路１０
２と、上記フレームタイミングパルスを基準として子局
内谷部で使用するタイミング信号を作るタイミング信号
発生回路１０３と、親局より送られて来た信号よシタイ
ミング信号発生回路１０３からのタイミング信号に従っ
て自局割轟分の信号を抜出し、子局の外部インターフェ
イス出力デジタル信号のフレーム構成に変換する受信フ
レーム変換回路１０４と、子局に入力された親局へ送る
入力デジタル信号を伝送路フレーム構成に変換する送信
フレーム変換回路１０５と、伝送路での信号のエラーの
有無を監視する為のパリティ情報を作る回路で、送信フ
レーム変換回路１０５において伝送路フレーム構成に変
換された親局へ送るデジタル信号の一部又は全部の「１
」又は「０」の数を数えるパリティカラ／り１０６＆と
、パリティカウンタ１０６ａよシ出力されるパリティ情
報をタイミング信号発生回路１０３よシ出力されるタイ
ミング信号に従ってｍヶ中ｎヶ（ｍ及びｎ Ｆｉ、ｍ
：） ｎの正の整数）だけ反転制御するＥＸ−ＯＲＩ
２０ ＆とからなるパリティ情報制御部１１７と、パリ
ティ情報制御部１１７よシ出力されるパリティ情報を親
局へ送るデジタル信号に時分割多重化する時分割多重化
回路１０７と、時分割多重化回路１０７の出力信号で無
線搬送波を変調する変調部１０８とから構成されている
。尚、第１図（ａ）、 （ｂ）において第３図（ａ）。
られて来た信号をアンテナから復調部１０１に供給し、
且つ子局から親局へ送る変調部１０８からの出力信号を
アンテナへ送るアンテナ共通部１００１Ｌと、親局から
送られて来た信号を復調する復調部１０１と、復調部１
０１において復調された信号とフレーム同期をとシフレ
ームタイミングパルスを出力するフレーム同期回路１０
２と、上記フレームタイミングパルスを基準として子局
内谷部で使用するタイミング信号を作るタイミング信号
発生回路１０３と、親局より送られて来た信号よシタイ
ミング信号発生回路１０３からのタイミング信号に従っ
て自局割轟分の信号を抜出し、子局の外部インターフェ
イス出力デジタル信号のフレーム構成に変換する受信フ
レーム変換回路１０４と、子局に入力された親局へ送る
入力デジタル信号を伝送路フレーム構成に変換する送信
フレーム変換回路１０５と、伝送路での信号のエラーの
有無を監視する為のパリティ情報を作る回路で、送信フ
レーム変換回路１０５において伝送路フレーム構成に変
換された親局へ送るデジタル信号の一部又は全部の「１
」又は「０」の数を数えるパリティカラ／り１０６＆と
、パリティカウンタ１０６ａよシ出力されるパリティ情
報をタイミング信号発生回路１０３よシ出力されるタイ
ミング信号に従ってｍヶ中ｎヶ（ｍ及びｎ Ｆｉ、ｍ
：） ｎの正の整数）だけ反転制御するＥＸ−ＯＲＩ
２０ ＆とからなるパリティ情報制御部１１７と、パリ
ティ情報制御部１１７よシ出力されるパリティ情報を親
局へ送るデジタル信号に時分割多重化する時分割多重化
回路１０７と、時分割多重化回路１０７の出力信号で無
線搬送波を変調する変調部１０８とから構成されている
。尚、第１図（ａ）、 （ｂ）において第３図（ａ）。
（ｂ）と同じ番号を付した部分は同一の機能及び同一の
回路である事を示し、第１図の破線で囲った部分が本発
明を適用した親局受信部の障害を検出する為の回路部分
である。
回路である事を示し、第１図の破線で囲った部分が本発
明を適用した親局受信部の障害を検出する為の回路部分
である。
第１図（１ｋ）の如き親局及び同図（ｋｌ）の如き子局
を第２図の時分割多方向多重通信方式に用いた場合、親
局受信部例えば第１図（ｂ）の復調部１１３の障害によ
り復調部出力信号（例えば第４図のＤＡＴＡｌ、２）が
全ビット「１」又は「０」に固定されても第１図（ｂ）
のバリティカラ／り１０６ｂから出力されるパリティ情
報はＥＸ−ＯＲ１２０ｍ）においてｍヶ中ｎヶ反転制御
される。従って、ＥＸ−ＯＲ１２０ｂから比較回路１１
９に入力されるパリティ情報は「ｌ」又はｒＯＪに固定
される事はないから、本実施例では、比較回路１１９に
より少なくともパリティカウント周期のｍ回中ｎ回はパ
リティエラーが検出される。
を第２図の時分割多方向多重通信方式に用いた場合、親
局受信部例えば第１図（ｂ）の復調部１１３の障害によ
り復調部出力信号（例えば第４図のＤＡＴＡｌ、２）が
全ビット「１」又は「０」に固定されても第１図（ｂ）
のバリティカラ／り１０６ｂから出力されるパリティ情
報はＥＸ−ＯＲ１２０ｍ）においてｍヶ中ｎヶ反転制御
される。従って、ＥＸ−ＯＲ１２０ｂから比較回路１１
９に入力されるパリティ情報は「ｌ」又はｒＯＪに固定
される事はないから、本実施例では、比較回路１１９に
より少なくともパリティカウント周期のｍ回中ｎ回はパ
リティエラーが検出される。
（発明の効果）
以上説明して来た様に、本発明による時分割多方向多重
通信方式においては、従来の親局及び子局のパリティ監
視系に簡単なパリティ情報の反転制御手段を付加する事
により、親局受信部の障害を確実に検出できる。
通信方式においては、従来の親局及び子局のパリティ監
視系に簡単なパリティ情報の反転制御手段を付加する事
により、親局受信部の障害を確実に検出できる。
第１図は本発明による時分割多方向多重通信方式の一実
施例を示すブロック図で本図（ａ）に子局を、本図（ｂ
）に親局をそれぞれ示す。第２図は本発明を適用する時
分割多方向多重通信方式を示す概念図である。第３図は
従来の時分割多方向多重通信方式を示すブロック図で本
図（ａ）に子局を、本図（ｂ）に親局をそれぞれ示す。 更に第４図は第２図の時分割多方向多重通信方式に用い
られる子局から親局への信号の伝送路フレーム構成の一
例を示す図である０ 代理人 弁理士 本 庄 ｊ”Ｉ・ 介第１図（ａ
） 第２図 第４図 （に：白だ、個）
施例を示すブロック図で本図（ａ）に子局を、本図（ｂ
）に親局をそれぞれ示す。第２図は本発明を適用する時
分割多方向多重通信方式を示す概念図である。第３図は
従来の時分割多方向多重通信方式を示すブロック図で本
図（ａ）に子局を、本図（ｂ）に親局をそれぞれ示す。 更に第４図は第２図の時分割多方向多重通信方式に用い
られる子局から親局への信号の伝送路フレーム構成の一
例を示す図である０ 代理人 弁理士 本 庄 ｊ”Ｉ・ 介第１図（ａ
） 第２図 第４図 （に：白だ、個）
Claims (1)
- １つの親局と複数の子局とからなり；前記子局には、親
局へ送るデジタル信号の一部又は全部のビットの「１」
又は「０」の数を数えるパリテイカウンタと、前記パリ
テイカウンタの出力に基づくパリテイ情報を前記親局へ
送るデジタル信号に時分割多重化する時分割多重化回路
とを備え；前記親局には、前記子局において時分割多重
化されて来たパリテイ情報により前記子局から送られて
来たデジタル信号のパリテイエラーの有無を検出するパ
リテイエラー検出回路を備える時分割多方向多重通信方
式において：前記子局は前記パリテイカウンタの出力を
ｍケ中ｎケ（ｍ及びｎはｍ＞ｎの正の整数）だけ反転制
御して前記パリテイ情報を生成する手段を備え、前記パ
リテイエラー検出回路は前記パリテイ情報生成手段によ
り反転制御されて来たｍケ中ｎケのパリテイ情報に対応
した反転制御を行う反転制御手段を備える事を特徴とす
る時分割多方向多重通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22399485A JPS6282835A (ja) | 1985-10-08 | 1985-10-08 | 時分割多方向多重通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22399485A JPS6282835A (ja) | 1985-10-08 | 1985-10-08 | 時分割多方向多重通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282835A true JPS6282835A (ja) | 1987-04-16 |
Family
ID=16806917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22399485A Pending JPS6282835A (ja) | 1985-10-08 | 1985-10-08 | 時分割多方向多重通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282835A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01278128A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | パリティ監視回路 |
| JPH02146836A (ja) * | 1988-11-29 | 1990-06-06 | Nec Corp | 時分割多方向多重通信システムの親局用受信装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112215A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Error control system |
| JPS54154911A (en) * | 1978-05-29 | 1979-12-06 | Matsushita Electric Works Ltd | Data transmission system |
| JPS54154910A (en) * | 1978-05-29 | 1979-12-06 | Matsushita Electric Works Ltd | Data transmission system |
-
1985
- 1985-10-08 JP JP22399485A patent/JPS6282835A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112215A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Error control system |
| JPS54154911A (en) * | 1978-05-29 | 1979-12-06 | Matsushita Electric Works Ltd | Data transmission system |
| JPS54154910A (en) * | 1978-05-29 | 1979-12-06 | Matsushita Electric Works Ltd | Data transmission system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01278128A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | パリティ監視回路 |
| JPH02146836A (ja) * | 1988-11-29 | 1990-06-06 | Nec Corp | 時分割多方向多重通信システムの親局用受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1312362C (en) | Fault detection signal transmission system | |
| EP0243938B1 (en) | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random | |
| US3651474A (en) | A synchronization system which uses the carrier and bit timing of an adjacent terminal | |
| JPS6282835A (ja) | 時分割多方向多重通信方式 | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| JPS62111539A (ja) | 時分割多方向多重通信方式 | |
| JPH01300721A (ja) | Ｔｄｍａ無線通信方式 | |
| JPS5829233A (ja) | 時分割多方向多重通信装置 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPH02121429A (ja) | データ伝送装置 | |
| JPH01223842A (ja) | 時分割多方向多重通信中継局装置 | |
| JPS63217735A (ja) | 時分割多方向多重通信方式用子局装置 | |
| JPS63164646A (ja) | フレ−ム切替制御方式 | |
| JPS59190753A (ja) | 双方向通信方式 | |
| JPH0447843A (ja) | データ通信システムおよびデータ伝送方法 | |
| JPS62147841A (ja) | 伝送制御方式 | |
| JPH0458647A (ja) | データ通信システムおよびデータ伝送方法 | |
| JPS59134940A (ja) | １対ｎ端末伝送装置間の情報伝送方法 | |
| JPS63103528A (ja) | タイムスロツトアサインテ−ブル切替制御方式 | |
| JPS615656A (ja) | デイジタル信号の分離伝送方式 | |
| JPH02135946A (ja) | 光海底中継システムの端局情報伝送方式 | |
| JPH04245733A (ja) | データ伝送方式 | |
| Schneider et al. | A N+ 2 protection switching system for synchronous STM-1 signals and plesiochronous 140 Mbit/s signals by using two carrier technique | |
| JPH03108989A (ja) | データ分岐トランク | |
| JPS5912059B2 (ja) | デジタル通信方式の同期方法 |