JPS62111539A - 時分割多方向多重通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一つの親局と複数の子局により構成される時
分割多方向多重通信方式において、親局受信部の障害を
確実に検出することを可能とした時分割多方向多重通信
方式に関する。

〔概　要〕

本発明は、一つの親局と複数の子局により構成され、親
局受信部の障害検出をパリティチェックにより行う時分
割多方向多重通信方式において、子局では、パリティ情
報が多重化される前の親局に送信されるディジタル信号
をｍパリティカウント周期中のｎパリティカウント周期
（ｎはｍ以下の整数）内の信号を反転させて、上記パリ
ティ情報を時分割多重化し、親局では、受信したディジ
タル信号の反転されたビットを再び元に戻してからパリ
ティチェックを行うことにより、親局受信部の障害を確
実に検出することができるようにしたものである。

〔従来の技術〕

第３図は、本発明を適用する時分割多方向多重通信方式
を説明する図である。第３図において、親局Ｍからは時
分割信号を多方向に一斉に送出し、各子局Ａ　Ｉ、　Ａ
ｚ　、−・、Ａ、、は親局Ｍより送られてきた信号と同
期をとり、タイミング信号を再生することにより、自局
割当分の信号を取出している。また各子局Ａ、　、Ａｚ
　、・−１Ａ、、は上記タイミング信号を基準として、
予め各子局Ａ＋　、Ａｚ、〜・、Ａ、ｌに害り当てられ
たサブフレームＳＦ、２、ＳＦ２、−・−１ＳＦ、の時
間だけバースト信号ｓ、　、ＳＺ　、−１Ｓ１を送出す
る。親局Ｍでは、各子局／’ｚ　、Ａｚ、−１Ａｎから
送られてきたバースト信号Ｓ５、ＳＺ、−・−１Ｓｏが
信号Ｓのように時間軸上に順番に並ぶように制御される
。図中のＦは信号Ｓの１フレームを示し、ＳＦ＋　１Ｓ
Ｐｚ　、・−１ＳＦ、ｌはサブフレームで１フレーム内
において、各子局Ａ　Ｉ、　Ａｚ　、”−１Ａ、、に割
当てられた時間に対応し、また上記サブフレームは１フ
レーム内において２個所以上割当てられる場合もある。

第４図および第５図は、時分割多方向多重通信方式に用
いられる従来例による親局および子局の構成を示すブロ
ック構成図である。第４図は親局の構成を示し、第５図
は子局の構成を示す。

第４図において、送信フレーム変換回路１０１は親局に
人力された入力ディジタル信号■ＤＳを第３図に示す信
号Ｓのように伝送路フレーム構成に変換する化であり、
フレーム同期信号多重化回路１０２は、フレーム同期信
号発生回路１０３において作られたフレーム同期信号Ｆ
ＳＳを、送信フレーム変換回路１０１において伝送路フ
レーム構成に変換され各子局へ送られる信号に時分割多
重化する回路であり、この回路の出力信号が変調部１０
４において変調され、アンテナ共Ｊ部１００およびアン
テナを介して各子局へ送られる。

一方第５図において、子局では親局より送られてきた信
号がアンテナおよびアンテナ共通部２００を通り、復調
部２０１において元のディジタル信号に復３周された後
に、フレーム同期回路２０２においてフレーム同期がと
られ、親局からの信号に同期したフレームタイミングパ
ルスＦＴＰが作られる。

さらに子局では、このフレームタイミングパルスＦＴＰ
を基準にしてタイミング信号発生回路２０３において、
子局各部で必要な各種のタイミング信号ＴＳを作り、タ
イミングの制御を行っている。受信フレーム変換回路２
０４は、上記タイミング信号発生回路２０３から出力さ
れるタイミング信号ＴＳにより、復調部２０１において
復調された親局からの信号から自局割当分の信号を取出
し出力ディジタル信号ＯＤＳを得る回路である。

送信フレーム変換回路２０５は、子局より親局へ送られ
る入力ディジタル信号ＩＤＳを自局に割当られた時間位
置のバースト信号Ｓ、　、ＳＺ　、−１ｓ。

にフレーム変換する回路である。パリティカウンタ２０
６は、送信フレーム変換回路２０５から出力される信号
の「１」または「０」の数をカウントしパリティ情報Ｐ
Ｂを作る回路であり、ここで作られたパリティ情報ＰＢ
は時分割多重化回路２０７において、送信フレーム変換
回路２０５から出力される親局への信号に時分割多重化
され、変調部２０８において変調され、アンテナ共通部
２００およびアンテナを介して親局へ送られる。

親局では、上記のように各子局から送られてきた信号が
、アンテナおよびアンテナ共通部１００を通り復調部１
０５において各子局の元のディジタル信号に復調され、
パリティエラー検出回路１０６において各子局で時分割
多重化されていたパリティ情報ＰＢにより、パリティエ
ラーの有無がチェックされ、受信フレーム変換回路１０
７において伝送路フレーム構成の信号を、親局の外部イ
ンタフェースフレーム構成にフレーム変換して、出力デ
ィジタル信号ＯＤＳとして出力する。また基準タイミン
グ信号発生回路１０８で作られるタイミング信号に従っ
て各タイミングが制御される。

〔発明が解決しようとする問題点〕

ところが、従来の時分割多方向多重通信方式では、上述
のように各子局から送出される親局への信号は、親局入
力において各子局に割当てられた時間位置に到着するよ
うに、各子局において送信タイミングを制御しており、
したがって親局においてはフレーム同期操作は行われな
い。このために親局の復調部１０５の障害時の障害検出
手段としては、パリティエラー検出回路１０６により検
出することが考えられてきた。しかし、通常時分割多方
向多重通信方式に用いられるパリティ監視方法は、電波
の占有周波数帯域幅の制限等の問題から付加ビットの数
に制限があるので、各子局のバースト信号毎に１ビツト
のパリティビットを付加する偶数または奇数パリティ監
視手段が取られる。

したがって、復調部１０５の障害による復調出力信号の
状態によっては障害が検出できない問題点があった・ 第６図は、時分割多方向多重通信方式に用いられる子局
から親局−２の伝送路フレーム構成の一例を示す図であ
る。

ここに示すフレーム構成は、２に＋１ビツトの主信号１
１．１２に、監視制御信号ＳＶおよび主信号１１．１２
の「１」の数を数えた結果の奇数パリティ情報Ｐを、各
１ビット付加したデータ１およびデータ２の２列構成の
例である。表は第６図のフレーム構成において、第４図
の親局の復調部１０５の障害によりデータ１．２が全ビ
ット「１」または「０」に固定された場合について、デ
ータ１．２および奇数パリティ情報Ｐ（データ２の状態
に同じ）に対し、第４図のパリティエラー検出回路１０
６において、パリティエラー検出の可否について示した
ものである。すなわち、データ１．２が表の０項および
０項の状態になったときには、パリティ情報はデータ１
あるいはデータ２が「１」あるいは「０」に固定されて
も、論理的に矛盾しないので障害は検出できないことに
なる。

表 本発明は、このような従来の問題点を解決するもので、
親局受信部の障害を確実に検出できる時分割多方向多重
通信方式を提供することを目的とする。

〔問題点を解決するだめの手段］ 本発明は、相互に時分割多方向多重ｊ■信を行う一つの
親局および複数の子局により構成され、さらに、上記子
局には、親局に送信されるディジタル信号の一部または
全部のビットの「１」または「０」の数を計数するパリ
ティカウンタと、このパリティカウンタから出力される
パリティ情報を上記ディジタル信号に時分割多重化する
時分割多重化回路とを含み、上記親局には、上記子局に
おいて時分割多重化されたパリティ情報によりパリティ
エラーを検出するパリティチェック手段を含む時分割多
方向多重通信方式において、上記子局には、上記時分割
多重化回路で上記パリティ情報が時分割多重化される前
のディジタル信号を、上記パリティカウンタのカウント
周期のｍ倍（ｍは正の整数）を制御周期として、ｍパリ
ティカウント周期中のｎパリティカウント周８１（ｎは
ｍ以下の整数）内の１ビツト以上の信号を反転させる第
一の信号反転回路を含み、上記親局には、上記パリティ
チェック手段の前に挿入され、上記第一の信号反転回路
において反転されたビットの信号を元に戻す第二の信号
反転回路を含むことを特徴とする。

〔作　用〕

本発明は、たとえば２に＋１ビツト（ｋは正の整数）の
主信号に、それぞれ１ビツトの制御情報を付加した二列
構成にしたデータ１．２の場合には、２パリテイ力ウン
ト周期ごとに１回パリティ情報のカウント対象となるビ
ットを反転する。これにより、親局側では２パリテイ力
ウント周期ごとに１回、データ１の主信号のうち１ビツ
トのみが反転され、データ１が全ビット「Ｏ」になる障
害は２パリテイ力ウント周期ごとに１回パリティエラー
を検出できる。データ１が全ビット「１」になる障害で
も、奇数個あった「１」の数が偶数個となり、データ２
の状態にかかわりなくパリティエラーとして検出するこ
とができる。

一般に任意の伝送路フレーム構成に対して、ｍパリティ
カウント周期にｎパリティカウント周期（ｍ≧ｎ）内の
パリティカウント対象となるビットの信号を反転するこ
とにより、同様にパリティチェックを行うことができる
。

〔実施例〕

以下、本発明の実施例方式を図面に基づいて説明する。

第１図および第２図は、本発明時分割多方向多重通信方
式に用いられる親局および子局の一実施例を示すブロッ
ク構成図である。第１図は親局、第２図は子局の構成を
示す。

第１図において、親局の入力ディジタル信号ＩＤＳは送
信フレーム変換回路１０１に入力され、送信フレーム変
換回路１０１において伝送路フレーム構成に変換された
出力は、フレーム同期信号発生回路１０３から出力され
るフレーム同期信号ＦＳＳとともにフレーム同期信号多
重化回路１０２に入力し、フレーム同期信号が多重化さ
れたその出力は、変調部１０４を介してアンテナ共通部
１００に送出され、アンテナから子局に送信される。

子局からの受信信号は、アンテナおよびアンテナ共通部
１００を介して復調部１０５に入力され、復調部１０５
の出力は信号反転回路１０９を介してパリティエラー検
出回路１０６および受信フレーム変換回路１０７に入力
し、受信フレーム変換回路１０７において各子局から送
られてきた伝送路フレーム構成の信号を、親局外部イン
タフェースのフレーム構成に変換した出力ディジタル信
号ＯＤＳが出力される。

基準タイミング信号発生回路１０８では、時分割多方向
多重通信方式全体のタイミングを制御するタイミング信
号ＴＳが作られる。このタイミング信号ＴＳは、送信フ
レーム変換回路１０１、フレーム同期信号発生回路１０
３、パリティエラー検出回路１０６、受信フレーム変換
回路１０７および信号反転回路１０９に送出され同期が
とられる。

第２図において、子局では親局からの受信信号がアンテ
ナおよびアンテナ共通部２００を介して復調部２０１に
入力され、復調部２０１の出力はフレーム同期回路２０
２および受信フレーム変換回路２０４に入力し、受信フ
レーム変換回路２０４において親局から送られてきた伝
送路フレーム構成の信号を、子局の外部インタフェース
のフレーム構成に変換した出力ディジタル信号ＯＤＳが
出力される。

子局の入力ディジタル信号ＩＤＳは送信フレーム変換回
路２０５に入力され、送信フレーム変換回路２０５にお
いて伝送路フレーム構成に変換された出力は、パリティ
カウンタ２０６および信号反転回路２０９に入力し、パ
リティカウンタ２０６の出力および信号反転回路２０９
の出力は時分割多重化回路２０７に人力し、パリティ情
報が時分割多重化されたその出力は、変調部２０８を介
してアンテナ共通部２００に送出され、アンテナから親
局に送信される。

フレーム同期回路２０２で抽出されるフレームタイミン
グパルスＦＴＰは、タイミング信号発生回路２０３に取
り込まれ、そこで親局のタイミングに同期したタイミン
グ信号ＴＳが得られる。そのタイミング信号ＴＳは、受
信フレーム変換回路２０４、送信フレーム変換回路２０
５、パリティカウンタ２０６、時分割多重化回路２０７
および信号反転回路２０９に送出され同期がとられる。

すなわち、このタイミング信号ＴＳに従って、親局から
送られてきた信号から自局割り当て分の信号を抜き出し
、あるいは各子局に割り当てられた時間のフレーム構成
の信号を作り出す。

本発明の特徴は、親局および子局に信号反転回路１０９
　、、２０９を備え、子局において反転する前の送信フ
レームのパリティ情報を反転後の送信フレームに時分割
多重化して送信し、親局においてこの受信信号を反転し
てからパリティチェ・ツクを行う構成にある。

すなわち、子局の信号反転回路２０９は、パリティ情報
が多重化される前の親局へ送信されるディジタル信号を
、パリティカウント周期のｍ倍（ｍは正の整数）を制御
周期として、ｍパリティカウント周期中のｎパリティカ
ウント周期（ｎはｍ以下の整数）内の一部あるいは全部
のビットの信号を反転させ、親局の信号反転回路１０９
は、パリティチェックに先立って子局において反転され
た信号を再び反転して元へ戻す動作をする。

ここで、第６図のような伝送路フレーム構成の信号の主
信号１１（２に＋１ビツト）について、パリティカウン
タ２０６においてパリティカウントの対象となっている
ビットの信号の内１ビットを、２パリテイ力ウント周期
毎に１回反転させる場合について説明する。

第１図の復調部１０５の出力が障害により表の各項目の
状態になった場合には、パリティエラー検出回路１０６
の入力信号は、表のデータ１．２の状態の信号を信号反
転回路１０９において２パリテイ力ウント周期毎に１回
、データ１の主信号１１の内１ビットのみを反転した信
号になる。このため２パリテイ力ウント周期に１回は従
来通りのデータ１．２がパリティエラー検出回路１０６
に入力される。したがって表において、パリティエラー
が検出されていた項番■および■については、従来通り
（ただし２パリテイ力ウント周期に１回）パリティエラ
ーが検出されることになり、また表の項番■および■の
ように従来パリティエラーが検出されなかった状態につ
いては、２パリテイ力ウント周期に１回データ１の主信
号１１の１ビツトが反転されるために、従来奇数個あっ
た「１」の数が偶数個となりパリティエラーとして検出
できるようになる。

なお本実施例では、親局および子局に挿入された信号反
転回路１０９および２０９は、伝送路フレーム構成が第
６図のように、２列のディジタル信号の場合について、
２パリテイ力ウント周期毎に１回パリティ情報のカウン
ト対象となるビットの信号を反転する場合について説明
したが、本発明はこれに限定されるものではなく、任意
の伝送路フレーム構成に対して、任意のｍパリティカウ
ント周期にｎパリティカウント周期（またはｍ≧ｎ）内
のパリティカウント対象となるビットの信号を反転する
場合についても本発明を実施することができる。

〔発明の効果〕

本発明は、以上説明したように、従来の時分割多方向多
重通信方式の親局および子局の各々に、簡単な信号反転
回路を挿入することにより、親局受信部の障害を確実に
検出することができる。すなわち、従来の１ビツトのパ
リティビットを付加する偶数または奇数パリティ監視手
段をそのまま利用できるので、安価でしかも確実な障害
検出手段が構成できる効果がある。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を示すブロック
構成図。 第３図は本発明を適用する時分割多方向多重通信方式を
説明する図。 第４図および第５図は時分割多方向多重通信方式に用い
られる従来例親局および子局の構成を示すブロック構成
図。 第６図は子局から親局への伝送路フレーム構成の一例を
示す図。 １００・・・アンテナ共通部、１０１・・・送信フレー
ム変換回路、１０２・・・フレーム同期信号多重化回路
、１０３・・・フレーム同期信号発生回路、１０４・・
・変調部、１０５・・・復調部、１０６・・・パリティ
エラー検出回路、１０７・・・受信フレーム変換回路、
１０８・・・基準タイミング信号発生回路、１０９・・
・信号反転回路、２００・・・アンテナ共通部、２０１
・・・復調部、２０２・・・フレーム同期回路、２０３
・・・タイミング信号発生回路、２０４・・・受信フレ
ーム変換回路、２０５・・・送信フレーム変換回路、２
０６・・・パリティカウンタ、２０７・・・時分割多重
化回路、２０８・・・変調部、２０９・・・信号反転回
路。 特許出願人　日本電気株式会社、−１ ””　’ｌ’Ｈ、””、＼

Claims (1)

【特許請求の範囲】
1. （１）相互に時分割多方向多重通信を行う一つの親局お
   よび複数の子局により構成され、 さらに、 上記子局には、 親局に送信されるディジタル信号の一部または全部のビ
   ットの「１」または「０」の数を計数するパリテイカウ
   ンタと、 このパリテイカウンタから出力されるパリテイ情報を上
   記ディジタル信号に時分割多重化する時分割多重化回路
   と を含み、 上記親局には、 上記子局において時分割多重化されたパリテイ情報によ
   りパリテイエラーを検出するパリテイチェック手段を含
   む 時分割多方向多重通信方式において、 上記子局には、 上記時分割多重化回路で上記パリテイ情報が時分割多重
   化される前のディジタル信号を、上記パリテイカウンタ
   のカウント周期のｍ倍（ｍは正の整数）を制御周期とし
   て、ｍパリテイカウント周期中のｎパリテイカウント周
   期（ｎはｍ以下の整数）内の１ビット以上の信号を反転
   させる第一の信号反転回路を含み、 上記親局には、 上記パリテイチェック手段の前に挿入され、上記第一の
   信号反転回路において反転されたビットの信号を元に戻
   す第二の信号反転回路を含むことを特徴とする時分割多
   方向多重通信方式。