JPS592416B2 - デイジタル相関受信機 - Google Patents

デイジタル相関受信機

Info

Publication number
JPS592416B2
JPS592416B2 JP52019760A JP1976077A JPS592416B2 JP S592416 B2 JPS592416 B2 JP S592416B2 JP 52019760 A JP52019760 A JP 52019760A JP 1976077 A JP1976077 A JP 1976077A JP S592416 B2 JPS592416 B2 JP S592416B2
Authority
JP
Japan
Prior art keywords
stage
shift register
comparator
adder
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52019760A
Other languages
English (en)
Other versions
JPS52102611A (en
Inventor
ウド・ライナー
ゲルハルト・ヒンリクセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS52102611A publication Critical patent/JPS52102611A/ja
Publication of JPS592416B2 publication Critical patent/JPS592416B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H04B7/2125—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0608—Detectors therefor, e.g. correlators, state machines

Description

【発明の詳細な説明】 本発明はプレアンブルと同期ワードとを有する種々の地
上局の信号チャネル（バースト信号）を、人工衛星側で
時間的に分け、かつフレーム開始を指示する基準バース
ト信号に関連して１つのフレームにまとめて再び送信す
るようｊこし（時分割多重方式）、更に受信側に到来す
るビットの流れを受信するシフトレジスタとこのシフト
レジスタの個々の段に接続された比較器とを有し、その
場合比較器の第２の入力側には同期ワードが完全にシフ
トレジスタに書込まれたときシフトレジスタの段に生ず
る論理状態に相応する信号ビットを加え、また比較器の
出力側に、出力側が評価装置に接続された多段の加算回
路網を後置接続した、例えば人工衛星−通信伝送装置用
のディジタル相関受信機に関する。
ディジタル伝送方法において受信機を送信機に同期する
必要がある。
これは所定地点間の伝送路においては比較的簡単である
。それはその場合同期を行う際、同期過程を監視するだ
けでよくかつ冗長が余り問題にならずひいては同期ワー
ドを周期的に繰返すことができるからである。バースト
信号で動作しかつそれぞれのバースト信号の開始時期に
新たに同期を行う伝送方式においては、同期の問題は困
難になる。受信されるバースト信号が相互にパルス−コ
ヒーレントでない場合同期の問題は更に困難になる。そ
れ故バースト信号の開始時期ひいてはそれぞれ個々のバ
ースト信号の同期を十分確実に行うことができるように
すべきである。同期ワードの冗長な送信または誤りを補
正した同期ワードを送信するようにした解決方法は、ノ
←ス（イ）号の有効成分を失いひいては時分割多重方式
の経済性を減少する多数または少数の付加ビツトを必要
とする欠点を有する。ＩＥＥＥトランザ゛クシヨンズ
オン コミユニケーシヨン テクノロジー、第１６巻第
４号、１９６８年８月号に記載されたダブリユウ．シユ
レンプおよびテイ．セキモト氏８ユニーク ワード デ
テクシヨン イン デイジタル バーストコミユニケー
シヨンズ”において、時分割多重伝送方式に対して前述
の形式の同期ワードが設けられている。
同期ワードを受信機で相関回路を用いて認識し、かつ受
信機内ではバースト開始信号が取出される。本発明の基
礎とする課題は、相開受信機を用いて同期ワードから、
バースト信号の開始時期を指示する確実な信号を取出し
、その場合伝送路の障害によつてビツトエラ一が発生し
てもバースト信号の開始をかなり確実に検知する受信機
を提供することである。
本発明によればこの課題は冒頭に述べた形式のデイジタ
ル相関受信機において、それぞれ比較器の個々の素子の
出力側に接続された多段加算回路網の第１群の加算段の
２接と２１の重みを有する１組の出力側をそれぞれ記憶
素子に接続し、また記憶素子の出力側に少なくとももう
１つの群の加算段を接続しかつこの加算段にそれぞれ中
間結実用の記憶素子を後置接続し、更に最後の群の加算
段の出力側を評価装置に接続したことによつて解決され
る。
本発明によるデイジタル加算によつて相関信号を求めか
つ個々の加算段の加算結果を中間記憶する方法によつて
、僅かな回路の費用で簡単な回路装置が得られかつ同時
に伝送ビツト速度が増加するようになる。
加算段の加算結果を中間記憶することによつて、この加
算結果を完全なりロツクパルス列期間に後続の加算に使
用することができる。シフトレジスタと個々の記憶素子
とは同じクロツク段で制御することかできる。次に本発
明を図示の実施例につき詳しく説明する。
図は相関受信機をプロツク図で示し、その場合相関信号
はデイジタル加算によつて検出される。
図においてＳＲはシフトレジスタを示し、Ｖｌ，Ｖ２，
Ｖ３，・・・・・・Ｖｎは比較器、ＡＯｌ，ＡＯ２，Ａ
Ｏ３，Ａｌ，，Ａｌ２，Ａ２ｌおよびＡ２２は加算器、
Ｓ１〜ＳｌＯは記憶装置を示す。シフトレジスタＳＲは
２つの入力側とを有し、入力側を介してビツトの流れが
読取られかつ第２の入力側はクロツクパルス列の供給に
用いられる。
またクロツクパルス列入力側は同時に個々の記憶装置Ｓ
１〜ＳｌＯに接続されているので、シフトレジスタＳＲ
と個々の記憶装置とは同じクロツクパルス列によつて制
御される。シフトレジスタＳＲの個々の段の出力側は素
子Ｖｌ，Ｖ２，Ｖ３，・・・・・・Ｖｎ（図示の９ビツ
ト同期ワードを有する実施例においてｎ−９）を有する
比較器に接続されている。比較器の第２の人力側には、
同期ワードが完全にシフトレジスタに書込まれたときの
同期ワードの信号ビツトに相応する信号ビツトが加えら
れる。比較回路は比較したビツトが一致した場合は、致
しない場合とは異つた論理状態になる。そこで同期ワド
がレジスタ内に全部書込まれた場合だけ９つのすべての
出力側で比較ビツトが一致したこ決が示される。この一
致した論理状態の加算は完全にデイジタル的に行われる
。そのために先ず個個の比較器Ｖｌ，２，Ｖ３，・・・
・・・Ｖ９の出力側を３つの群にまとめ、加算器ＡＯｌ
，ＡＯ２およびＡＯ３で加算する。その場合加算素子の
２つの入力側は加算人力側であり、かつ第３の入力側は
桁上げ人力側である。この第１の加算段の加算器ＡＯｌ
，ＡＯ２およびＡＯ３の出力側は２０および２１の重み
を有し、その場合２１の出力側は桁上げ出力側を形成す
る。第１の加算段の加算器ＡＯｌ，ＡＯ２およびＡＯ３
に記憶装置Ｓ１〜Ｓ６が後置接続されており、その場合
２置と２１の重みを有する加算器ＡＯ，の出力側はそれ
ぞれ記憶装置Ｓｌ，Ｓ２に接続され、２と２１の重みを
有する加算器ＡＯ２の出力側はそれぞれ記憶装置Ｓ３，
Ｓ４に接続され、かつ７と２１の重みを有する加算器Ａ
Ｏ３の出力側は記憶装置Ｓ５，Ｓ６に接続されている。
このようにして他の加算段に後置接続された記憶装置の
場合も同様に、個々の加算段の和が記憶される。それ故
伝送ビツト速度の上限は、２個以下の回路によつて与え
られるデータ走行時間に応じて決まる。記憶装置Ｓ１〜
Ｓ６に加算器ＡｌｌおよびＡｌ２から成る別の加算段が
後置接続されており、この加算段で第１の加算段の加算
結果が更に加算される。
その場合記憶装置Ｓｌ，Ｓ３およびＳ５の出力側は加算
器Ａｌｌに接続されており、かつ記憶装置Ｓ２とＳ４は
桁上げ信号Ｕが加わる加算器Ａｌ２に接続されている。
記憶装置Ｓ６は直接に記憶装置ＳｌＯに接続されている
。その場合記憶装置ＳｌＯは、加算器ＡｌｌおよびＡｌ
２を有する第２の加算段に後置接続された記憶装置Ｓ７
〜ＳｌＯの群に所属している。２群の重みを有する加算
器Ａｌｌの出力側は記憶装置Ｓ７に接続されており、２
１と２２の重みを有する加算器Ａｌ２の出力側はそれぞ
れ記憶装置Ｓ８，Ｓ９に接続されている。
２はの重みを有する記憶装置Ｓ７の出力側は直接に評価
回路ＡＳに接続されている。
また記憶装置Ｓ８〜ＳｌＯには加算器Ａ２ｌとＡ２２を
有する第３の加算段が後置接続されており、その場合記
憶装置Ｓ８とＳｌＯは加算器Ａ２ｌに接続されており、
かつ記憶装置Ｓ９は桁上げ信号Ｕが加わる加算器Ａ２２
に接続されている。２１の重みを有する加算器Ａ２ｌの
出力側と、２２および２３の重みを有する加算器Ａ２２
の出力側とは評価回路ＡＳに接続されている。
評価回路ＡＳの出力側で相関パルスＫが検出可能である
。本発明の装置は、単に加算回路および評価回路だけを
要する回路を用いているので非常に安価である。即ち本
発明の装置は、加算結果を中間記憶しない場合に必要な
費用のかかる並列または多重動作を行う装置を省略でき
る。そこで複数の同じ重みの信号の一致した場合を加算
することによつて相関をとるので、すべての加算段に亘
つて確実に加算が行われるまで入力信号を変化すべきで
はない。それによつて伝送可能なビツト速度が制限され
ることを回避するために、従来更に費用のかかる並列ま
たは多重動作を行う必要があつた。この問題は前述のよ
うに本発明の装置によつて簡単に解決される。実際に加
算結果を中間記憶することによつて、相関ピークは同期
ワードの到来時に一致しないが、この遅延時間はクロツ
クパルス列内にありかつ中間記憶装置の数だけに依存し
て変化する。また本発明の装置は、付加的な回路を用い
ずに情報を容易に相応するシフトレジスタの個所から取
出すことができる。
【図面の簡単な説明】
図は本発明による相関受信機の実施例を示すプロツク図
である。 ＳＲ・・・・・・シフトレジスタ、Ｖｌ，Ｖ２，Ｖ３，
Ｖｎ・・・・・・比較器、ＡＯｌ，ＡＯ２，ＡＯ３，Ａ
ｌｌ，Ａｌ２，Ａ２ｌ，Ａ２２・・・・・・加算器、Ｓ
１〜ＳｌＯ・・・・・・記憶装置、ＡＳ・・・・・・評
価装置。

Claims (1)

  1. 【特許請求の範囲】 １ プレアンブルと同期ワードとを有する種々の地上局
    の信号チャネル（バースト信号）を、人工衛星側で時間
    的に分け、かつフレーム開始を指示する基準バースト信
    号に関連して１つのフレームにまとめて再び送信するよ
    うにし（時分割多重方式）、更に受信側に到来するビッ
    トの流れを受信するシフトレジスタと前記シフトレジス
    タの個々の段に接続された比較器とを有し、その場合前
    記比較器の第２の入力側には同期ワードが完全にシフト
    レジスタに書込まれたときシフトレジスタの段に生ずる
    論理状態に相応する信号ビットを加え、また前記比較器
    の出力側に、出力側が評価装置に接続された多段の加算
    回路網を後置接続した、ディジタル相関受信機において
    、それぞれ比較器の個々の素子の出力側に接続された多
    段加算回路網の第１群の加算段Ａ０１、Ａ０２・・・・
    ・・・・・の２＾０と２＾１の重みを有する１組の出力
    側をそれぞれ記憶素子Ｓ１・・・・・・・・・Ｓ６に接
    続し、また前記記憶素子の出力側に少なくとももう１つ
    の群の加算段Ａ１＿１・・・・・・・・・Ａ１＿２を接
    続しかつこの加算段Ａ１＿１・・・・・・・・・Ａ１＿
    ２にそれぞれ中間結実用の記憶素子Ｓ７・・・・・・・
    ・・Ｓ９を後置接続し、更に最後の群の加算段Ａ２＿１
    、Ａ２＿２の出力側を評価装置ＡＳに接続したことを特
    徴とするディジタル相関受信機。 ２ シフトレジスタと個々の記憶素子とを同じクロック
    パルス列によつて制御するようにした特許請求の範囲第
    １項記載の相関受信機。
JP52019760A 1976-02-24 1977-02-24 デイジタル相関受信機 Expired JPS592416B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2607433A DE2607433C3 (de) 1976-02-24 1976-02-24 Digitaler Korrelationsempfänger

Publications (2)

Publication Number Publication Date
JPS52102611A JPS52102611A (en) 1977-08-29
JPS592416B2 true JPS592416B2 (ja) 1984-01-18

Family

ID=5970715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52019760A Expired JPS592416B2 (ja) 1976-02-24 1977-02-24 デイジタル相関受信機

Country Status (18)

Country Link
US (1) US4112498A (ja)
JP (1) JPS592416B2 (ja)
AT (1) AT360090B (ja)
AU (1) AU512151B2 (ja)
BE (1) BE851767A (ja)
BR (1) BR7701006A (ja)
CA (1) CA1070841A (ja)
CH (1) CH601951A5 (ja)
DE (1) DE2607433C3 (ja)
DK (1) DK79377A (ja)
FR (1) FR2342598A1 (ja)
GB (1) GB1561644A (ja)
IE (1) IE44702B1 (ja)
IN (1) IN145691B (ja)
IT (1) IT1078234B (ja)
LU (1) LU76817A1 (ja)
NL (1) NL7701899A (ja)
SE (1) SE421097B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7902340A (nl) * 1979-03-26 1980-09-30 Philips Nv Werkwijze voor het synchroniseren van de quadphase- ontvanger en kloksynchronisatie-inrichting voor het uitvoeren van de werkwijze.
US4240111A (en) * 1979-04-04 1980-12-16 Rca Corporation Vertical sync separator
US4418409A (en) * 1980-03-07 1983-11-29 Ibm Corporation Byte data activity compression
US4897659A (en) * 1981-08-03 1990-01-30 Texas Instruments Incorporated Communication receiver
US4910521A (en) * 1981-08-03 1990-03-20 Texas Instruments Incorporated Dual band communication receiver
DE3136461A1 (de) * 1981-09-15 1983-03-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur gesicherten uebertragung von digitalen signalen
DE3370918D1 (en) * 1982-08-19 1987-05-14 Bbc Brown Boveri & Cie Method of synchronising encryption and decryption during the transmission of digital encrypted data, and apparatus for carrying out said method
DE3237619C2 (de) * 1982-10-11 1985-04-18 Karl Dipl.-Phys. Dr. 3550 Marburg Meinzer Verfahren und Vorrichtung zur digitalen Datenübertragung
DE3333714A1 (de) * 1983-09-17 1985-04-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur rahmen- und phasensynchronisation eines empfangsseitigen abtasttaktes
US4577316A (en) * 1984-02-13 1986-03-18 Rca Corporation Synchronization system for a regenerative subtransponder satellite communication system
US4613980A (en) * 1984-09-04 1986-09-23 Conoco Inc. System for high accuracy remote decoding
CH667760A5 (de) * 1985-04-29 1988-10-31 Zellweger Uster Ag Verfahren zum detektieren eines von einem rundsteuersender ausgesandten startimpulses und rundsteuerempfaenger zur durchfuehrung des verfahrens.
US4937843A (en) * 1986-03-28 1990-06-26 Ampex Corporation Digital data block synchronizer
WO1987006086A1 (en) * 1986-03-28 1987-10-08 Ampex Corporation Digital data block synchronizer
SE468266B (sv) * 1991-04-12 1992-11-30 Ericsson Telefon Ab L M Foerfarande att synkronisera en radiomottagare till en inkommande radiosignal
CA2132635A1 (en) * 1992-03-31 1993-10-14 Lesley Phillip Sabel Demultiplexer synchroniser
FR2726711B1 (fr) * 1994-11-07 1996-12-20 Alcatel Telspace Procede de detection de symboles de reference pour recepteur de donnees numeriques
US5684727A (en) * 1996-02-07 1997-11-04 Macdonald, Dettwiler And Associates Ltd. High-speed correlator
JP3335530B2 (ja) * 1996-09-25 2002-10-21 松下電器産業株式会社 既知パタン検出装置
GB2320650B (en) * 1996-12-23 2001-09-26 Ericsson Telefon Ab L M Telecommunications systems
DE19914098C2 (de) * 1999-03-27 2002-09-19 Rwe Energie Ag Verfahren zur Entwässerung von Rohbraunkohle durch Zentrifugieren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4937558A (ja) * 1972-08-07 1974-04-08

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH431145A (de) * 1963-04-22 1967-02-28 Licentia Gmbh Digitales Vergleichsglied
US3346844A (en) * 1965-06-09 1967-10-10 Sperry Rand Corp Binary coded signal correlator
US3656109A (en) * 1970-03-13 1972-04-11 Sperry Rand Corp Hamming distance and magnitude detector and comparator
US3760355A (en) * 1972-03-08 1973-09-18 Motorola Inc Digital pattern detector
US3796868A (en) * 1972-08-11 1974-03-12 Communications Satellite Corp Variable threshold digital correlator
GB1477833A (en) * 1973-08-24 1977-06-29 Nat Res Dev Apparatus for comparing two binary signals
AR204189A1 (es) * 1974-01-14 1975-11-28 Siemens Ag Disposicion de transmision de informacion por satelite
DE2511056C2 (de) * 1975-03-13 1977-02-24 Siemens Ag Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei zeichenrahmen-gebundener zeitmultiplex-datenuebertragung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4937558A (ja) * 1972-08-07 1974-04-08

Also Published As

Publication number Publication date
IE44702L (en) 1977-08-24
DE2607433C3 (de) 1980-01-17
FR2342598A1 (fr) 1977-09-23
NL7701899A (nl) 1977-08-26
IN145691B (ja) 1978-12-02
FR2342598B1 (ja) 1981-08-14
AU2258177A (en) 1978-08-31
AT360090B (de) 1980-12-29
BE851767A (fr) 1977-08-24
BR7701006A (pt) 1977-10-18
CH601951A5 (ja) 1978-07-14
DE2607433A1 (de) 1977-09-01
IT1078234B (it) 1985-05-08
IE44702B1 (en) 1982-02-24
DK79377A (da) 1977-08-25
SE421097B (sv) 1981-11-23
JPS52102611A (en) 1977-08-29
DE2607433B2 (de) 1979-05-23
ATA107677A (de) 1980-05-15
LU76817A1 (ja) 1978-10-18
GB1561644A (en) 1980-02-27
US4112498A (en) 1978-09-05
CA1070841A (en) 1980-01-29
AU512151B2 (en) 1980-09-25
SE7701938L (sv) 1977-08-25

Similar Documents

Publication Publication Date Title
JPS592416B2 (ja) デイジタル相関受信機
US5204859A (en) Method and apparatus for detecting a frame alignment word in a data system
US4920535A (en) Demultiplexer system
US5268937A (en) Method and system for digital transmission of serial data
EP0463808B1 (en) Switching of a digital signal to an alternate channel transmitted via a different route
JPS6340080B2 (ja)
US5280484A (en) Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
JPH0614640B2 (ja) フレ−ム同期回路
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
CA2020343C (en) Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
JPS59502009A (ja) パケツト形式の高速デ−タを受信する装置
JP2693831B2 (ja) 補助信号伝送方式
SU1420670A1 (ru) Система дл асинхронного сопр жени импульсных потоков
JP2991146B2 (ja) 同期フレーム検出方式
RU2249920C2 (ru) Устройство цикловой синхронизации блоков информации
JPS58123260A (ja) フレ−ム同期方式
JPH06291757A (ja) 同期保護回路
JPH05336099A (ja) Ａｔｍセル先頭同期方法
JPS60219852A (ja) コ−ド処理方式
JPH01200840A (ja) セル同期方式
JPH01255334A (ja) 無相関検出型同期回路
JPS62111539A (ja) 時分割多方向多重通信方式
JPS5912059B2 (ja) デジタル通信方式の同期方法
JPH06125356A (ja) 同期回路
JPS6410975B2 (ja)