DE2607433A1

DE2607433A1 - Digitaler korrelationsempfaenger

Info

Publication number: DE2607433A1
Application number: DE19762607433
Authority: DE
Inventors: Udo Ing Grad Reiner
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-02-24
Filing date: 1976-02-24
Publication date: 1977-09-01
Also published as: ATA107677A; IE44702B1; JPS592416B2; LU76817A1; NL7701899A; JPS52102611A; AT360090B; IN145691B; CA1070841A; DE2607433B2; CH601951A5; IT1078234B; IE44702L; AU2258177A; DE2607433C3; BE851767A; AU512151B2; BR7701006A; US4112498A; FR2342598A1

Description

SIEMENS AKTIENGESELLSCHAFT München, 2 4. FEB. 1976

Berlin und München , Wittelsbacherplatz 2

VPA 76 P 65 4 4 BRIT

Digitaler Korrelationsempfänger

Die Erfindung bezieht sich auf einen digitalen Korrelationsempfänger für die Satelliten-Nachrichtenübertragung, bei der die in zeitmultiplexer Anordnung zusammengefaßten, mit einer Präambel mit einem Synchronisierwort versehenen Signalkanäle (Burst) verschiedener Bodenstationen satellitenseitig zeitlich gestaffelt und, bezogen auf den den Rahmenbeginn markierenden Referenzburst, zu einem Rahmen vereinigt und wiederum ausgesendet werden "(TDMA).

Bei digitalen Übertragungsverfahren ist es erforderlich, den Empfänger auf den Sender zu synchronisieren. Bei Punkt zu Punkt-Übex'tragungsstrecken ist dies noch relativ einfach, da bei einem bestehenden Synchronismus der Synchronlauf lediglich überwacht werden muß und die Redundanz und damit die Sicherheit in der periodischen Wiederholung des Synchronisierwortes besteht. Schwieriger ist das Problem der Synchronisierung bei Übertragungsverfahren, die im Burstbetrieb arbeiten und bei denen daher der Synchronismus zu Beginn jedes Bursts neu abgeleitet werden muß. Die Schwierigkeit erhöht sich, wenn die empfangenen Bursts nicht taktkohärent zueinander sind. Es muß daher gewährleistet v/erden, daß der Burstbeginn und damit der Synchronismus jedes einzelnen Bursts mit genügend großer Sicherheit abgeleitet werden kann. Lösungen, die in der redundanten Aussendung des Synchronisierwortes oder einem Synchronisierwort mit Fehlerkorrektur bestehen, haben den Nachteil, daß eine mehr oder weniger große Anzahl von zusätzlichen Bit's erforderlich ist, die dem Nutzanteil des Bursts verlorengehen und damit die Wirtschaftlichkeit des TDMA-Verfahrens sinken lassen.

VPA 9/643/4004 - KIu 13 Wis

709835/0200

In der Veröffentlichung "Unique Word Detection in Digital Burst Communications" von W. Schrempp und T. Sekimoto, erschienen in IEEE Transactions on Communication Technology, Vol. Com-16, No.4, Aug. 1968, sind solche Synchronisierworte für das TDMA-Übertragungsverfahren vorgesehen. Die Synchronisierworte werden in einem Empfänger mittels einer Korrelationsschaltung erkannt, und in diesem wird dann ein Burstbeginnkennzeichen abgeleitet.

Der Erfindung liegt die Aufgabe zugrunde, einen Empfänger zu schaffen, mit dem von einem Synchronisierwort mittels Korrelationsempfang ein zuverlässiges Signal abgeleitet wird, das den Burstbeginn markiert, wobei der Burstbeginn auch dann noch mit großer Sicherheit erkannt wird, wenn auf der Ubertragungsstrecke Störungen auftreten und dadurch Bitverfälschungen verursachen.

Diese Aufgabe wird mit einem digitalen Korrelationsempfänger der eingangs genannten Art gemäß der Erfindung gelöst dirch ein Schieberegister zum Einlesen des empfangsseitig ankommenden Bitstroms, einen mit den einzelnen Zellen des Schieberegisters verbundenen Vergleicher, an dessen zweitem Eingang ein bei vollständig in das Register eingeschriebenem Synchronisierwort auch in der Schieberegisterzelle vorliegender logischer Zubia^d ansteht, eine erste Gruppe von Addierstufen, die jeweils mit dem Ausgang der einzelnen Elemente des Vergleichers verbunden sind

0 1 und deren paarweise Ausgänge mit der Wertigkeit 2 und 2 mit jeweils einem Speicherelement verbunden sind, sowie weiteren Gruppen von Addierstufen mit diesen jeweils nachgeschalteten Speicherelementen für die Zwischenergebnisse und einer der letzten Gruppe von Addierstufen nachfolgenden Auswerteeinrichtung.

Durch die erfindungsgemäßen Maßnahmen, nämlich die Ermittlung des Korrelationssignals durch digitale Addition und Zwischenspeicherung der Ergebnisse der einzelnen Additionsstufen, wird eine einfache Schaltungsanordnung mit geringem Schaltungsaufwand bei gleichzeiti ger Erhöhung der übertragenen Bitrate erreicht. Durch die Zwischenspeicherung der Ergebnisse der Addi-

VPA 9/643/4004

70983S/0200

tionsstufen stehen diese Ergebnisse für die nächstfolgende Addition während einer vollständigen Taktperiode zur Verfügung.

Das Schieberegister und die einzelnen Speicherelemente werden in vorteilhafter Weise von derselben Taktstufe angesteuert.

Nachstehend wird die Erfindung an Hand eines in der Figur dargestellten Ausführungsbeispiels näher erläutert.

In der Figur ist in einem Blockschaltbild ein Korrelationsempfänger dargestellt, in dem das Korrelationssignal durch digitale Addition ermittelt wird. Hierbei ist mit SR ein Schieberegister bezeichnet, mit den Buchstaben V, A und S, die mit entsprechenden Nummern und Indizes versehen sind, sind die Vergleicher, Addierer und Speicher bezeichnet. Das Schieberegister SR weist zwei Eingänge I und II auf, wobei über den einen Eingang I der Bitstrom eingelesen wird und der zweite Eingang II der Zuführung des Taktes dient. Der Takteingang II ist zugleich auch mit den einzelnen Speichern S1 und S1O verbunden, so daß also Schieberegister SR und die einzelnen Speicher vom selben Takt angesteuert werden. Die Ausgänge der einzelnen Zellen des Schieberegisters SR sind an einen Vergleicher mit den Elementen V1, V2, V3...Vn (im Ausführungsbeispiel mit einem 9-stelligen Synchronisierwort ist η = 9) geführt, der an seinem zweiten Eingang den logischen Zustand angeboten bekommt, der auch in der Schieberegisterzelle herrscht, wenn das Synchronisierwort vollständig in das Register eingeschrieben ist. Die Vergleichsschaltung gibt bei Übereinstimmung einen anderen logischen Zustand ab, wie bei Nichtübereinstimmung. Es wird nur dann an allen Ausgängen Übereinstimmung angezeigt, wenn in dem Register das Synchronisierwort eingeschrieben ist. Die Aufsummierung dieser Übereinstimmungen geschieht in rein digitaler Form. Dazu werden zunächst die einzelnen Ausgänge der Vergleicher V1, V2, V3...V9 in Dreiergruppen zusammengefaßt und in den Addieren AO₁, AO₂ und AO, addiert, wobei zwei Eingänge von den Additionseingängen und der dritte vom

VPA 9/643/4004

709835/0200

Übertragseingang des Additionsbausteins gebildet werden. Die Ausgänge der Addierer AO₄, AO₀ und AO·* dieser ersten Addierstufe

¹ O 1 ^ 1

weisen nun die Wertigkeit 2 und 2 auf, wobei der Ausgang 2 von dem Übertragsausgang dargestellt wird.

Den Addierern AO₁, AO₂ und AO₅ der ersten Addierstufe sind Speicher S1 bis S6 nachgeschaltet, wobei die Ausgänge des Addierers AO^

0 1
der Wertigkeit 2 und 2 mit den Speichern S1 bzw. S2 verbunden sind, die Ausgänge des Addierers AO₂ mit der Wertigkeit 2 und 2 mit den Speichern S3 bzw. S4 und die Ausgänge des Addierers AO, mit der Wertigkeit 2 und 2 mit den Speichern S5 bzw. S6. In diesen wie auch den den weiteren Addierstufen nachgeschalteten Speichern werden die Zwischenergebnisse der einzelnen Addierstufen gespeichert. Somit wird die obere Grenze der Übertragungsbitrate entsprechend der von einem oder höchstens zwei Schaltkreisen be-, dingten Laufzeit gebildet.

Den Speichern S1 bis S6 ist eine weitere Addierstufe aus den Addierern A1^ und AI₂ nachgeschaltet, in denen die Ergebnisse der ersten Addierstufe weiter aufsummiert werden. Dabei sind die Ausgänge der Speicher S1, S3 und S5 mit dem Addierer Al* verbunden und die Speicher S2 und S4 mit dem Addierer AI₂ für den Übertrag Ü. Der Speicher S6 ist direkt mit dem Speicher S10 verbunden, der zu der der zweiten Addierstufe mit den Addierern A1^ und AI₂ nachgeschalteten Gruppe von Speichern S7 bis S10 gehört.

Der Ausgang des Addierers AI₁ mit der Wertigkeit 2 ist mit dem Speicher S7 verbunden, die Ausgänge des Addierers AI₂ mit der Wertigkeit 2 und 2 sind mit den Speichern S8 bzw. S9 verbunden. Während der Ausgang des Speichers S7 mit der Wertigkeit 2 direkt mit der,Auswerteschaltung AS verbunden ist, ist den Speichern S8 bis S10 eine dritte Addierstufe mit den Addierern A2₁ und A2₂ nachgeschaltet, wobei die Speicher S8 und S10 mit dem Addierer A2.. verbunden sind und der Speicher S9 mit dem Addierer A2₂ für den Übertrag Ü. Der Ausgang des Addierers A2^ mit der Wertigkeit 2

VPA 9/643/4004

709835/0200

2 ^5 und die Ausgänge des Addierers A2₂ mit der Wertigkeit 2 und 2^ sind an die Auswerteschaltung AS geführt, der ausgangsseitig
die Korrelationsspitze K entnehmbar ist.

Die erfindunggemäße Anordnung ist besonders sparsam in der Verwendung von Schaltkreisen, da immer nur eine Addier- und Auswerteschaltung notwendig ist, also auf einen teuren und aufwendigen
Parallel- oder sogar Mehrfachbetrieb verzichtet werden kann, der ohne eine Zwischenspeicherung der Ergebnisse erforderlich wäre. Da nämlich die Korrelation durch Addition der Übereinstimmungen mehrerer gleichwertiger Signale erfolgt, darf das Eingangssignal immer erst dann geändert werden, wenn mit Sicherheit die Addition über alle Stufen hinweg durchgeführt ist. Um eine dadurch bedingte Begrenzung der übertragbaren Bitrate zu vermeiden, müßte dann auf den aufwendigeren Parallel- oder sogar Mehrfachbetrieb übergegangen werden. Dieses Problem wird, wie vorstehend bereits ausgeführt, mit der erfindungsgemäßen Anordnung in einfacher Weise gelöst. Durch die Zwischenspeicherung der Ergebnisse tritt zwar die Korrelationsspitze nicht mehr kohärend mit dem Eintreffen
des Synchronisierwortes auf, da öedoch diese Verzögerungszeit
im Taktraster liegt und lediglich von der Anzahl der Zwischenspeicherungen abhängig ist, läßt sich die Information ohne großen Aufwand an der entsprechenden Stelle des Schieberegisters abnehmen, so daß dadurch kein zusätzlicher Schaltungsaufwand entsteht.

2 Patentansprüche
1 Figur

VPA 9/643/4004

709835/0200

Claims

2607A33 Patentansprüche

1. Digitaler Korrelationsempfänger für die Satelliten-Nachrichtenübertragung, bei der die in zeitmultiplexer Anordnung zusammengefaßten, mit einer Präambel mit einem Synchronisierwort versehenen Signalkanäle (Burst) verschiedener Bodenstationen satellitenseitig zeitlich gestaffelt und, bezogen auf den den Rahmenbeginn markierenden Referenzburst, zu einem Rahmen vereinigt und wiederum ausgesendet werden (TDMA), gekennzeichnet durch ein Schieberegister zum Einlesen des empfangsseitig ankommenden Bitstroms, einen mit den einzelnen Zellen des Schieberegisters verbundenen Vergleicher, an dessen zweitem Eingang ein bei · vollständig in das Register eingeschriebenem Synchronisierwort auch in der Schieberegisterzelle vorliegender logischer - Zustand ansteht, eine erste Gruppe von Addierstufen, die jeweils mit dem Ausgang der einzelnen Elemente des Vergleichers verbunden sind und deren paarweise Ausgänge mit der Wertig-

0 1
keit 2 und 2 mit jeweils einem Speicherelement verbunden sind, sowie weiteren Gruppen von Addierstufen mit diesen jeweils nachgeschalteten Speichrelementen für die Zwischenergebnisse und einer der letzten Gruppe von Addierstufen nachfolgenden Auswerteeinrichtung.

2. Korrelationsempfänger nach Anspruch 1, dadurch gekennzeichnet , daß das Schieberegister und die einzelnen Speicherelemente von derselben Taktstufe angesteuert sind.

VPA 9/643/4004

709835/0200

ORIGINAL INSPECTED