JPS60219852A - コ−ド処理方式 - Google Patents

コ−ド処理方式

Info

Publication number
JPS60219852A
JPS60219852A JP7685384A JP7685384A JPS60219852A JP S60219852 A JPS60219852 A JP S60219852A JP 7685384 A JP7685384 A JP 7685384A JP 7685384 A JP7685384 A JP 7685384A JP S60219852 A JPS60219852 A JP S60219852A
Authority
JP
Japan
Prior art keywords
code
terminal
signal
envelope
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7685384A
Other languages
English (en)
Inventor
Toru Suzuki
徹 鈴木
Takao Gotoda
後藤田 卓男
Yoshinori Ishii
石井 義則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7685384A priority Critical patent/JPS60219852A/ja
Publication of JPS60219852A publication Critical patent/JPS60219852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はコード処理方式に係り、特にディジタル・デー
タ交換網及び専用線サービスの加入者線路で使用される
エンベロープ信号中のコード検出・送出に使用するコー
ド処理方式に関するものである。
fb) 従来技術と問題点 第1図はデータ交換網加入者系を説明する為の概念図で
ある。
図中、1及び6は端末装置を、2及び5は宅内終端装置
を、3は伝送路を、4はデータ網をそれぞれ示す。
第2図は端末装置間及び宅内終端装置間で伝送されるコ
ードの構成を説明する為の図である。
そこで、第2図を参照しながら第1図の説明をする。即
ち、 端末装置1から第2図■に示した例えば6ビントで構成
されたコードが宅内終端装置2に送出される。
但し、D−1・・はそれぞれコードを構成するビットを
示す。
そこで、宅内終端装置2では第2図■に示す様にコード
長は変えないで先頭ピントD−1の前にフレーム・パタ
ーンFを、6ビツト目D−6の後に制御情報Sを付加す
る。
この様に変換されたコードはデータW44を介して宅内
終端装置5に送出され、ここで前記と逆の処理を行って
元のデータを取出し端末装置6に送出される。
尚、宅内終端装置2と5の間では上記のコードの他に例
えば同期はずれ、端末装置l又は6の状態を示すコード
も第2図■の形にしてデータ網4を介して送受信してい
る。
ここで、第2図■に示す信号をエンベロープ信号、F−
3迄を1エンベロープとそれぞれ云うが、1エンベロー
プは例えば6ビツトのコード、フレーム・ビットF及び
制御情報Sがそれぞれ1ビツトの計8ビットで構成され
ている。
尚、 現在のディジタル・データ交換網の加入者系では
フレーム・パターンは1.0と交番スるパターンが用い
られている。
そして、複数個のエンベロープ単位のコード検出・送出
に就いては第2図■に示す様に2つのエンベロープを纏
めて1つのコードとするペア・コード方式が用いられて
いた。
尚、第2図■中の×はコードを構成するピントを示す。
この方式はコードを送出している間に端局間又は基幹幹
線間で例えば数鮎の瞬断の発生した時擬似同期に入る事
があると云う問題があった。
(C) 発明の目的 本発明は上記従来技術の問題に鑑みなされたものであっ
て擬似同期を防止する為のコード処理方式を提供する事
を目的としている。
(d) 発明の構成 上記発明の目的はnピントで構成されたコードにフレー
ム・パターン及び制御情報が付加されたエンベローフ信
号に於て、連続するmエンベロープ毎に一括して該フレ
ーム・パターン及び該コードの処理を行う事を特徴とす
るコード処理方式を提供する事により達成される。
(a) 発明の実施例 先ず、エンベロープは従来と同じくコード6ビツト、フ
レーム及び制御情報がそれぞれ1ビ7トの8ビツト構成
で、フレーム・パターンは1.Oの交番パターンとする
そして、この加入者系で送出され、検出されるm連続の
エンベロープ信号を例えば第2図■に示す3連続のコー
ドとし例えば下記の様なものとする。
F D−I D−20−3D−4D−5D−6Sコード
101001010 コード21101QO10 コード300110100 ここで、Pは1.0で交番するフレーム・パターンを、
Sは1でデータ伝送中を、0で制御信号送信中を示す制
御情報ビットである。
このコードを送出している間に同期が外れ、フレーム以
外の位置でフレーム・パターンを探しているとする。
第3図はフレーム・パターンを探す状態を説明する為の
図である。
同図に於て、ビットNO,はビットの番号を示し、aは
正しいフレーム・パターンを、b及びCはフレーム・パ
ターンを探している時に現れるパターンを示す。
例えば、3図のb列の場合、ビットNO,1−2゜5→
8,11→13への状態遷移は正しいフレーム・パター
ンと同じ状態遷移をするのでOKであるが、残りの部分
は異なるのでNGである。
又、第3図の0列の場合、ビン1−NO,3→4゜5→
7,8→10.11→13への状態遷移はOKであるが
、残りの部分に就いてはNGである。
ここで、OKはフレーム・パターンの可能性のあるパタ
ーン検出を、NGはフレーム・パターンの可能性のある
パターン不検出を示す。
第4図はフレーム同期保護の状態遷移を示す図である。
尚、一点鎖線より下の部分が同期外れの状態から同期状
態に入る後方保護の状態を、上の部分が同期状態から同
期外れの状態になる前方保護の状態を示す。
第3図aの結果を第4図に適用して同期状態から同期外
れ状態にどの様に遷移するかを見ると次の様になる。
ここで、OKの場合は例えば52.53.54の様に1
つづつ進み同期の取れた状態63に近づく。NGの場合
は例えば59.51.47の様に右に進み最後は前方保
護状態から外れて同期を探す1の状態になる。
先ず、最初は同期が取れているので63の状態になって
いる。次のピントNO32もOKだからそのまま63に
いるが、次にNGが3回続くと前記の様に51の状態に
なり、3回のOKで54の状態になる。この様に同期確
立状[63から離れる様に状態が遷移して前方保護状態
から外れ同期外れの状態になる。
第3図Cに就いても同じ様に1の状態に落ち同期は外れ
る事になる。
3連続工ンベロープ信号の3ピントの状態は全て0,1
が1つで残りは0,1が2つで0が1゜全て1の場合の
4通りがあるが、第3図す及びCの場合は1が1つと2
つに就いての例を示している。lが0及び3つの場合は
擬似同期に入らない事は明らかであるので、いずれの場
合でも擬似同期には入らない。
第5図は本発明を実施する為のコード送出部の概略のブ
ロック図の例を示す。
図中、10はカウンタを、11はセレクタを、12は並
列/直列変換部を、16〜18はコード1〜3を、13
〜15は端子をそれぞれ示す。
同図に於て、入力されたパターンが設定されたコード1
6〜18はカウンタ10からの選択信号で逐次選択され
、端子14からのフレーム・パターンと同じく並列/直
列変換部12で直列に変換され端子15からエンベロー
プ信号として取出される。
第6図は本発明を実施する為のコード検出部の概略のブ
ロック図の例を示す。
図中、20はシフトレジスタを、21〜23はエクスク
ル−シブ・ノア(以下EX−NORと省略する)回路を
、24はアンド回路を、25はカウンタ回路を、28〜
33は端子をそれぞれ示す。又、26.27は1工ンベ
ロープ分の遅延を示す。
同図に於て、端子32より入力された受信エンベロープ
信号は端子33より加えられたクロックで駆動されたシ
フトレジスタ20で並列信号に変換される。そして、端
子28〜30より加えられるコード1〜3 (外部で設
定ずみ)とシフトレジスタ20よりの並列信号とがEX
−NOR回路21〜23で突合わされる。
このEX−NOR回路21〜23の出力が例えば外部設
定コードと変換されたコードとが一致したことを示す1
の時はアンド回路24から1が出力されるので、この数
をカウンタ25で計測して例えばに回連続して計測した
らコードが検出された事が判る。 ここでは、3連続の
エンベロープを単位とする3連続コードの場合に就いて
説明したが、これよりも長い単位を持つ4. 5. 6
・・連続エンベロープで1単位のコード系も考えられる
ことは云う迄もない。
(f) 発明の詳細 な説明した様に、本発明によれば例えば3連続のエンベ
ロープを1単位としてコード処理する様にしたのでコー
ド検出・送出処理が有効に行え、又回線での誤りに対し
て誤検出が少ない。
【図面の簡単な説明】
第1図はデータ交換網加入者系を説明する為の概念図を
、第2図は端末装置間及び宅内装置間で伝送されるコー
ドを説明する為の図を、第3図はフレーム同期の状態を
説明する為の図を、第4図はフレーム同期保護の状態遷
移を示す図を、第5図はコード送出部を、第6図はコー
ド検出部をそれぞれ示す。 図中、10はカウンタを、11はセレクタを、12は並
列/直列変換部を、20はシフトレジスタを、21〜2
3はEX−NOR回路を、24はアンド回路を、25は
カウンタ回路を、26.27は遅延回路を、13〜15
及び28〜33は端子をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. nピントで構成されたコードにフレーム・パターン及び
    制御情報が付加されたエンベロープ信号に於て、連続す
    るmエンベロープ毎に一括して該フレーム・パターン及
    び該コードの処理を行う事を特徴とするコード処理方式
JP7685384A 1984-04-17 1984-04-17 コ−ド処理方式 Pending JPS60219852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7685384A JPS60219852A (ja) 1984-04-17 1984-04-17 コ−ド処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7685384A JPS60219852A (ja) 1984-04-17 1984-04-17 コ−ド処理方式

Publications (1)

Publication Number Publication Date
JPS60219852A true JPS60219852A (ja) 1985-11-02

Family

ID=13617208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7685384A Pending JPS60219852A (ja) 1984-04-17 1984-04-17 コ−ド処理方式

Country Status (1)

Country Link
JP (1) JPS60219852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133737A (ja) * 1986-11-26 1988-06-06 Nec Corp デ−タ伝送システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133737A (ja) * 1986-11-26 1988-06-06 Nec Corp デ−タ伝送システム

Similar Documents

Publication Publication Date Title
US4920535A (en) Demultiplexer system
JP2655547B2 (ja) Crc演算方法及びatm交換方式におけるhec同期装置
EP0443754A2 (en) Method and apparatus for detecting a frame alignment word in a data stream
JPH0142172B2 (ja)
JPS592416B2 (ja) デイジタル相関受信機
EP0212327B1 (en) Digital signal transmission system having frame synchronization operation
JP2597872B2 (ja) ブロック同期方式
JP2947074B2 (ja) フレーム同期検出回路
US5838698A (en) Alignment of parity bits to eliminate errors in switching from an active to a standby processing circuit
JPH0879211A (ja) ディジタル通信装置
JPS60219852A (ja) コ−ド処理方式
JPH06216953A (ja) 位相曖昧度除去回路
JPH0636511B2 (ja) コード・バイオレーション検出回路
JP2002026885A (ja) 同期パターン位置検出回路
US5260951A (en) Error correction circuit for digital data
JP2693831B2 (ja) 補助信号伝送方式
JP2981332B2 (ja) フレーム同期方法
JPS63278436A (ja) マルチフレ−ム同期方式
JP2771440B2 (ja) 伝送路信号切替方式
JP3039135B2 (ja) データ中継装置
JPS63116537A (ja) 同期保護回路
JP3153975B2 (ja) フレーム同期回路
GB2124807A (en) Data transmission
JPS61158231A (ja) フレ−ム同期方法
JPH0964848A (ja) 巡回冗長符号誤り検査方式