JP2771440B2 - 伝送路信号切替方式 - Google Patents
伝送路信号切替方式Info
- Publication number
- JP2771440B2 JP2771440B2 JP5330287A JP33028793A JP2771440B2 JP 2771440 B2 JP2771440 B2 JP 2771440B2 JP 5330287 A JP5330287 A JP 5330287A JP 33028793 A JP33028793 A JP 33028793A JP 2771440 B2 JP2771440 B2 JP 2771440B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- transmission
- difference
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は伝送路信号切替方式に関
し、特にＣＣＩＴＴ Ｇ７０７，７０８，７０９に勧告
されているＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉ
ｔａｌ Ｈｉｅｒａｒｅｋｙ）方式の同期伝送装置にお
いて送信装置から異なる伝送路を経て入力されたＮＮＩ
（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）フ
レーム構成の受信伝送路信号を無瞬断で切り替える伝送
路信号切替方式に関する。
し、特にＣＣＩＴＴ Ｇ７０７，７０８，７０９に勧告
されているＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉ
ｔａｌ Ｈｉｅｒａｒｅｋｙ）方式の同期伝送装置にお
いて送信装置から異なる伝送路を経て入力されたＮＮＩ
（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）フ
レーム構成の受信伝送路信号を無瞬断で切り替える伝送
路信号切替方式に関する。
【０００２】
【従来の技術】従来、この種の伝送路信号切替方式を用
いたシステム構成例を図３に示す。図３はＳＤＨ方式同
期伝送装置のシステム構成を示すブロック図である。
いたシステム構成例を図３に示す。図３はＳＤＨ方式同
期伝送装置のシステム構成を示すブロック図である。
【０００３】本同期伝送装置は、フレーム構成がＳＴＭ
−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ
Ｍｏｄｅ−１）で伝達方式がＡＴＭ（Ａｓｙｎｃｈｏｎ
ｏｕｓ Ｔｒａｎｆｅｒ Ｍｏｄｅ）方式のものであ
る。図３のＡ局において、ＶＣ（バーチャルコンテナ）
パス生成終端装置３で生成されたＶＣ−３，４パスを入
力とするＳＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａ
ｄ）生成終端装置１では、送信されるＮＮＩフレーム構
成の伝送路信号を２分岐し、同一の信号をそれぞれ伝送
路５ａ、伝送路５ｂの送信側へ送信する。伝送路５ａ、
５ｂはそれぞれ送受信が別個の４線式伝送路で冗長関係
にある。
−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ
Ｍｏｄｅ−１）で伝達方式がＡＴＭ（Ａｓｙｎｃｈｏｎ
ｏｕｓ Ｔｒａｎｆｅｒ Ｍｏｄｅ）方式のものであ
る。図３のＡ局において、ＶＣ（バーチャルコンテナ）
パス生成終端装置３で生成されたＶＣ−３，４パスを入
力とするＳＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａ
ｄ）生成終端装置１では、送信されるＮＮＩフレーム構
成の伝送路信号を２分岐し、同一の信号をそれぞれ伝送
路５ａ、伝送路５ｂの送信側へ送信する。伝送路５ａ、
５ｂはそれぞれ送受信が別個の４線式伝送路で冗長関係
にある。
【０００４】Ｂ局において、伝送路５ａ、伝送路５ｂよ
りＳＯＨ生成終端装置２に入力された各々の伝送路信号
は、切替部で一方が選択された後、ＶＣパス生成終端装
置４へ送出される。また、Ｂ局からＡ局方向についても
上記と同様である。ＳＯＨ生成終端装置１、２における
切替部は、無瞬断切替を行うために先ず伝送路１、２か
らの受信伝送路信号の位相を合わせ、それから切替えを
行うが、この位相を合わせるためには位相差を検出する
必要がある。この位相差検出はフレーム同期信号の位相
差を検出するのが一般的である。
りＳＯＨ生成終端装置２に入力された各々の伝送路信号
は、切替部で一方が選択された後、ＶＣパス生成終端装
置４へ送出される。また、Ｂ局からＡ局方向についても
上記と同様である。ＳＯＨ生成終端装置１、２における
切替部は、無瞬断切替を行うために先ず伝送路１、２か
らの受信伝送路信号の位相を合わせ、それから切替えを
行うが、この位相を合わせるためには位相差を検出する
必要がある。この位相差検出はフレーム同期信号の位相
差を検出するのが一般的である。
【０００５】
【発明が解決しようとする課題】このように従来の伝送
路信号切替方式は、２つの異なる経路を経て入力される
受信伝送路信号の遅延差を検出するのにフレーム同期信
号を用いてフレーム位相差を検出しているが、このフレ
ーム位相差がフレーム周期以内であれば問題ないが、遅
延がフレーム周期以上あった場合検出ができなくなる。
このため例えばフレーム同期信号あるいはマーカをマル
チフレームで挿入したりしてフレーム周期以上の遅延差
を検出するが、この場合マルチフレームとなるので検出
精度が低下したり、また検出範囲をオーバーする可能性
があり不確実であるという問題がある。
路信号切替方式は、２つの異なる経路を経て入力される
受信伝送路信号の遅延差を検出するのにフレーム同期信
号を用いてフレーム位相差を検出しているが、このフレ
ーム位相差がフレーム周期以内であれば問題ないが、遅
延がフレーム周期以上あった場合検出ができなくなる。
このため例えばフレーム同期信号あるいはマーカをマル
チフレームで挿入したりしてフレーム周期以上の遅延差
を検出するが、この場合マルチフレームとなるので検出
精度が低下したり、また検出範囲をオーバーする可能性
があり不確実であるという問題がある。
【０００６】
【課題を解決するための手段】本発明の伝送路信号切替
方式は、ＳＤＨに関する基本勧告のＣＣＩＴＴ Ｇ７０
７，７０８，７０９に規定するＮＮＩフレーム構成の伝
送路信号を冗長関係にある２つの４線式の伝送路を介し
送受信するＡ局とこれに対向するＢ局とのそれぞれの受
信側で２つの前記伝送路からの受信伝送路信号を受信し
位相を合わせてから無瞬断で交互に切替える伝送路信号
切替方式において、前記Ａ局あるいはＢ局は、前記伝送
路信号のＳＯＨ部分に遅延測定用のマーカを挿入した送
信伝送路信号を２つの前記伝送路に同時に送信しまた２
つの前記受信伝送路信号からそれぞれ前記マーカを抽出
しこれを折返しマーカに変換し対となる前記送信伝送路
信号のＳＯＨ部分に挿入して折返し、また２つの前記受
信伝送路信号からそれぞれ前記折返しマーカを抽出し送
信した前記マーカとの時間差をそれぞれ測定しこの測定
値の１／２を各前記伝送受信側の絶対遅延時間としこの
絶対遅延時間の時間差から２つの前記受信伝送路間の絶
対遅延差を算出する一連の手段と、２つの前記受信伝送
路信号のフレーム同期信号のフレーム位相差を検出する
手段と、前記絶対遅延差と前記フレーム位相差とから正
確な補正遅延差を算出する手段と、前記補正遅延差から
前記受信伝送路信号の遅延量をそれぞれ制御し位相を合
わせる手段と、同一位相となった前記受信伝送路信号を
外部の切替信号により一方を選択して切替える手段とを
備えている。
方式は、ＳＤＨに関する基本勧告のＣＣＩＴＴ Ｇ７０
７，７０８，７０９に規定するＮＮＩフレーム構成の伝
送路信号を冗長関係にある２つの４線式の伝送路を介し
送受信するＡ局とこれに対向するＢ局とのそれぞれの受
信側で２つの前記伝送路からの受信伝送路信号を受信し
位相を合わせてから無瞬断で交互に切替える伝送路信号
切替方式において、前記Ａ局あるいはＢ局は、前記伝送
路信号のＳＯＨ部分に遅延測定用のマーカを挿入した送
信伝送路信号を２つの前記伝送路に同時に送信しまた２
つの前記受信伝送路信号からそれぞれ前記マーカを抽出
しこれを折返しマーカに変換し対となる前記送信伝送路
信号のＳＯＨ部分に挿入して折返し、また２つの前記受
信伝送路信号からそれぞれ前記折返しマーカを抽出し送
信した前記マーカとの時間差をそれぞれ測定しこの測定
値の１／２を各前記伝送受信側の絶対遅延時間としこの
絶対遅延時間の時間差から２つの前記受信伝送路間の絶
対遅延差を算出する一連の手段と、２つの前記受信伝送
路信号のフレーム同期信号のフレーム位相差を検出する
手段と、前記絶対遅延差と前記フレーム位相差とから正
確な補正遅延差を算出する手段と、前記補正遅延差から
前記受信伝送路信号の遅延量をそれぞれ制御し位相を合
わせる手段と、同一位相となった前記受信伝送路信号を
外部の切替信号により一方を選択して切替える手段とを
備えている。
【０００７】特に、前記補正遅延差を算出する手段は、
前記絶対遅延差をＡ、前記フレーム位相差をＢ、前記伝
送路信号のフレーム周期をＣとした時に前記絶対遅延差
Ａ内のフレーム数ｎを（Ａ−Ｂ）／Ｃで計算し、前記絶
対遅延差Ａの測定誤差は最大０．５Ｃが許容されるので
前記ｎは計算値がｎ（０を含む整数）±０．５以内にあ
る時は総てｎ（０を含む整数）として扱い前記補正遅延
差をｎＣ＋Ｂで算出する方式でも良い。
前記絶対遅延差をＡ、前記フレーム位相差をＢ、前記伝
送路信号のフレーム周期をＣとした時に前記絶対遅延差
Ａ内のフレーム数ｎを（Ａ−Ｂ）／Ｃで計算し、前記絶
対遅延差Ａの測定誤差は最大０．５Ｃが許容されるので
前記ｎは計算値がｎ（０を含む整数）±０．５以内にあ
る時は総てｎ（０を含む整数）として扱い前記補正遅延
差をｎＣ＋Ｂで算出する方式でも良い。
【０００８】
【実施例】次に本発明の一実施例について図面を参照し
説明する。図１は本実施例の切替部構成を示すブロック
図である。図２は図１における補正遅延差の算出方式を
説明するタイミングチャートである。図３は図１の適用
を含むシステムの構成を示すブロック図である。
説明する。図１は本実施例の切替部構成を示すブロック
図である。図２は図１における補正遅延差の算出方式を
説明するタイミングチャートである。図３は図１の適用
を含むシステムの構成を示すブロック図である。
【０００９】図１において、図１は図３で示したＡ局の
ＳＯＨ生成終端装置１の伝送路信号切替部を示すもので
あるが、Ｂ局のＳＯＨ生成終端装置２も同様な構成であ
る。従って以下の各部動作説明はＡ局についてのもので
あるがＢ局にも共通する。ＳＯＨ生成終端部１からの送
信信号１０３は送信インタフェース１１ａ、１１ｂに入
力され、それぞれマーカ発生回路１３からのマーカ１０
５をＳＯＨの予備ポジションであるＺ１バイトに挿入
し、送信伝送路信号１０１ａ、１０１ｂとして伝送路５
ａ、５ｂの送信路へ送出する。
ＳＯＨ生成終端装置１の伝送路信号切替部を示すもので
あるが、Ｂ局のＳＯＨ生成終端装置２も同様な構成であ
る。従って以下の各部動作説明はＡ局についてのもので
あるがＢ局にも共通する。ＳＯＨ生成終端部１からの送
信信号１０３は送信インタフェース１１ａ、１１ｂに入
力され、それぞれマーカ発生回路１３からのマーカ１０
５をＳＯＨの予備ポジションであるＺ１バイトに挿入
し、送信伝送路信号１０１ａ、１０１ｂとして伝送路５
ａ、５ｂの送信路へ送出する。
【００１０】一方、伝送路５ａ、５ｂの受信路からの受
信伝送路信号１０２ａ、１０２ｂはそれぞれ受信インタ
フェース１２ａ、１２ｂに入力され、ここでＮＮＩフレ
ームのＳＯＨが終端される。
信伝送路信号１０２ａ、１０２ｂはそれぞれ受信インタ
フェース１２ａ、１２ｂに入力され、ここでＮＮＩフレ
ームのＳＯＨが終端される。
【００１１】一般に、２つの異なる伝送路を経た伝送路
信号が入力された場合、線路長差があると遅延量が異な
る為にフレーム位相が異なる。即ち、受信伝送路信号１
０２ａ、１０２ｂは位相が一致していないのが通常であ
る。受信インタフェース１０２ａ、１０２ｂでは先ずＢ
局側で挿入されたＺ１バイトのマーカ１０６ａ、１０６
ｂを抽出し、それぞれ、Ｂ局側に折返すために送信イン
タフェース１１ａ、１１ｂに入力する。送信インタフェ
ース１１ａ、１１ｂはこのＺ１バイトのマーカ信号を今
度はＺ２バイトに挿入し送信する。
信号が入力された場合、線路長差があると遅延量が異な
る為にフレーム位相が異なる。即ち、受信伝送路信号１
０２ａ、１０２ｂは位相が一致していないのが通常であ
る。受信インタフェース１０２ａ、１０２ｂでは先ずＢ
局側で挿入されたＺ１バイトのマーカ１０６ａ、１０６
ｂを抽出し、それぞれ、Ｂ局側に折返すために送信イン
タフェース１１ａ、１１ｂに入力する。送信インタフェ
ース１１ａ、１１ｂはこのＺ１バイトのマーカ信号を今
度はＺ２バイトに挿入し送信する。
【００１２】また、受信インタフェース１１ａ、１１ｂ
は、Ｂ局側で折返された自局のＺ２バイトのマーカ１０
７ａ、１０７ｂを抽出し、絶対遅延差検出回路１４にそ
れぞれ入力する。絶対遅延差検出回路１４において、自
局送信のマーカ１０５ａ、１０５ｂとＢ局折返しのマー
カ１０７ａ、１０７ｂとのタイミングを比較し、その時
間差を各々測定し、各々結果の二分の一を片方向の絶対
遅延時間とし、更に両者の差を方伝送路５ａ、５ｂの受
信側片方の絶対遅延差とする。
は、Ｂ局側で折返された自局のＺ２バイトのマーカ１０
７ａ、１０７ｂを抽出し、絶対遅延差検出回路１４にそ
れぞれ入力する。絶対遅延差検出回路１４において、自
局送信のマーカ１０５ａ、１０５ｂとＢ局折返しのマー
カ１０７ａ、１０７ｂとのタイミングを比較し、その時
間差を各々測定し、各々結果の二分の一を片方向の絶対
遅延時間とし、更に両者の差を方伝送路５ａ、５ｂの受
信側片方の絶対遅延差とする。
【００１３】この値は、Ｚ１からＺ２へ乗せ替えたこと
による誤差等を含むので、この誤差を補正するためにフ
レーム位相差検出回路１５により、伝送路５ａ、５ｂの
フレーム位相差も検出する。これは受信インタフェース
１２ａ、１２ｂで終端されたフレーム同期信号１０８
ａ、１０８ｂから検出される。
による誤差等を含むので、この誤差を補正するためにフ
レーム位相差検出回路１５により、伝送路５ａ、５ｂの
フレーム位相差も検出する。これは受信インタフェース
１２ａ、１２ｂで終端されたフレーム同期信号１０８
ａ、１０８ｂから検出される。
【００１４】絶対遅延差検出回路１４から出力された絶
対遅延差情報１０９と、フレーム位相差検出回路１５か
ら出力されたフレーム位相差情報１１０とを入力する遅
延制御回路１７は、この両情報から伝送路５ａ、５ｂ間
の補正遅延差を求め、その結果により遅延回路１６、１
８の遅延量を制御する。即ち遅延回路１６、１８に書き
込まれた受信データを遅延回路１６、１８から読出す時
に、切替先の位相が進んでいる場合には、切替先の遅延
量を増やし、切替先の位相が遅れている場合は、切替先
の遅延を減らすことで、２つの信号の読み出し位相が同
一となるように制御して２つの伝送路からくる受信信号
の位相を一致させる。位相が一致した受信信号はセレク
タ１２において、外部からの制御信号により一方がセレ
クトされるが、この切替の時にデータに不連続や重複が
起きることはなく、また無瞬断で切替を行うことができ
る。
対遅延差情報１０９と、フレーム位相差検出回路１５か
ら出力されたフレーム位相差情報１１０とを入力する遅
延制御回路１７は、この両情報から伝送路５ａ、５ｂ間
の補正遅延差を求め、その結果により遅延回路１６、１
８の遅延量を制御する。即ち遅延回路１６、１８に書き
込まれた受信データを遅延回路１６、１８から読出す時
に、切替先の位相が進んでいる場合には、切替先の遅延
量を増やし、切替先の位相が遅れている場合は、切替先
の遅延を減らすことで、２つの信号の読み出し位相が同
一となるように制御して２つの伝送路からくる受信信号
の位相を一致させる。位相が一致した受信信号はセレク
タ１２において、外部からの制御信号により一方がセレ
クトされるが、この切替の時にデータに不連続や重複が
起きることはなく、また無瞬断で切替を行うことができ
る。
【００１５】次に、遅延制御回路１７における補正遅延
差を求める方法について説明する。測定された絶対遅延
差は、先に説明したように若干の誤差が生じるが、一方
フレーム位相差は正確に検出できる。絶対遅延差はフレ
ーム位相差がフレーム周期を超えたかどうかを判断する
ためのもので、最終的な遅延差は既知であるフレーム周
期と正確に検出できるフレーム位相差とで算出する。
差を求める方法について説明する。測定された絶対遅延
差は、先に説明したように若干の誤差が生じるが、一方
フレーム位相差は正確に検出できる。絶対遅延差はフレ
ーム位相差がフレーム周期を超えたかどうかを判断する
ためのもので、最終的な遅延差は既知であるフレーム周
期と正確に検出できるフレーム位相差とで算出する。
【００１６】即ち、図２に示すように（図２は絶対遅延
差が１フレーム周期以上になった例を示す）絶対遅延差
情報１０９の絶対遅延差をＡ、フレーム位相差情報１１
０のフレーム位相差をＢ、伝送路信号のフレーム周期を
Ｃ、また絶対遅延差の予測される測定誤差をαとした
時、絶対遅延差Ａ内のフレーム数ｎは（Ａ−Ｂ）／Ｃで
計算される。このｎはＡの測定誤差αが０の時は０を含
む整数となり、図２の例では１となる。しかしＡに±α
の誤差がある時は計算値ｎはｎ（０を含む整数）±α／
Ｃとなり、図２では１±α／Ｃとなる。但し、ｎを識別
するために許容されるαは±０．５Ｃ以内であるので、
計算値はｎ（０を含む整数）±０．５以内となり、図２
では１±０．５以内（即ち０．５〜１．５）となる。そ
して計算値がこの範囲内であれば０を含む整数をｎとし
て扱い、図２では誤差±αがあってもｎ＝１となる。そ
して補正遅延差はｎＣ＋Ｂで算出され、図２ではＣ＋Ｂ
となる。
差が１フレーム周期以上になった例を示す）絶対遅延差
情報１０９の絶対遅延差をＡ、フレーム位相差情報１１
０のフレーム位相差をＢ、伝送路信号のフレーム周期を
Ｃ、また絶対遅延差の予測される測定誤差をαとした
時、絶対遅延差Ａ内のフレーム数ｎは（Ａ−Ｂ）／Ｃで
計算される。このｎはＡの測定誤差αが０の時は０を含
む整数となり、図２の例では１となる。しかしＡに±α
の誤差がある時は計算値ｎはｎ（０を含む整数）±α／
Ｃとなり、図２では１±α／Ｃとなる。但し、ｎを識別
するために許容されるαは±０．５Ｃ以内であるので、
計算値はｎ（０を含む整数）±０．５以内となり、図２
では１±０．５以内（即ち０．５〜１．５）となる。そ
して計算値がこの範囲内であれば０を含む整数をｎとし
て扱い、図２では誤差±αがあってもｎ＝１となる。そ
して補正遅延差はｎＣ＋Ｂで算出され、図２ではＣ＋Ｂ
となる。
【００１７】但し、ｎはＡ／Ｃの計算値の小数点以上の
０を含む整数部分として算出する。
０を含む整数部分として算出する。
【００１８】
【発明の効果】以上説明したように本発明は２つの異な
る伝送路を経た受信信号の遅延量の違いから生ずる位相
差の検出を、送信側から送出したマーカを対向局で折返
すことにより伝送路の絶対遅延時間を測定し、同時にフ
レーム同期信号によりフレーム位相差を測定してこの両
者から補正遅延差を求めているので、正確で安定した位
相差検出ができる。従って完全な無瞬断切替ができると
いう効果がある。
る伝送路を経た受信信号の遅延量の違いから生ずる位相
差の検出を、送信側から送出したマーカを対向局で折返
すことにより伝送路の絶対遅延時間を測定し、同時にフ
レーム同期信号によりフレーム位相差を測定してこの両
者から補正遅延差を求めているので、正確で安定した位
相差検出ができる。従って完全な無瞬断切替ができると
いう効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１における補正遅延差を求めるタイミングチ
ャート図である。
ャート図である。
【図３】図１を用いたシステムを示すブロック図であ
る。
る。
１，２ ＳＯＨ生成終端装置 ３，４ ＶＣパス生成終端装置 ５ａ，５ｂ 伝送路 １１ａ，１１ｂ 送信インタフェース １２ａ，１２ｂ 受信インタフェース １３ 送信マーカ発生部 １４ 絶対遅延差検出回路 １５ フレーム位相差検出回路 １６，１８ 遅延回路 １７ 遅延制御回路 １９ セレクタ
Claims (2)
- 【請求項１】 ＳＤＨに関する基本勧告のＣＣＩＴＴ
Ｇ７０７，７０８，７０９に規定するＮＮＩフレーム構
成の伝送路信号を冗長関係にある２つの４線式の伝送路
を介し送受信するＡ局とこれに対向するＢ局とのそれぞ
れの受信側で２つの前記伝送路からの受信伝送路信号を
受信し位相を合わせてから無瞬断で交互に切替える伝送
路信号切替方式において、前記Ａ局あるいはＢ局は、前
記伝送路信号のＳＯＨ部分に遅延測定用のマーカを挿入
した送信伝送路信号を２つの前記伝送路に同時に送信し
また２つの前記受信伝送路信号からそれぞれ前記マーカ
を抽出しこれを折返しマーカとして対となる前記送信伝
送路信号のＳＯＨ部分に挿入して折返しまた２つの前記
受信伝送路信号からそれぞれ前記折返しマーカを抽出し
送信した前記マーカとの時間差をそれぞれ測定しこの測
定値の１／２を各前記伝送路受信側の絶対遅延時間とし
この絶対遅延時間の時間差から２つの前記受信伝送路間
の絶対遅延差を算出する一連の手段と、２つの前記受信
伝送路信号のフレーム同期信号のフレーム位相差を検出
する手段と、前記絶対遅延差と前記フレーム位相差とか
ら正確な補正遅延差を算出する手段と、前記補正遅延差
から前記受信伝送路信号の遅延量をそれぞれ制御し位相
を合わせる手段と、同一位相となった前記受信伝送路信
号を外部の切替信号により一方を選択して切替える手段
とを備えることを特徴とする伝送路信号切替方式。 - 【請求項２】前記補正遅延差を算出する手段は、前記絶
対遅延差をＡ、前記フレーム位相差をＢ、前記伝送路信
号のフレーム周期をＣとした時に前記絶対遅延差Ａ内の
フレーム数ｎを（Ａ−Ｂ）／Ｃで計算し、前記絶対遅延
差Ａの測定誤差は最大０．５Ｃが許容されるので前記ｎ
は計算値がｎ（０を含む整数）±０．５以内にある時は
総てｎ（０を含む整数）として扱い前記補正遅延差をｎ
Ｃ＋Ｂで算出することを特徴とする請求項１記載の伝送
路信号切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5330287A JP2771440B2 (ja) | 1993-12-27 | 1993-12-27 | 伝送路信号切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5330287A JP2771440B2 (ja) | 1993-12-27 | 1993-12-27 | 伝送路信号切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193560A JPH07193560A (ja) | 1995-07-28 |
| JP2771440B2 true JP2771440B2 (ja) | 1998-07-02 |
Family
ID=18230969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5330287A Expired - Lifetime JP2771440B2 (ja) | 1993-12-27 | 1993-12-27 | 伝送路信号切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771440B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651364B2 (ja) * | 2004-11-17 | 2011-03-16 | 富士通株式会社 | 位相調整方法及び装置 |
-
1993
- 1993-12-27 JP JP5330287A patent/JP2771440B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193560A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051979A (en) | Method and apparatus for errorless switching | |
| JP2933479B2 (ja) | デジタル信号伝送装置 | |
| US4807257A (en) | Apparatus for the regeneration of channel-clock information in synchronous data transmission and data-recovery circuit arrangement comprising such apparatus | |
| JPS5829251A (ja) | デイジタル情報システムのデ−タ通信網に送／受信装置を同期するための回路装置 | |
| JP2771440B2 (ja) | 伝送路信号切替方式 | |
| US5619532A (en) | Digital communication system | |
| US5541962A (en) | Transmission timing adjusting device | |
| JPH025654A (ja) | 信号同期方式 | |
| JP3494151B2 (ja) | コンカチネーション信号処理方法及び装置 | |
| KR100304776B1 (ko) | 동기 시스템, 동기 방법 및 기록 매체 | |
| JP3025405B2 (ja) | 局間の同期制御装置 | |
| JP2816384B2 (ja) | 位相補正方法及び回路 | |
| JP3169330B2 (ja) | 無瞬断位相検出装置および無瞬断位相検出方法ならびに無瞬断位相切替装置 | |
| JP2000196551A (ja) | 伝送路無瞬断切換システム及び方法 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
| JPH01263566A (ja) | 伝送遅延差測定方式 | |
| JPS60219852A (ja) | コ−ド処理方式 | |
| JP3197058B2 (ja) | パルス計数装置 | |
| JP2000196569A (ja) | 残留遅延差検出装置及び方法、並びに無瞬断切替伝送装置 | |
| JPH05153103A (ja) | 伝送路切替方式 | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 | |
| JPS60254939A (ja) | 位相整列回路 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 | |
| JPH10112721A (ja) | 伝送システムの出力信号遅延補正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |