JPS5829251A - デイジタル情報システムのデ−タ通信網に送／受信装置を同期するための回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、各受信装置に相関受信器を備え、該相関受信
器は、入力データ信号および所定のブロック位置で挿入
されたコーＰ・ワーＰ　（Ａ−カーコー１）を有するデ
ータブロックが遅延される遅延時間回路網から構成され
ており、該遅延時間回路網の記号数に対応する数の並列
出力には、それぞれパーカーコードに対し設定可能であ
るイン・９−夕が接続されており、該遅延時間回路網の
出力は、同期に用いられる相関信号を発生する多数決回
路に供給される型のディジタル情報システムのデータ通
信網に送／受信装置を同期するための回路装置に関する
。

ディジタル情報システムにおいては、データ・フローが
送信局と受信局との間ｆ伝送される０１つのデータ通信
網には１つの送信局と共に非常に多数の受信局が接続さ
れている。接続は位置固定のワイヤ・ケーブルを用いる
かあるいは無線路を介して行なうことができる。他の受
信局を付加的に接続しようとする場合には、これら受信
局は、実際にデータ交換に関与する前に、非同期状態か
らデータ通信網に同期させなければならない。

データ伝送方式の種類に従い、同期過程にはいろいろな
型式の同期が必要となる。例えば受信データを誤りなく
認識し、処理するためには、入力信号に追従する受信ク
ロックもしくは受信タイミング信号が必要である。受信
信号は、伝送区間の特性に依存して、レベル変動に加え
、伝達時間歪みもしくは変動または多重チャンネル拡張
による干渉妨害を受ける。この様な場合に必要となるビ
ット同期は、はぼ最大の読出し信頼性が得られる時点ｆ
、受信クロック信号の走査縁がアナログ受信信号に一致
する時に達成される。

データ伝送をブロック構成で行なう場合には、送／受信
局の同期設定に際して、ビット同期の他にさらにブロッ
ク同期が必要となる。

ブロック関係および位相関係を決定するために、所定の
ブロック位置１特殊な符号ワーＰ即ちコード・ワード（
・マーカーコード）が伝送され、このコード・ワーＰは
受信側で自己相関によって評価される。

同期回路網において全ての送／受信局間には、はぼ全体
的に、即ち１つの無線領域内、における無線伝送時間差
にいたるまで固定のブロック関係が支配する。ビット同
期はデータ交換に直接互いに関与する局にとって必要と
される。それに加えて送／受信局は、多重アクセスで動
作することができるが、その場合にはブロック・ベース
ｔのデータ交換は常に固定の時間平面に結び付けられる
。従って送出される各データ・ブロックは充分な長さの
コーｒ・ワード（・ζ−カ−コーｒ）を有しており、こ
のコード・ワードから、受信装置において相関により必
要なブロック補正量および位相補正量が発生される。

本出願人の先願特許明細書に記述されているような移動
無線通信網の場合には、拡張された機能範囲を有する相
関受信器を用いなければならない。このような移動無線
通信網の場合には、移動無線加入者局と静止している固
定局との間におけるデータ交換および通話が、固定の無
線領域割当てｔ展開されるような同期回路が問題えば登
録、受付変更またはダイヤル（選択）番号伝送のような
データ交換が必要である。発展形態として、多数の固定
局が多重アクセスで動作ｆきる、言い換えるならば固定
の時間平面配列１動作することを可能にする固有の無線
チャンネル（機能チャンネル）が設けられている。

このような配列を介して、移動加入者局は、受信品質管
理により、該移動無線加入者局にとつて最も適した無線
領域で、組織的なデータ接続を受けることがｔきる。こ
の構成によれば、さらに全ての時間スリット（無線領域
）において受信品質および設定基準を検出し、それによ
り移動加入者局の位置変動によって惹起される電磁界パ
ラメータの変動に際し直ちにその場合に最適である無線
領域を検知し、必要とされる設定情報が得られるように
なっている。このような仕方でシステム特性が満足され
た時には、受付ないし登録変更過程を問題なく実行する
ことができる。相関受信器の役割りは、非同期状態から
出発して好適な無線領域に対するビット同期およびブロ
ック同期を行なうこと（設定素子への直接アクセス）に
あると共に、同期動作モードにおいて、実際の無線領域
に対する設定基準を発生すると共に、受付ないし登録変
更の場合には、他の全ての可能な無線領域を発生するこ
と（計算機を介しての設定素子への間接的アクセス）に
ある。

本発明め課題は、ディジタル情報システムのデータ通信
網に対し送／受信局を同期するために、相関受信器およ
びそれに関連して設けられた計算機によって上に述べた
ような要件を簡単な仕方ｆ満すことができる回路を提供
することにある。

本発明の上記の課題は、受信装置においては、到来の再
生されていない受信データを受信タイミング設定（ビッ
ト同期）のための信号出力およびブロック同期のための
信号出力を有する相関受信器に供給すると共に、該相関
受信器の信号によって調整可能である再生装置に供給し
、上記相関受信器の２つの信号出力端を計算機に接続し
、さらにビット同期用信号出力を、上記計算機によって
制御されるスイッチおよび位相タイミング移相器を介し
て再生装置に接続すると共にブロック同期用信号出力を
、上記計算機により制御されるスイッチを介して上記再
生装置に接続することにより解決される。

次に添付図面に示した実施例を参照して本発明の詳細な
説明する。

筑１図に示す相関受信器において、入力データ信号Ｅｓ
は遅延回路網に供給される。この遅延回路網の遅延時間
素子は、τ１．・・・・・・、τ。の遅延時間を有して
いる。各遅延時間素子の遅延時間は正確に１つのデータ
符号持続期間に対応する。

調整可能な乗算器ＥＭｏ、・・・・・・、ＥＭｎ（ｎ−
パーカーコードのワード長）が接続されている並列出力
の数は、６−カーゴ−１’　（Ｂａｒ’ｋｅｒ　ｃｏｄ
ｅ）の符号数に対応する。調整可能な乗算器ＥＭｐ、、
この場合予期されるコードＥＷｏ、・・・・・・、益。

により、ノ々−カーコード・ワードが並列に印加された
場合乗算器ＥＭを有する分岐路を、合流する加算点Ｓの
出力端に最大値が現われるように設定される。この最大
値は最後の・９−カーコード記号の持続期間中存続する
。第１図に点斜線ブロックで示した多数決回路ＭＥは、
最大許容識別誤差Ｘが越えられなかった場合に、出力端
に相関信号ＫＳを発生する、したがってＸは、相関に際
して評価されない場合にも出力信号を検出することがで
きる記号の数ｔある。この値は判定回路ＥＮＴの比較閾
値５Ｃ）Ｔより高レベルに設定することができる。

なお判定回路ＥＮＴの第２の入力端は加算点Ｓに接続さ
れている。相関信号の出現で、ブロック関係および位相
関係にとって時間的に重要なりロックおよび信号は全べ
て同期される。相関受信器の出力信号は、発生される前
に、最適な読取り位相をマークするように変換される。

この信号は、計算機への伝送に当って付加的に符号化さ
れる。

第２図は既にディジタル化されている相関信号ＫＳ−１
−ら位相符号化を行なう位相検出用回路のブロック・ダ
イヤグラムｆある。この位相符号化は基本的には２つの
モードで行なうことができる。即ち出力に現われる同期
信号ＳＳで直接位相表示（通接設定）により行なうか、
または計算機を用いて複数の結果に関し平均化された設
定量で位相アドレスＰＡＲとして実現することが１きる
。

相関信号ＫＳは、タイミング評価を経て、点斜線ブロッ
クで示す位相検出回路に与えられる。

位相検出は、受信データ電流ＥＳの２つの論理状態電流
流れ角変化の記号持続期間偏移にほとんど左右されない
。同期記号のタイミングもしくは時間評価は、同期ゲー
トＳＴによって行なわれる。このタイ、ミング評価回路
は、相関信号の各予測期間中にのみ閉ざされるスイッチ
ＳＴから構成されている。このスイッチＳＴによる相関
信号ＫＳに対する予測期間の設定１、シミュレートされ
た信号が有効に゛なることはほとんど完全に抑止される
。スイッチＳＴの出力端には、第１図と関連して述べた
ように相関信号ＫＳが発生される。

最適な読出し相の決定は、位相検出回路と称する評価回
路において行なわれる。ノ々−カーコード・ワードに続
く次続の有効ビットの取込み時点〒既に受信タイミング
補正のための正しい設定情報を発生するこの評価回路に
関し以下説明する。さらに第３図の時間ダイヤグラムを
も参照して位相検出機能についても説明を行なう。

相関受信器ＫＥの相関信号ＫＳが供給される第２図に示
した受信タイミング位相検出用回路は、入力側に導体分
岐を有している。第１の分岐導体は、アップ／ダウン計
数器Ｚ１の計数方向設定入力端（Ｕ／Ｄ）に接続されて
いる。該計数器Ｚ、の計数入力端Ｃ１は切換スイッチＵ
Ｔに接続されている。別の分岐導体には、１ピツトの遅
延時間τを有する遅延素子が接続されている。該遅延素
子の出力信号は切換スイッチＵＴの切換接点ＵＴ２を制
御すると共に、他方また論理素子Ｖの１つの入力端に接
続されている。該論理素子Ｖの第２の入力端には計数器
Ｚ１の出力端が接続されている。第３番目の導体分岐は
切換スイッチＵＴの第２の切換接点ＵＴｌを制御する。

相関信号および遅延された相関信号によって制御される
切換点ＵＴＩおよびＵＴ２に介して受信タイミングの設
定増分大きさに対応する固定のタイミングｙＴｂｉｔも
しくはそれより高いタイミング２ｙ−Ｔｂｉｔが計数器
Ｚ１の計数入力端Ｃ１に印加される。

さらに加算計算器もしくはアップ計算器Ｚ２が設けられ
ており、この−アップ計数器はモジュロ−ｙモードにお
いて固定のクロックｙＴｂｉｔ　’％動作するもの１あ
る。このアップ計数器Ｚ２にはメモリＳ、が後置接続さ
れており、このメモリは論理素子Ｖの出力端に接続され
ている。該メモリＳｐの出力端ＰＡＲ（位相アドレス）
に計算機を爾後の処理を受けるために該計算機に供給さ
れる。

なお位相検出用回路部分には、第３図に示す時間ダイヤ
グラムの対応の文字と一致しそして特定の信号変化なら
びに計数タイミングもしくはクロックおよび計数状態を
表わす文字は記入されていない。従ってこの回路の機能
に関する以下の記述においては、この時間ダイヤグラム
に示されている対応の文字を参照されたい。なお以下の
説明においては、ｙ−８という前提から出発する。

相関信号（ａ）はアップ／ダウン計数器Ｚ、の計数方向
を制御し、他方遅いクロックもしくはタイミング評価Ｙ
Ｔｂｉｔ（ｂ）　ハ、　、切換スイッチＵＴｉ介して計
数器Ｚ１のクロック入力端Ｃ１（計数入力端）に印加さ
れる。上に定義した出発位置から、計数・、器Ｚ１の計
数状態はその計数方向に対応して設定される。相関信号
ＫＳの負の符号切換縁を計数方向が変わる。同時に計数
器ｚ１は、遅延素子τを介して遅延された相関信号（ｄ
）１がスイッチＵＴｉ介して高いクロック２ｙＴｂｉｔ
を計数器Ｚ、のクロック入力端（計数入力端）に切り換
える迄、停止状態に留まる。高いクロック２．Ｔｂ□。

が印加されると、それに対応して計数器２．の計数状態
（Ｃ）は反対の記号でかつ２倍の速度で変化する。計数
器の出発位置は正確に遅延された相関信号の中心ｆ達せ
られて、この相関信号を結合される。復号された出力信
号（同期信号）（ｆ）は、特定のブロック位置（ブロッ
ク同期）を定めると共に、その正の記号切換縁で最適な
受信タイミング位相（ビット同期）を定める。

ブロック同期によって、送信部および受信部は、ビット
・クロック平面を送／受信位置に設定される。受信クロ
ック位相の設定情報は計算機において爾後処理されるの
で、この情報は相対アドレスＰＡＲとして伝送される。

この目的で、モ）　５　Ｃ１−ｙ−モードを固定のクロ
ックｙＴｂ１ｔで号ＳＳの遷移縁で計数器停・ｐ瞬時計
数状態が中間記憶装置もし。くけ中間メモＩＪＳｐに転
送される。

この情報は次の同期記号の評価までそのまま保持され、
そして計算機からの需要に際し送出される。第３図ａ）
は補正信号設定方向Ａ、第３図ｂ）計数クロックｙＴｂ
ｉｔ、第３図Ｃ）は計数器状態Ｚ１、第３図ｄ）は１ビ
ット遅延補正信号（ＳＶ）、第３図ｅ）は計数り′ロッ
ク２ｙＴｂ□０、第３図ｆ）は桁上り出力信号（ＣＯ−
Ｚ、）、第３図ｇ）は計数器状態Ｚ２ｓ第５図ｈ）は計
算機の記憶情報（ＳＩ）を示す。

計数器Ｚ２の時間基準が同期データ回路網の位置固定の
装置（無線集線局）１回路網の幅に応じて定められてい
る場合には、固有の基準値と移動加入者装置により受信
された同期信号ＳＳの時点に対応する瞬時計数状態との
間の計数状態差から、直接既知のクロック　Ｔｂ工ｔｅ
介ｔ、７、位置固定の局に対する移動加入者の距離を求
めることができる。この場合には、移動加入者局におい
て、位置固定局から受信した信号と、位置固定局に送出
される固有の送信信号との間に不変的に設定された既知
の位相関係が在ることが前提条件ｔある。

第４図には送／受信装置のペース・ノ々ンドのための受
信部が示されている。この受信部においては、到来する
有効信号は相関受信器ＫＥおよび被制御再生器部に供給
されて、内部タイミング・ループのクロックで再生され
る。

相関受信器ＫＥは再生されていない受信データＥＤｎｒ
を入′力され、受信タイミング設定（ビット同期）用信
号出力を有すると共にブロック同期用信号出力を有して
おり、これら２つの出力端は例えばマイクロプロセッサ
とすることが１きる制御部（計算機）Ｒに接続されてい
る。ビット同期用信号出力端はさらに、計算機によって
制御ＪれるスイッチＵｓ３を介して、直接受信タイミン
グ位相設定のための受信タイミングＥＴの移相器Ｐに接
続されており、該移送器Ｐは上記再生器旺に接続されて
いる。この再生器旺の出力側＠　ＥＤＢ　（受信データ
ブロック構造）を示す。

ブロック同期ＢＳ用の信号出力端は、計算機Ｈによって
制御されるスイッチＵＳ２を介して、直接。

再生器に接続されている。計算機Ｒからは、正規周波数
発生器Ｇのための追従制御量も得られる。この正規周波
数発生器ａＢ相関受信器ＫＥおよび受信タイミング移送
器Ｐに接続されている。

相関信号が検出されると、受信タイミング移相器Ｐでビ
ット−タイミングのためのビットおよびブロック同期の
正確な値が、そして再生器に設けられている受信部Ｔで
はブロック・タイミングのためのビットおよびブｉｆｆ
ツク同期用の正確な値がスイッチＵＳ３およびＵＳ２を
介して直接設定される。これにより送／営信装置はデー
タ通信網に同期される。同期動作において、相関受信器
ＫＥは計算機Ｒと共に送／受信装置の同期制御を司る。

この場合、同期制御は受信タイミング位相調整とブロッ
ク同期の制御とからなる。

受信タイミング位相調整は計算機Ｈにおいて相関受信器
ＫＥの出力信号の平均化により行なわれ、位相タイミン
グ移相器Ｒの追従制御は計算機出力によってｆＴなわれ
る。ブロック同期の制御１は、加入者群によって予め指
定されている予期時間（同期ゲート）内を相関信号をモ
ニタすることにより行なわれる。

上に述べた回路が有利な仕方で実現する個々の機能に関
しここでもう一度要約する。

非周期的動作モードにおいては先ずデータ通信網への送
／受信装置の同期が行なわれる。その理由は、非同期動
作では、相関信号のための予期時間スロットの確定が不
可能であるからである。相関受信器で検出された記号毎
に、計算機〒、関連のブロック間隔が求められる。ブロ
ック間隔の類似性比較〒、おおよそのブロック関係撫線
伝達時間影響）が表示され、そして並列に処理される受
信品質の決定で、接続を形成する上を最も適している無
線領域に関するメツセージが得られる。同期のトリガは
、常に検出された相関信号が有効になる迄、それぞれ選
択された無線通達領域の時間スロット１行なわれる。こ
のような企図せるアクセスに対して相関受信器は次のよ
うな基準を発生する。即ち、後続のデータ評価のだめの
受信タイミングの直接設定お二びシステム・タイミング
の設定、即ちデータ符号化基準の設定である。同期され
た状態においては、相関受信器は、計算機ｔの爾後の処
理のために、直接、計算機で得られる受信タイミング設
定アドレスを発生しかつ該受信タイミング設定情報の平
均化により正規周波数発生器のための周波数補正量を発
生する。

上の説明から明らかなように、本発明による回路によれ
ば有利な仕方で非周期的動作モードが可能〒あり、ブロ
ック同期およびビット周期のだめの設定素子に対する直
接的および間接的（即ち計算機を介しての）アクセスが
可能となる。設定量受信タイミング位相および正規周波
数の追従速度は計算機により個々に調整もしくは設定可
能であり、その場合上限は測定値検出速度によって定め
られる。受信タイミング位相は、電流流れ角変化にほと
んど左右されないディジタル位相検出装置で求められ、
ノ々−カーコード・ワードに続く次続の記号の読出しに
も用いることが１きる。評価処理された相関信号の類似
性もしくは相似性比較により、移動局は、個々の移動局
に対する異なった離間距離により生ぜしめられる無線遅
延時間差の変動の精度に関してまでブロック関係を認識
することができる。

【図面の簡単な説明】

第１図は相関受信器のブロックダイヤグラムを示し、第
２図は後続の位相検出装置と共に相関受信器を示すブロ
ックダイヤグラム、第３図ａ）〜ｈ）Ｆｉ位相検出を説
明するための信号一時間ダイヤグラムそして第４図は相
関受信器および同期装置を備えた送／受信装置の受信部
を示すブロックダイヤグラムｔある。 Ｚ・・・アップ／ダウン計数器、Ｚ２・・・加算計数器
。 ＵＳ、　ＵＴ・・・切換スイッチ、Ｓｐ・・・メモリ、
■・・・論理素子、τ・・・遅延時間素子、ＦＭ・・・
乗算器、ｍ−・・コード、ＥＮＴ・・・判定回路、　Ｓ
Ｔ、ＵＳ・・・スイッチ、ＦＡＩ（・・・位相アドレス
、　ＵＴ・・・切換スイッチ、Ｇ・・・正規周波数発生
器、Ｒ・・・計算機、ＫＥ・・・相関受信器、Ｐ・・・
受信タイミング移相器

Claims (1)

1. 【特許請求の範囲】 １、各受信装置に相関受信器を備え、該相関受信器は、
   入力データ信号、および所定のブロック位置で挿入され
   たコーＰ・ワード（・々−カーコーｒ）を有するデータ
   ・ブロックが遅延される遅延時間回路網から構成されて
   おり、該遅延時間縦続回路網の符号数に対応する数の並
   列出力端には、それぞれ、６−カーフードに対し設定可
   能である乗算器が接続されており、該遅延時間−回路網
   の出力は、同期に用いられる相関信号を発生する多数決
   回路に供給される型式の、ディジタル情報システムのデ
   ータ通信網に送／受信装置を同期するだめの回路装置に
   おいて、受信装置においては、到来の再生されていない
   受信データを、受信タイミング設定（ピット同期）のだ
   めの信号出力およびブロック同期のための信号出力を有
   する相関受信器（ＫＥ）に供給すると共に、該相関受信
   器の信号によって制御可能である再生装置に供給し、前
   記相関受信器（ＫＥ）の２つの信号出力を計算機（Ｒ）
   と接続し、さらにピット同期用信号出力を、前記計算機
   （Ｒ）によって制御されるスイッチ（ＵＳ３）および位
   相タイミング移相器（Ｐ）を介して前記再生装置（ＲＥ
   ）に接続すると共に、前記ブロック同期用信号出力を、
   前記計算機（Ｒ）により制御されるスイッチ（ＵＳ２）
   を介して前記再生装置（ＲＥ）に接続したことを特徴と
   するデジタル情報システムのデータ通信網に送／受信装
   置を同期するだめの回路装置。 ２、個々に到達可能な各無線領域の受信タイミング位相
   のだめの測定値を計算機における恒常的平均化により求
   めて、受信側１行なわれる他の無線領域への受付切換な
   いし登録変更過程で遅延のないアクセスを実現するため
   に位相タイミング用移相器の設定に用いる特許請求の範
   囲第１項記載の同期回路装置。 ３．相関受信器（ｘｇ）に、位押検出装置を後続し、所
   定の初期計数状態および所定の設定方向を有するアップ
   ／ダウン計数器（Ｚ＋）を備え、該計数器（Ｚｌ）にお
   いては、相関信号（ＫＳ）がその符号切換縁に対応して
   計数方向を制御すると共に、クロック入力端（計数入力
   端）に切換スイッチ（ＶＴ）を介して遅いクロック（ｙ
   −Ｔ　　）での計数方向が設定されてｂｉす るようにクロックを接続し、計数方向切換に際しては、
   前記アップ／ダウン計数器（２＋）の計数状態を、遅延
   素子（τ）による遅延を受けた計数方向切換を行なう相
   関信号が切換スイッチ（ＵＴ）を介して２倍のクロック
   周波数（２ｙ−Ｔｂ１ｔ）のクロックを前記アップ／ダ
   ウン計数器（Ｚ、）のクロック入力端に印加する迄保持
   し、該アップ／ダウン計数器の出力信号（復号された初
   期計数状態）および遅延された相関信号を結合回路（Ｖ
   ）の入力に供給し、そして固定の遅いクロック（ｙ−Ｔ
   ｂ工ｔ）該アップ計数器（ｚ２）の計数状態を、前記ア
   ップ／ダウン計数器（Ｚｌ）の復号された出す計数状態
   に達した時に後続の計算機に接続されている中間記憶装
   置（ｓｐ）に転送する特許請求の範囲第１項または第２
   項記載の同期回路装置。