JPH03113928A - クロック同期ネットワーク及びデータ通信法 - Google Patents
クロック同期ネットワーク及びデータ通信法Info
- Publication number
- JPH03113928A JPH03113928A JP2032302A JP3230290A JPH03113928A JP H03113928 A JPH03113928 A JP H03113928A JP 2032302 A JP2032302 A JP 2032302A JP 3230290 A JP3230290 A JP 3230290A JP H03113928 A JPH03113928 A JP H03113928A
- Authority
- JP
- Japan
- Prior art keywords
- data
- subscriber station
- master clock
- exchange
- delay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 5
- 238000004891 communication Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 4
- 230000001172 regenerating effect Effects 0.000 claims description 3
- 238000005096 rolling process Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
- H04L2012/561—Star, e.g. cross-connect, concentrator, subscriber group equipment, remote electronics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Optical Communication System (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Mobile Radio Communication Systems (AREA)
- Glass Compositions (AREA)
- Prostheses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、中央交換器と複数の加入者ステーションと
の間でデータ通信が行われるネットワークに関する。こ
の発明は、特に、データのパケットが高いとットレート
で伝送される光ネットワークのようなシステムに関する
。
の間でデータ通信が行われるネットワークに関する。こ
の発明は、特に、データのパケットが高いとットレート
で伝送される光ネットワークのようなシステムに関する
。
［従来の技術］
光ネットワークはＴＰＯＮ （受動型光ネットワーク電
話方式）サービスを提供するために商業的に設置されて
いる。典型的なＴＰＯＮシステムでは、データの伝送は
交換器内のマスタークロックにより同期される。通常の
フェーズロックループ（ＰＬＬ）を用いて顧客側でクロ
ックが受信される。データが加入者ステーションから中
央交換器に返送される場合には、伝送をクロックサイク
ルの１０分の１の正確さに合わせることができる。
話方式）サービスを提供するために商業的に設置されて
いる。典型的なＴＰＯＮシステムでは、データの伝送は
交換器内のマスタークロックにより同期される。通常の
フェーズロックループ（ＰＬＬ）を用いて顧客側でクロ
ックが受信される。データが加入者ステーションから中
央交換器に返送される場合には、伝送をクロックサイク
ルの１０分の１の正確さに合わせることができる。
典型的なＴＰＯＮビットレートである２０Ｍｂｉｔ ／
ｓでは±５ｎｓの正確さが必要である。必要なタイミ
ングの正確さは、適度な値段の従来の回路を用いても達
成することができる。システムクロックは正確に再生さ
れて、データを交換器に返送する際に加入者ステーショ
ンで使用されるので、交換器では交換器内の局部クロッ
クを用いて大刀データを処理することができるので、別
の再生クロックは不要である。システム全体が用いるク
ロックは一つであるので、加入者ステーションレーザー
により形成される要求を減少させるビットインターバル
モードでＴＰＯＮを使用することができ、費用及び信頼
性の点で利益が得られる。
ｓでは±５ｎｓの正確さが必要である。必要なタイミ
ングの正確さは、適度な値段の従来の回路を用いても達
成することができる。システムクロックは正確に再生さ
れて、データを交換器に返送する際に加入者ステーショ
ンで使用されるので、交換器では交換器内の局部クロッ
クを用いて大刀データを処理することができるので、別
の再生クロックは不要である。システム全体が用いるク
ロックは一つであるので、加入者ステーションレーザー
により形成される要求を減少させるビットインターバル
モードでＴＰＯＮを使用することができ、費用及び信頼
性の点で利益が得られる。
加入者ステーションが受信データからマスタークロック
周波数を再生して、再生されたマスタークロック周波数
でデータセルを交換器に返送するシステムの一例は、本
発明者の先行出願第ｗ ｏ −Ａ−８８１０５２３３号
に記載されている。このシステムの更に別の特徴は、制
御信号が交換器がら加入者ステーションに送られて加入
者ステーションからの伝送のタイミングを早めたり遅ら
したりすることである。
周波数を再生して、再生されたマスタークロック周波数
でデータセルを交換器に返送するシステムの一例は、本
発明者の先行出願第ｗ ｏ −Ａ−８８１０５２３３号
に記載されている。このシステムの更に別の特徴は、制
御信号が交換器がら加入者ステーションに送られて加入
者ステーションからの伝送のタイミングを早めたり遅ら
したりすることである。
実際には、ネットワークが電話方式だけに用いられるの
ではなく、それと同時に別の形式の交換、例えば、電話
とは別の波長の高いビットレートのデータ伝送にシステ
ムを使用できることが好ましい。しかしながら、典型的
にはそのような交換に使用されるデータレート、例えば
、１５０Ｍｂｉｔ ／ ｓ辺りのデータレートでは、十
分な早さでクロックを再生することが困難であることが
分かっている。加入者ステーションでは、交換器からデ
ータを十分に受信することのできるクロックを通常のＰ
ＬＬを用いて正確に再生することができる。
ではなく、それと同時に別の形式の交換、例えば、電話
とは別の波長の高いビットレートのデータ伝送にシステ
ムを使用できることが好ましい。しかしながら、典型的
にはそのような交換に使用されるデータレート、例えば
、１５０Ｍｂｉｔ ／ ｓ辺りのデータレートでは、十
分な早さでクロックを再生することが困難であることが
分かっている。加入者ステーションでは、交換器からデ
ータを十分に受信することのできるクロックを通常のＰ
ＬＬを用いて正確に再生することができる。
しかしながら、再生されたクロックは交換器と加入者ス
テーションとの伝送距離に応じてマスタークロツタに対
して任意の位相差を有している。位相を身近な時間内に
クロックサイクルの１０分の１台又は±０．６ｎｓに再
び正確に合わせることは、費用のかかる複雑な回路によ
り初めて達成されるので、商業的利用には全く適さない
。通常のＰＬＬを用いて数ビットのクロックリードイン
内でそのように正確にクロックを再生するには、７２、
λに ４〜ｃ３−＋−６ＭＨ２の範囲の電圧制御発振器が必要
である。しかしながら、これはほとんどの電圧制御発振
器の能力を越えるものである。更に、このようなタイミ
ングの正確さでデータを伝送するには、タイミングをし
ばしば更新して温度変化により生じるファイバー遅延特
性の変化を補正しなげればならない。
テーションとの伝送距離に応じてマスタークロツタに対
して任意の位相差を有している。位相を身近な時間内に
クロックサイクルの１０分の１台又は±０．６ｎｓに再
び正確に合わせることは、費用のかかる複雑な回路によ
り初めて達成されるので、商業的利用には全く適さない
。通常のＰＬＬを用いて数ビットのクロックリードイン
内でそのように正確にクロックを再生するには、７２、
λに ４〜ｃ３−＋−６ＭＨ２の範囲の電圧制御発振器が必要
である。しかしながら、これはほとんどの電圧制御発振
器の能力を越えるものである。更に、このようなタイミ
ングの正確さでデータを伝送するには、タイミングをし
ばしば更新して温度変化により生じるファイバー遅延特
性の変化を補正しなげればならない。
以上に述べたシステムとは対照的に、ＵＳ−Ａ−４０１
２５９８にはレシーバと伝送ステーションとの間でタロ
ツクが異なるシステムに用いられるレシーバが開示され
ている。レシーバクロックの周波数は、一般に伝送りロ
ックの周波数と不完全にしか整合しないので、受信デー
タは位相が継続的にずれる。このずれを補正するために
、異なる出力タップに遅延ラインが設けられている。受
信データのパルス毎に、異なる電流出力と先行する出力
との位相が局地的クロックと比較されて、最適なパルス
遅延位相が選択される。位相は継続的にずれるので、パ
ルス毎に最適なパルス遅延位相を選択しなければならな
い。
２５９８にはレシーバと伝送ステーションとの間でタロ
ツクが異なるシステムに用いられるレシーバが開示され
ている。レシーバクロックの周波数は、一般に伝送りロ
ックの周波数と不完全にしか整合しないので、受信デー
タは位相が継続的にずれる。このずれを補正するために
、異なる出力タップに遅延ラインが設けられている。受
信データのパルス毎に、異なる電流出力と先行する出力
との位相が局地的クロックと比較されて、最適なパルス
遅延位相が選択される。位相は継続的にずれるので、パ
ルス毎に最適なパルス遅延位相を選択しなければならな
い。
［発明が解決しようとする課題］
この発明は、前記システムの欠点を解消したシスムを提
供することを課題とする。
供することを課題とする。
［課題を解決するための手段、作用、及び発明の効果］
この発明によれば、交換器を有するネットワークにおい
て、交換器はマスタークロックと、交換器に接続されて
交換器にデータセルを伝送する複数の加入者ステーショ
ンとを備え、加入者ステーションは交換器からの受信デ
ータからマスタークロック周波数を再生して、マスター
クロック周波数でデータを交換器に伝送し、交換器は入
力データセルを受信する遅延ラインと、遅延ラインの異
なるタップからデータを抽出する手段と、抽出されたデ
ータからどのタップがマスタークロツタと最適に同期す
るデータを保持しているかの判定及び選択をして、デー
タセルを出力する手段とを備えているネットワークが提
供される。
て、交換器はマスタークロックと、交換器に接続されて
交換器にデータセルを伝送する複数の加入者ステーショ
ンとを備え、加入者ステーションは交換器からの受信デ
ータからマスタークロック周波数を再生して、マスター
クロック周波数でデータを交換器に伝送し、交換器は入
力データセルを受信する遅延ラインと、遅延ラインの異
なるタップからデータを抽出する手段と、抽出されたデ
ータからどのタップがマスタークロツタと最適に同期す
るデータを保持しているかの判定及び選択をして、デー
タセルを出力する手段とを備えているネットワークが提
供される。
この発明はヘッドエンドステーションに単一のクロック
を用いるが、入力データ用の適切なりロックを再生する
代わりに、遅延ラインを用いてデータを次第に遅延させ
て、遅延ラインからマスタークロックに相応しい位相の
データを有するタップを特定化する。このようにして交
換器は、加入者ステーションから伝送されてくる、シス
テムクロックとは位相が任意に異なるデータを処理する
ことができるようになる。従って、加入者ステーション
ではデータの伝送時間を僅か１クロツクサイクルの正確
さに調節するだけで十分である。同時に、システム全体
は単一のマスタークロック周波数に固定されるので、位
相が前掲の米国特許のように継続的にずれるというよう
なことはない。
を用いるが、入力データ用の適切なりロックを再生する
代わりに、遅延ラインを用いてデータを次第に遅延させ
て、遅延ラインからマスタークロックに相応しい位相の
データを有するタップを特定化する。このようにして交
換器は、加入者ステーションから伝送されてくる、シス
テムクロックとは位相が任意に異なるデータを処理する
ことができるようになる。従って、加入者ステーション
ではデータの伝送時間を僅か１クロツクサイクルの正確
さに調節するだけで十分である。同時に、システム全体
は単一のマスタークロック周波数に固定されるので、位
相が前掲の米国特許のように継続的にずれるというよう
なことはない。
従って、所定のターミネーションにより伝送されるセル
全体に対してたった１回位相を決定するだけで十分であ
る。
全体に対してたった１回位相を決定するだけで十分であ
る。
加入者ステーションにより伝送されたデータセルは、所
定のビットパターンのヘッダー部を有していることが好
ましく、判定手段は抽出データ内の所定のビットパター
ンの位置を特定化して適切なタップを選択する手段を有
していることが好ましい。
定のビットパターンのヘッダー部を有していることが好
ましく、判定手段は抽出データ内の所定のビットパター
ンの位置を特定化して適切なタップを選択する手段を有
していることが好ましい。
判定手段は、所定のビットパターンが遅延ラインの中央
より進んでいる場合に加入者ステーションからのセルの
伝送を遅延させ、所定のビットパターンが遅延ラインの
中央より遅れている場合にセルの伝送を早める制御信号
を加入者ステーションに伝送する手段を有していること
が好ましい。
より進んでいる場合に加入者ステーションからのセルの
伝送を遅延させ、所定のビットパターンが遅延ラインの
中央より遅れている場合にセルの伝送を早める制御信号
を加入者ステーションに伝送する手段を有していること
が好ましい。
抽出手段は、加入者ステーションのセル伝送レートでス
トローブされるように構成されていることが好ましい。
トローブされるように構成されていることが好ましい。
ネットワークは光ネットワークであることが好ましい。
この発明の第２の観点によれば、マスタークロックを有
し、複数の加入者ステーションに接続された交換器を備
えたネットワーク内でデータ通信をする方法が提供され
る。この方法は、交換器から加入者ステーションにデー
タを伝送する工程と、加入者ステーション側で受信デー
タからマスタークロックを再生する工程と、マスターク
ロック周波数で加入者ステーションから交換器へデータ
セルを伝送する工程と、交換器側で受信データセルを漸
進的に様々に遅延させて位相の異なる複数の出力を提供
する工程と、異なる出力を抽出してどの出力がマスター
クロックと最適な同位相であるかを判定する工程と、選
択された出力からデータセルを出力する工程とを有して
いる。
し、複数の加入者ステーションに接続された交換器を備
えたネットワーク内でデータ通信をする方法が提供され
る。この方法は、交換器から加入者ステーションにデー
タを伝送する工程と、加入者ステーション側で受信デー
タからマスタークロックを再生する工程と、マスターク
ロック周波数で加入者ステーションから交換器へデータ
セルを伝送する工程と、交換器側で受信データセルを漸
進的に様々に遅延させて位相の異なる複数の出力を提供
する工程と、異なる出力を抽出してどの出力がマスター
クロックと最適な同位相であるかを判定する工程と、選
択された出力からデータセルを出力する工程とを有して
いる。
以下、図面を参照してこの発明の実施例について詳細に
説明する。
説明する。
［実施例コ
光ネットワークは、光ファイバー２により複数の加入者
ステーション３に接続されている中央交換器１を有して
いる。ここに述べる実施例では、光ネットワークは受動
型（ｐａｓｓｉｖｅ）であり、ネットワークのノードに
スプリッタ４が用いられて樹及び枝の構造をしている。
ステーション３に接続されている中央交換器１を有して
いる。ここに述べる実施例では、光ネットワークは受動
型（ｐａｓｓｉｖｅ）であり、ネットワークのノードに
スプリッタ４が用いられて樹及び枝の構造をしている。
この発明は、異なる接続関係を有する別のネットワーク
にも適用でき、ラジオやケーブルネットワークに使用で
きることはいうまでもない。
にも適用でき、ラジオやケーブルネットワークに使用で
きることはいうまでもない。
使用中、中央交換器１は、中央交換器１の内部に形成さ
れているマスタークロック５が決定するレートでデータ
のパケットを加入者ステーション３に転送する。各加入
者ステーション３は、受信したデータパケットから通常
のフェーズロックループＣＰ Ｌ Ｌ）を用いてクロッ
クを再生する。
れているマスタークロック５が決定するレートでデータ
のパケットを加入者ステーション３に転送する。各加入
者ステーション３は、受信したデータパケットから通常
のフェーズロックループＣＰ Ｌ Ｌ）を用いてクロッ
クを再生する。
加入者ステーション３から中央交換器１ヘデータを返送
するために、各加入者ステーション３は再生クロックの
周波数で±１クロックサイクルの正確なタイミングでデ
ータを転送する。加入者ステーション３からの転送の位
相は、交換時にはマスタークロックの位相から任意の量
だけ異なっており、しかも隣の加入者ステーション３か
らの転送の位相からも異なっている。
するために、各加入者ステーション３は再生クロックの
周波数で±１クロックサイクルの正確なタイミングでデ
ータを転送する。加入者ステーション３からの転送の位
相は、交換時にはマスタークロックの位相から任意の量
だけ異なっており、しかも隣の加入者ステーション３か
らの転送の位相からも異なっている。
第２図及び第３図に示すように、中央交換器は受信側に
位相アラインメントシステムを有している。位相アライ
ンメントシステムは、様々な任意の位相にも拘らず中央
交換器内のマスタークロック５のみを用いて受信データ
を処理し、交換することができる。
位相アラインメントシステムを有している。位相アライ
ンメントシステムは、様々な任意の位相にも拘らず中央
交換器内のマスタークロック５のみを用いて受信データ
を処理し、交換することができる。
位相アラインメントシステム６は、入力データを受信す
る遅延ライン７を有している。遅延ライン７は、個別の
りアクタンス成分で構成されたコンスタントラインの塊
である。遅延ライン７には、次第に増大していく遅延に
応じて３０個のタップがラインに沿って配置されている
。この実施例では、遅延ラインは全体として３ビツト長
であり、一連のタップ８は０．１ビツトの遅延により分
離されている。一連のＤ型レジスタ１２が遅延ラインに
並列に配置されていて、一つのレジスタが各タップ８に
接続されている。レジスタは、マスタータロツクにより
ストローブされると、異なるタップ８上のデータの瞬間
の値を捕らえる。レジスタの出力は、アイポジション検
出回路９によりサンプリングされる。この回路は標準Ｅ
ＣＬロジック内に形成されていて、サンプリングデータ
がら遅延ライン７のどのタップが位相の点でマスターク
ロックに対応したデータを有しているが、従ってどのタ
ップからデータが出力されるかを判定する。
る遅延ライン７を有している。遅延ライン７は、個別の
りアクタンス成分で構成されたコンスタントラインの塊
である。遅延ライン７には、次第に増大していく遅延に
応じて３０個のタップがラインに沿って配置されている
。この実施例では、遅延ラインは全体として３ビツト長
であり、一連のタップ８は０．１ビツトの遅延により分
離されている。一連のＤ型レジスタ１２が遅延ラインに
並列に配置されていて、一つのレジスタが各タップ８に
接続されている。レジスタは、マスタータロツクにより
ストローブされると、異なるタップ８上のデータの瞬間
の値を捕らえる。レジスタの出力は、アイポジション検
出回路９によりサンプリングされる。この回路は標準Ｅ
ＣＬロジック内に形成されていて、サンプリングデータ
がら遅延ライン７のどのタップが位相の点でマスターク
ロックに対応したデータを有しているが、従ってどのタ
ップからデータが出力されるかを判定する。
データセルは、標準ＡＴＭ（非同期転送モード（Ａｓｙ
ｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ））
フォーマットの拡張板を用いて交換器と加入者ステーシ
ョンとの間で転送される。このＡＰＯＮ （ＡＴＭ受動
型光ネットワーク（ＡＴＭ ｏｎ ｐａｓｓｉｖｅ ｏ
ｐｔｉｃａｌ ｎｅｔｗｏｒｋ））フォーマットは、加
入者ステーションから交換器への返送方向用にセルの頭
（Ｈ）でクロックリードインを提供する。このリードイ
ンは明確なビットパターンを有している。この実施例で
は、両側が少なくとも２個のバイナリＯにより仕切られ
ているバイナリ１である。このパターンは適切なタップ
を特定化するために、アイポジション検出回路により位
置が決められる「アイ」を提供する。
ｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ））
フォーマットの拡張板を用いて交換器と加入者ステーシ
ョンとの間で転送される。このＡＰＯＮ （ＡＴＭ受動
型光ネットワーク（ＡＴＭ ｏｎ ｐａｓｓｉｖｅ ｏ
ｐｔｉｃａｌ ｎｅｔｗｏｒｋ））フォーマットは、加
入者ステーションから交換器への返送方向用にセルの頭
（Ｈ）でクロックリードインを提供する。このリードイ
ンは明確なビットパターンを有している。この実施例で
は、両側が少なくとも２個のバイナリＯにより仕切られ
ているバイナリ１である。このパターンは適切なタップ
を特定化するために、アイポジション検出回路により位
置が決められる「アイ」を提供する。
第５図は、Ｄ型しジスタ内に保持される遅延ラインから
のデータの典型例を示す。アイポジション検出回路９は
、一連のレジスタの左側及び右側から最初の１の位置を
決定する一対のラッチされた優先エンコーダ１０を有し
ている。従ってこの実施例では、これらは６番目及び１
４番目のレジスタの値を戻す。値は加算され、２で割ら
れ、最下位ビットが切り捨てられ、アイパターンの中心
のレジスタ、この実施例では１０番目のレジスタ、の値
を得る。データストリームはマスタークロックと同位相
で最初にサンプリングされ、対応する１０番目のタップ
のデータストリームは、マスタークロックと同位相であ
ることが知られているアイパターンに集中するので、デ
ータストリームはマスタークロックと同位相になり、そ
の後データ出力に用いられることが知られている。
のデータの典型例を示す。アイポジション検出回路９は
、一連のレジスタの左側及び右側から最初の１の位置を
決定する一対のラッチされた優先エンコーダ１０を有し
ている。従ってこの実施例では、これらは６番目及び１
４番目のレジスタの値を戻す。値は加算され、２で割ら
れ、最下位ビットが切り捨てられ、アイパターンの中心
のレジスタ、この実施例では１０番目のレジスタ、の値
を得る。データストリームはマスタークロックと同位相
で最初にサンプリングされ、対応する１０番目のタップ
のデータストリームは、マスタークロックと同位相であ
ることが知られているアイパターンに集中するので、デ
ータストリームはマスタークロックと同位相になり、そ
の後データ出力に用いられることが知られている。
実際には、単一の決定に基づく代わりに、現在のサンプ
ルと先行する２個のサンプルの計算結果のローリングア
ベレージに基づいて出力を選択することにより、システ
ムの性能は更に改善されることが判明している。システ
ムはノイズに応答して震動して受信データにスプリアス
トランジションが生じるということがなくなる。
ルと先行する２個のサンプルの計算結果のローリングア
ベレージに基づいて出力を選択することにより、システ
ムの性能は更に改善されることが判明している。システ
ムはノイズに応答して震動して受信データにスプリアス
トランジションが生じるということがなくなる。
所定ビットパターンが遅延ライン７により規定されてい
る１ビツトウインドウの外側に食み出してしまうという
ことが生じないように、アイポジション検出回路９には
加入者ステーションに返送されてデータの転送タイミン
グを修正する制御信号を生成する制御回路１１が設けら
れている。これらの制御信号は、プライオリティエンコ
ーダからの値と所定の理想的値とを比較することにより
得られ、データセルが交換器に早く到着したか遅れて到
着したかを表示し、加入者ステーションにデータの転送
を遅らせたり早めたりする。
る１ビツトウインドウの外側に食み出してしまうという
ことが生じないように、アイポジション検出回路９には
加入者ステーションに返送されてデータの転送タイミン
グを修正する制御信号を生成する制御回路１１が設けら
れている。これらの制御信号は、プライオリティエンコ
ーダからの値と所定の理想的値とを比較することにより
得られ、データセルが交換器に早く到着したか遅れて到
着したかを表示し、加入者ステーションにデータの転送
を遅らせたり早めたりする。
第１図は光ネットワークの略図、第２図は交換器の受信
回路のブロック図、第３図は第２図の回路のデータフロ
ーを示す略図、第４図はセルフオーマットを示す略図、
そして第５図は第２図の回路のレジスタに保持されたビ
ットパターンの一例を示す図である。 １・・・中央交換器、２・・・光ファイバー ３・・・
加入者ステーション、４・・・スプリッタ、５・・・マ
スタータロツク、７・・・遅延ライン、９・・・アイポ
ジション検出回路、Ｓ・・・抽出手段
回路のブロック図、第３図は第２図の回路のデータフロ
ーを示す略図、第４図はセルフオーマットを示す略図、
そして第５図は第２図の回路のレジスタに保持されたビ
ットパターンの一例を示す図である。 １・・・中央交換器、２・・・光ファイバー ３・・・
加入者ステーション、４・・・スプリッタ、５・・・マ
スタータロツク、７・・・遅延ライン、９・・・アイポ
ジション検出回路、Ｓ・・・抽出手段
Claims (1)
- 【特許請求の範囲】 １、交換器（１）を有するネットワークにおいて、交換
器はマスタークロック（５）と、交換器（１）に接続さ
れて交換器（１）にデータセルを伝送する複数の加入者
ステーション（３）とを備え、加入者ステーション（３
）は交換器（１）からの受信データからマスタークロッ
ク周波数を再生して、マスタークロック周波数でデータ
を交換器（１）に伝送し、交換器（１）は入力データセ
ルを受信する遅延ライン（７）と、遅延ライン（７）の
異なるタップからデータを抽出する手段（Ｓ）と、抽出
されたデータからどのタップがマスタークロック（５）
と最適に同期するデータを保持しているかの判定及び選
択をして、データセルを出力する手段（９）とを備えて
いるクロック同期ネットワーク。 ２、加入者ステーション（３）により伝送されるデータ
セルは所定のビットパターンを有するヘッド部（Ｈ）を
備えていて、判定手段（９）は抽出データ内の所定ビッ
トパターンの位置を特定化して適切なタップを選択する
手段を備えている請求項１に記載のクロック同期ネット
ワーク。 ３、判定手段（９）は、所定のビットパターンが遅延ラ
イン（７）の中央より進んでいるときに加入者ステーシ
ョン（３）からのセルの伝送を遅らせ、所定のビットパ
ターンが遅延ライン（７）の中央より遅れているときに
加入者ステーション（３）からのセルの伝送を早める制
御信号を加入者ステーション（３）に伝送する手段を更
に備えている請求項２に記載のクロック同期ネットワー
ク。 ４、抽出手段は加入者ステーションのセル伝送レートで
ストローブされる請求項２又は３に記載のクロック同期
ネットワーク。 ５、先行する請求項のいずれか一つに基づく光ネットワ
ーク。 ６、マスタークロック（５）を有し、複数個の加入者ス
テーションが接続されている交換器（１）を備えたネッ
トワーク内で、交換器（１）から加入者ステーション（
３）にデータを伝送する工程と、加入者ステーション（
３）側で伝送データからマスタークロック周波数を再生
する工程と、マスタークロック周波数で加入者ステーシ
ョン（３）から交換器（１）にデータセルを伝送する工
程と、交換器側で受信データセルを漸進的に様々に遅延
させて位相の異なる複数の出力を提供する工程と、異な
る出力を抽出してどの出力がマスタークロックと最適な
同位相であるかを判定する工程と、選択された出力から
データセルを出力する工程とを有するデータ通信法。 ７、加入者ステーション（３）により伝送されたデータ
セルは、所定のビットパターンを有するヘッダー部（Ｈ
）を有しており、どの出力がマスタークロックと最適な
同位相であるかを判定する工程は、異なる出力内の所定
のビットパターンの位置を決定する工程を有している請
求項６に記載のデータ通信法。 ８、制御信号を交換器（１）から加入者ステーション（
３）へ伝送して、所定のビットパターンが遅延ライン（
７）の中央より進んでいるときには加入者ステーション
（３）からのセルの伝送を遅延させ、所定のビットパタ
ーンが遅延ライン（７）の中央より遅れているときには
セルの伝送を早める工程を更に有している請求項７に記
載のデータ通信法。 ９、交換器（１）は異なる出力を抽出する抽出手段（Ｓ
）を有しており、抽出手段（Ｓ）は加入者ステーション
（３）の伝送レートでストローブされる請求項６ないし
８のいずれか１つに記載のデータ通信法。 １０、抽出手段（Ｓ）により抽出されたサンプル毎に最
適な出力の位置が算出され、現在のサンプル及び少なく
とも一つ前のサンプルのために前記計算の結果のローリ
ングアベレージを計算する工程を有し、前記出力の一つ
がローリングアベレージに従って選択される請求項９に
記載のデータ通信法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB898903567A GB8903567D0 (en) | 1989-02-16 | 1989-02-16 | An optical network |
| GB8903567.9 | 1989-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03113928A true JPH03113928A (ja) | 1991-05-15 |
| JP3020977B2 JP3020977B2 (ja) | 2000-03-15 |
Family
ID=10651819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032302A Expired - Lifetime JP3020977B2 (ja) | 1989-02-16 | 1990-02-13 | クロック同期ネットワーク及びデータ通信法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5138635A (ja) |
| EP (1) | EP0383557B1 (ja) |
| JP (1) | JP3020977B2 (ja) |
| AT (1) | ATE119339T1 (ja) |
| AU (1) | AU626079B2 (ja) |
| CA (1) | CA2010144C (ja) |
| DE (1) | DE69017240T2 (ja) |
| ES (1) | ES2068997T3 (ja) |
| GB (1) | GB8903567D0 (ja) |
| HK (1) | HK139296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004057354A1 (ja) * | 2002-12-20 | 2006-04-20 | 株式会社アドバンテスト | 半導体試験装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3120994B2 (ja) * | 1990-05-11 | 2000-12-25 | キヤノン株式会社 | デジタル交換装置 |
| DE4025004A1 (de) * | 1990-08-07 | 1992-02-13 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals |
| US5287359A (en) * | 1991-04-08 | 1994-02-15 | Digital Equipment Corporation | Synchronous decoder for self-clocking signals |
| IT1252576B (it) * | 1991-12-20 | 1995-06-19 | Italtel Spa | Struttura di rete ottica passiva con elevata insensibilita' ai guasti |
| JP2978621B2 (ja) * | 1992-02-18 | 1999-11-15 | 日本電気アイシーマイコンシステム株式会社 | ディジタルｐｌｌ回路 |
| ATE170350T1 (de) * | 1992-10-26 | 1998-09-15 | Siemens Ag | Passives optisches telekommunikationssystem |
| EP0616443A3 (en) * | 1993-03-15 | 1994-10-26 | Koninkl Philips Electronics Nv | Telecommunication system with ranging. |
| US5457719A (en) * | 1993-08-11 | 1995-10-10 | Advanced Micro Devices Inc. | All digital on-the-fly time delay calibrator |
| US5487095A (en) * | 1994-06-17 | 1996-01-23 | International Business Machines Corporation | Edge detector |
| US6334219B1 (en) | 1994-09-26 | 2001-12-25 | Adc Telecommunications Inc. | Channel selection for a hybrid fiber coax network |
| FR2726277B1 (fr) * | 1994-10-28 | 1996-12-27 | Bio Merieux | Oligonucleotide utilisable comme amorce dans une methode d'amplification basee sur une replication avec deplacement de brin |
| US7280564B1 (en) | 1995-02-06 | 2007-10-09 | Adc Telecommunications, Inc. | Synchronization techniques in multipoint-to-point communication using orthgonal frequency division multiplexing |
| USRE42236E1 (en) | 1995-02-06 | 2011-03-22 | Adc Telecommunications, Inc. | Multiuse subcarriers in multipoint-to-point communication using orthogonal frequency division multiplexing |
| USRE38619E1 (en) * | 1995-10-16 | 2004-10-12 | General Instrument Corporation | Method and apparatus for supporting TDMA operating over hybrid fiber coaxial (HFC) or other channels |
| US5666358A (en) * | 1995-10-16 | 1997-09-09 | General Instrument Corporation Of Delaware | Method and apparatus for supporting TDMA operating over hybrid fiber coaxial (HFC) or other channels |
| US5761254A (en) * | 1996-01-31 | 1998-06-02 | Advanced Micro Devices, Inc. | Digital architecture for recovering NRZ/NRZI data |
| US6031847A (en) * | 1997-07-01 | 2000-02-29 | Silicon Graphics, Inc | Method and system for deskewing parallel bus channels |
| US6122335A (en) * | 1999-10-01 | 2000-09-19 | Quantum Bridge Communications, Inc. | Method and apparatus for fast burst mode data recovery |
| AU2001259530A1 (en) * | 2000-08-17 | 2002-02-25 | Broadcom Corporation | Method and system for transmitting isochronous voice in a wireless network |
| EP1355443A1 (en) * | 2002-08-02 | 2003-10-22 | Agilent Technologies Inc. a Delaware Corporation | Oversampling bit stream recovery |
| US20040091581A1 (en) * | 2002-11-08 | 2004-05-13 | Ghislaine Joly | Starch/collagen casings for co-extruded food products |
| JP4220320B2 (ja) * | 2003-07-10 | 2009-02-04 | 株式会社日立製作所 | 半導体集積回路装置 |
| US8356331B2 (en) * | 2007-05-08 | 2013-01-15 | Qualcomm Incorporated | Packet structure for a mobile display digital interface |
| CA2685073C (en) * | 2007-05-08 | 2014-12-02 | Qualcomm Incorporated | A packet structure for a mobile display digital interface |
| US8031626B2 (en) | 2007-11-13 | 2011-10-04 | Qualcomm Incorporated | Packet structure for a mobile display digital interface |
| US8861389B2 (en) | 2010-07-09 | 2014-10-14 | Qualcomm Incorporated | TTL operations for small RB assignments |
| US9231751B1 (en) * | 2014-09-18 | 2016-01-05 | Realtek Semiconductor Corporation | Clock-data recovery circuit and method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3309463A (en) * | 1963-04-25 | 1967-03-14 | Gen Dynamics Corp | System for locating the end of a sync period by using the sync pulse center as a reference |
| US4012598A (en) * | 1976-01-14 | 1977-03-15 | Bell Telephone Laboratories, Incorporated | Method and means for pulse receiver synchronization |
| JPS5538749A (en) * | 1978-09-11 | 1980-03-18 | Meisei Electric Co Ltd | Synchronous system for data transmission |
| US4757521A (en) * | 1984-05-17 | 1988-07-12 | Tie/Communications, Inc. | Synchronization method and apparatus for a telephone switching system |
| JPS61120538A (ja) * | 1984-11-15 | 1986-06-07 | Nec Corp | 多方向多重通信装置 |
| EP0253096B1 (en) * | 1986-05-20 | 1995-10-25 | Mitsubishi Denki Kabushiki Kaisha | Time synchronization method in a data transmission system |
| AU602553B2 (en) * | 1987-01-05 | 1990-10-18 | British Telecommunications Public Limited Company | Optical communications network |
| US4893318A (en) * | 1988-01-26 | 1990-01-09 | Computer Sports Medicine, Inc. | Method for referencing multiple data processors to a common time reference |
| US4912706A (en) * | 1988-11-18 | 1990-03-27 | American Telephone And Telegraph Company | Frame synchronization in a network of time multiplexed optical space switches |
| US4998264A (en) * | 1989-09-20 | 1991-03-05 | Data Broadcasting Corporation | Method and apparatus for recovering data, such as teletext data encoded into television signals |
-
1989
- 1989-02-16 GB GB898903567A patent/GB8903567D0/en active Pending
-
1990
- 1990-02-13 JP JP2032302A patent/JP3020977B2/ja not_active Expired - Lifetime
- 1990-02-14 ES ES90301540T patent/ES2068997T3/es not_active Expired - Lifetime
- 1990-02-14 US US07/479,433 patent/US5138635A/en not_active Expired - Lifetime
- 1990-02-14 DE DE69017240T patent/DE69017240T2/de not_active Expired - Lifetime
- 1990-02-14 AT AT90301540T patent/ATE119339T1/de not_active IP Right Cessation
- 1990-02-14 EP EP90301540A patent/EP0383557B1/en not_active Expired - Lifetime
- 1990-02-15 CA CA002010144A patent/CA2010144C/en not_active Expired - Lifetime
- 1990-02-16 AU AU49886/90A patent/AU626079B2/en not_active Ceased
-
1996
- 1996-07-25 HK HK139296A patent/HK139296A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004057354A1 (ja) * | 2002-12-20 | 2006-04-20 | 株式会社アドバンテスト | 半導体試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69017240D1 (de) | 1995-04-06 |
| GB8903567D0 (en) | 1989-04-05 |
| DE69017240T2 (de) | 1995-06-29 |
| CA2010144A1 (en) | 1990-08-16 |
| CA2010144C (en) | 1993-12-14 |
| AU4988690A (en) | 1990-08-23 |
| ES2068997T3 (es) | 1995-05-01 |
| HK139296A (en) | 1996-08-02 |
| EP0383557B1 (en) | 1995-03-01 |
| ATE119339T1 (de) | 1995-03-15 |
| AU626079B2 (en) | 1992-07-23 |
| EP0383557A1 (en) | 1990-08-22 |
| JP3020977B2 (ja) | 2000-03-15 |
| US5138635A (en) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03113928A (ja) | クロック同期ネットワーク及びデータ通信法 | |
| US8243869B2 (en) | Burst mode clock and data recovery circuit and method | |
| US6044122A (en) | Digital phase acquisition with delay locked loop | |
| US6307869B1 (en) | System and method for phase recovery in a synchronous communication system | |
| US6567484B1 (en) | Burst synchronizing circuit | |
| US6449315B2 (en) | Serial line synchronization method and apparatus | |
| US4912706A (en) | Frame synchronization in a network of time multiplexed optical space switches | |
| US4598413A (en) | Circuit arrangement for frame and phase synchronization of a local sampling clock | |
| CA2502540A1 (en) | Synchronizing between terminals of asynchronous networks using timestamps | |
| US5923667A (en) | System and method for creating N-times bandwidth from N separate physical lines | |
| KR100371300B1 (ko) | 비트동기회로 | |
| JPS5829251A (ja) | デイジタル情報システムのデ−タ通信網に送／受信装置を同期するための回路装置 | |
| JP3427303B2 (ja) | Ｓｄｈデータ伝送タイミング | |
| JPH0936849A (ja) | ビット同期回路及びビット同期方式 | |
| US5485298A (en) | Optical packet synchronization circuit | |
| RU2271069C2 (ru) | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных | |
| EP0817419A2 (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
| US7242739B2 (en) | Method and apparatus for multiphase, fast-locking clock and data recovery | |
| EP1791289B1 (en) | Passive optical network media access controller assisted clock recovery | |
| JP3148003B2 (ja) | 受信データ再生装置 | |
| KR20210134964A (ko) | 신호 샘플링 방법, 장치 및 광 수신기 | |
| EP0266359A1 (en) | Encoding and decoding signals for transmission over a multi-access medium | |
| JP2842760B2 (ja) | Ｄｐｌｌ回路 | |
| JPH09162853A (ja) | バースト同期回路 | |
| JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |