JP3148003B2

JP3148003B2 - 受信データ再生装置

Info

Publication number: JP3148003B2
Application number: JP17546492A
Authority: JP
Inventors: 由紀夫古川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-07-02
Filing date: 1992-07-02
Publication date: 2001-03-19
Anticipated expiration: 2016-03-19
Also published as: JPH0621931A; US5487070A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受信データ再生装置、
例えば網終端装置における受信データ再生装置に関す
る。音声、画像、データ等の各種情報通信サービスを、
全てディジタル信号に統合して提供するＩＳＤＮ（Ｉｎ
ｔｅｇｒａｔｅｄＳｅｒｖｉｃｅＤｉｇｉｔａｌ
Ｎｅｔｗｏｒｋ）において、該ＩＳＤＮにおけるユーザ
と網（ネットワーク）との間のユーザ・ネットワークイ
ンタフェースは、ＣＣＩＴＴ（The international Tele
graph and Telephone Consultive Committee) によっ
て、Ｉシリーズ勧告群として規定されており、通常Ｉイ
ンタフェースと呼ばれている。

【０００２】このＩインタフェースの特徴は、主局をな
す網終端装置（ＮｅｔｗｏｒｋＴｅｒｍｉｎａｌ）、
すなわちネットワークに接続される加入者線を終端する
ための装置と、複数の従局をなす複数の加入者端末（Ｔ
ｅｒｍｉｎａｌＥｑｕｉｐｍｅｎｔ）、すなわち上記
加入者線に接続される端末群との接続形式が、いわゆる
バス接続となっていることである。

【０００３】このようなバス接続形式をとることから、
各加入者端末（従局）から網終端装置（主局）に至る上
り方向の通信において、該網終端装置（主局）はその入
力端において種々のパルス位相の信号を受信し、また種
々の振幅の信号を受信する。なぜなら、当該バスに対し
てマルチドロップ式に接続される複数の加入者端末（従
局）の各々と上記網終端装置（主局）との間の距離が各
加入者端末（各従局）毎に異なるからである。

【０００４】かくして、このような加入者端末（従局）
から送信される各信号を、網終端装置（主局）が共通に
受信し、受信データとして再生するには特別な受信デー
タ再生技術が必要となる。本発明はこのような受信デー
タ再生技術について述べるものである。

【０００５】

【従来の技術】図１６は本発明が適用される網終端装置
の周辺を表す一般的なシステム構成図である。本図にお
いて、参照番号１１が網終端装置（ＮＴ：Ｎｅｔｗｏｒ
ｋＴｅｒｍｉｎａｌ）であり、いわゆるＳ／Ｔ点と呼
ばれる位置に置かれる。この網終端装置１１は、図示す
るように、一方において、ネットワーク１５に接続する
加入者線１４を終端し、また他方において、複数の加入
者端末（ＴＥ：ＴｅｒｍｉｎａｌＥｑｕｉｐｍｅｎ
ｔ）１３＃１…１３＃ｎと、バス１２を介していわゆる
バス形式で接続する。なお、１加入者当り、バス１２に
接続できる加入者端末１３の数は最大８（ｎ＝８）であ
るがバス上はいわゆる２Ｂ＋Ｄチャネル構成となってい
るから、同時にネットワーク１５側と通信できるのはそ
のうちの２台（Ｂ１チャネルとＢ２チャネルを使用）で
ある。Ｄチャネルはいわゆる制御である。

【０００６】図１７はＩインタフェースにおける３種の
接続形態を示す図である。本図の（Ａ）はシンプルバス
（ＳｉｍｐｌｅＢｕｓ）、（Ｂ）はイクステンディド
バス（ＥｘｔｅｎｄｅｄＢｕｓ）、（Ｃ）はポイント
ツーポイント（ＰｏｉｎｔｔｏＰｏｉｎｔ）とそれぞ
れ称される。シンプルバス（Ａ）は、網終端装置（Ｎ
Ｔ）１１から最遠の加入者端末（ＴＥ）１３までの距離
が１５０ｍ以内で、かつ、バス１２からの距離が１０ｍ
以内であれば、複数のＴＥ１３をどこに接続しても構わ
ない。

【０００７】イクステンディドバス（Ｂ）は、図中に示
す距離制限を有する。ただし、さらに最遠のＴＥ（ＴＥ
１）１３と最近のＴＥ（ＴＥｎ）１３との間は５０ｍ以
内という制限が加わる。ポイントツーポイント（Ｃ）
は、加入者端末（ＴＥ）１３と網終端装置（ＮＴ）１１
とが１対１で結ばれる。

【０００８】なお、上述したＩインタフェースに関する
ＣＣＩＴＴ−Ｉシリーズ勧告諸元を参考までに示すと、
下記の表のとおりである。

【０００９】

【表１】

【００１０】上記表の各項目のうち、「情報容量」、
「接続形態」および「端末台数」については、既に説明
したとおりである。情報速度が１４４kb／ｓなのに、
「伝送速度」が１９２kb／ｓとなっているのは、後述す
るように、さらにフレームビット（Ｆ）、直流平衡ビッ
ト（Ｌ）、補助フレームビット（Ｆ_a）等の付加ビット
がさらに含まれるからである。

【００１１】「伝送符号」は、表の中に表すとおり、い
わゆるＡＭＩ（ＡｌｔｅｒｎａｔｉｖｅＭａｒｋＩ
ｎｖｅｒｓｉｏｎ）符号則に準拠している。「エコーＤ
チャネル競合制御方式」は、３台以上の加入者端末（Ｔ
Ｅ）１３から同時に通信要求があったとき、２台までし
か通信を許容できないのでどのＴＥに通信を許すかを決
定する手順であり、後述するＥビットを用いて行われ
る。ただし、本発明の要旨とは関係がない。「リンクレ
イヤプロトコル」はＮＴ１１と各ＴＥ１３との間のレイ
ヤ２における通信プロトコルの方式を示している。

【００１２】図１８はＩインタフェースにおけるバス上
のフレームフォーマットを示す図であり、上段はＮＴ１
１からＴＥ１３への下り信号、下段は各ＴＥ１３からＮ
Ｔ１１への上り信号のフレームフォーマットをそれぞれ
示す。なお、各ビットの意味は次のように定義されてい
る。Ｆ＝ＦｒａｍｉｎｇｂｉｔＬ＝ＤＣｂａｌａｎｃｉｎｇｂｉｔＤ＝Ｄ−ｃｈａｎｎｅｌｂｉｔＥ＝Ｄ−ｅｃｈｏ−ｃｈａｎｎｅｌｂｉｔＦ_a＝ＡｕｘｉｌｉａｒｙｆｒａｍｉｎｇｂｉｔＮ＝ｂｉｔｓｅｔｔｏａｂｉｎａｒｙｖａｌ
ｕｅ（Ｎ＝Ｆ_a ^-，Ｆ_a ^-はＦ_aの極性反転を表す）Ｂ１＝ｂｉｔｗｉｔｈｉｎＢｃｈａｎｎｅｌ１
（第１情報）Ｂ２＝ｂｉｔｗｉｔｈｉｎＢｃｈａｎｎｅｌ２
（第２情報）Ａ＝ｂｉｔｕｓｅｄｆｏｒａｃｔｉｖａｔｉｏｎＳ＝Ｒｅｓｅｒｖｅｄｆｏｒｆｕｔｕｒｅｓｔａ
ｎｄａｒｄｉｚａｔｉｏｎＭ＝ＭｕｌｔｉｆｒａｍｉｎｇｂｉｔＱ＝Ｑ−ｃｈａｎｎｅｌｂｉｔ上記ビット群のうち、本発明の説明に特に関係するビッ
トは、Ｆ（フレームビット）、Ｌ（直流平衡ビット）、
Ｆ_a（補助フレームビット）およびＢ１，Ｂ２である。

【００１３】フレームビットＦは、フレーム同期をとる
ために用いられ１フレーム（２５０μｓ内の４８ビット
→１９２kb／ｓ）の先頭を表すビットであり、直流平衡
ビットＬは、バス１２の平均電位を常にグランド（Ｇ）
に維持するためのビット、補助フレームビット（Ｆ_a）
は、上記フレーム同期をとる際の補助として用いられ
る。周知のとおり、一般にフレーム同期はフレームビッ
トＦに対する周期的なバイポーラバイオレーション（正
極性と負極性の交番性を局部的に乱し、同極性連続パル
スとすること）を検出することによって行われるが、こ
のようなバイポーラバイオレーションを確実に生成する
役割を果すのがビットＦ_aである。なお、図１８の下段
において、Ｆ_a／Ｑとなっているのは５マルチフレーム
に１回毎に、ビットＦ_aに代えてビットＱが用いられる
ことを表す。ビットＱは例えばメインテナンス情報転送
用として利用できる。

【００１４】網終端装置（ＮＴ）１１は、図１８の下段
に示すフレームフォーマットをもって、バス１２を介
し、各加入者端末（ＴＥ）１３からの送信信号を受信
し、その受信信号より受信データの再生を行う。この受
信データの再生を高効率で行うためには、まず上記受信
信号の各ビットを打ち抜くクロックのタイミングが正確
に各ビットのタイミングに一致していることが必要であ
り、いわゆるアイパターンが十分開いた位置で、各クロ
ックによる各ビットデータのサンプリングを行う。この
ための装置が受信データ再生装置である。

【００１５】図１９は従来の受信データ再生装置を表す
ブロック図である。この従来の受信データ再生装置は、
網終端装置（ＮＴ）１１内に設けられ、自内で発生した
送信フレームタイミングパルスＴＦ（図１８の上段にお
けるビットＦの立上りで発生）と、バス１２から受信し
た受信信号を十側および一側しきい値レベルでそれぞれ
スライスして得た正極性受信データＲＤ＋および負極性
受信データＲＤ−とを入力とし（図中の左端参照）、正
しいタイミングでサンプリングして得た再生受信データ
ＲＤを出力として得る（図中の右端参照）。なお、ＴＥ
１３からの送信信号は、ＮＴ１１からの送信信号に応答
して出力される。

【００１６】この再生受信データＲＤはＤフリップフロ
ップ２８のＱ出力として得られる。Ｄフリップフロップ
２８は、そのＤ入力にＯＲゲート２９を介して合成した
正極性および負極性受信データ信号ＲＤ＋，ＲＤ−を受
信し、また、そのＣＫ入力にはセレクタ２７からのクロ
ックＣＫが印加される。このクロックＣＫは、図１７に
示す３種の中のいずれの接続形態であっても、受信デー
タ信号ＲＤ＋，ＲＤ−をかなり正確に打ち抜くことがで
きるように、セレクタ２７によって選択されている。

【００１７】すなわちセレクタ２７は、適応クロックＣ
Ｋ_a、または、固定クロックＣＫ_fのいずれかを択一的
に選択して、上記クロックＣＫとして出力する。適応ク
ロックＣＫ_aは適応クロック発生部２５から出力される
ものであり、特に、イクステンディドバス形態のよう
に、受信フレームタイミングパルスＴＦの発生から受信
フレームタイミングパルスＲＦの発生までの時間が１タ
イムスロット（ＴＳ）以上遅延しているときに選択され
るクロックである。なお、１タイムスロット（ＴＳ）
は、図１８に示す１ビット分（小さい四角のますに相
当）に等しい。また、受信フレームタイミングパルスＲ
Ｆは、ＮＴ１１において受信した受信信号（図１８の下
段）の中のフレームビットＦのタイミングに一致したタ
イミングで出力される。

【００１８】この適応クロック発生部２５は、具体的に
はＤＰＬＬ（ＤｉｇｉｔａｌＰｈａｓｅ−Ｌｏｃｋｅ
ｄＬｏｏｐ）回路で構成され、そのために、マスター
クロックＭＣＫと、ＲＦ遅延部２４を経由した上記の受
信フレームタイミングパルスＲＦとを受信する。ＲＦ遅
延部２４は、該パルスＲＦに所定の遅延を加える。所定
の遅延とは、図１８の上段と下段との間に示す２ビット
オフセットに相当する。この２ビットオフセットは、Ｎ
Ｔ１１から受信した信号をＴＥ１３で折り返し、再び該
ＮＴ１１に送信するときに必ず加えなければならない、
規定上のオフセットである。

【００１９】このＲＦ遅延部２４に与える上記のパルス
ＲＦは、正極性および負極性受信データ信号ＲＤ＋，Ｒ
Ｄ−を入力とするＲＦ発生部２２によって生成される。
既述のセレクタ２７に入力されるもう１つのクロック、
すなわち固定クロックＣＫ_fは固定クロック発生部２６
から出力されるものであり、特に、シンプルバス形態の
ように、いずれの加入者端末（ＴＥ）１３についても、
送信フレームタイミングパルスＴＦから１タイムスロッ
ト（ＴＳ）以内に上記受信フレームタイミングパルスＲ
Ｆが得られる場合に使用されるクロックである。

【００２０】この固定クロック発生部２６は、パルスＴ
Ｆに同期した固定位相のクロックを出力するものであ
る。かくの如く、セレクタ２７は、バス接続形態に応じ
て、固定クロックＣＦ_fか、または適応クロックＣＫ_a
を選択して出力するものであり、この選択のために選択
信号ＳＥＬを受信する。またこの信号ＳＥＬは、切替判
別パルス発生部２１と比較部２３とを用いて生成され
る。この発生部２１は、送信フレームタイミングパルス
ＴＦから既述の２ビットオフセット相当分の時間経過後
に立上り、かつ、シンプルバス形態下における最大ラウ
ンドトリップディレイ時間（＝４μｓ）経過後に立下る
パルスＰ１を出力する。

【００２１】上記受信フレームタイミングパルスＲＦが
上記パルスＰ１のパルス幅内に発生すれば、シンプルバ
ス形態でのパルスＲＦが発生したものと判断する。この
判断を行うのが比較部２３であり、その判断結果に応じ
て、論理“１”または“０”選択信号ＳＥＬを出力す
る。ＳＥＬ＝“１”でＣＫ_fを選択し、ＳＥＬ＝“０”
でＣＫ_aを選択する。

【００２２】

【発明が解決しようとする課題】もし、各種位相を持っ
た複数のタイミングクロックを網終端装置（ＮＴ）内で
準備するならば、これらのタイミングクロックを適宜切
替えることによって最適な受信データの再生が実現され
る。しかしそうすると、各種のタイミングクロックを誤
りなく選択するのが困難になる。そこでこれら各種のタ
イミングクロックのうち最適なものを判定し、最適なタ
イミングクロックに切替えるという一連の操作を自動的
に行う自動判定／切替回路が必要となる。ところがこの
ような自動判定／切替回路を実際に組み込んだ受信デー
タ再生装置は複雑、かつ、大形化し、コスト高にもなっ
て、実用にならない。

【００２３】このような背景から設計されたのが図１９
に示す従来の受信データ再生装置であり、その特徴とす
るところは、適応クロックＣＫ_aおよび固定クロックＣ
Ｋ_fの２種のうちの一つを適宜切替えるようにしたこと
である。しかしながら、かかる従来の受信データ再生装
置においては、適応クロックＣＫ_aと固定クロックＣＫ
_fの各クロック発生源と、これらのクロックの選択のた
めの判定および切替手段とが必要であり、装置構成が複
雑化する、という問題がある。

【００２４】したがって本発明の目的は、より簡単な装
置構成をもった受信データ再生装置を提供することであ
る。

【００２５】

【課題を解決するための手段】図１は本発明の原理構成
を表すブロック図である。本図において、３１は送信フ
レームタイミングパルスＴＦを受信して、予め定めた一
定の判別用パルスＰを発生する判別用パルス発生部、３
２はＴＦに同期した固定位相の、すなわち従来の適応ク
ロック発生部２５からのクロックのような位相推移を伴
わないクロックＣＬＫを発生する自走の固定クロック発
生部３２（従来の固定クロック発生部２６と等価）、３
３は受信データ信号のフレームビットを検出し受信フレ
ームタイミングパルスＲＦを発生する受信フレームタイ
ミングパルス発生部（従来のＲＦ発生部２２と等価）、
３４はＲＦの出現タイミングをＰによって判別し、受信
データ信号（ＲＤ＋，ＲＤ−）と固定位相のクロックＣ
ＬＫとの間に相対的な遅延を与えるための、データ／ク
ロック相対遅延部、３５は受信データ信号（ＲＤ＋，Ｒ
Ｄ−）をクロックＣＬＫでサンプリングして再生受信デ
ータＲＤを得るためのデータサンプリング部（従来のＤ
フリップフロップ２８と等価）である。

【００２６】本図の構成のうち特に注目すべき点は、受
信データ信号をサンプリングするためのクロック源（３
２）が、従来は複数であったのを、単一としたことであ
り、かつ、これを送信フレームタイミングパルスＴＦに
対し固定位相としたことである。そして、さらに、単一
のクロック源としたことに伴い、データ／クロック相対
遅延部３４を新たに導入したことである。

【００２７】なお図中のＦＳはフレーム同期ステータス
信号である。同信号ＦＳは、既存のフレーム同期回路よ
り得られるものであり、ＦＳ＝“０”のときフレーム同
期外れ状態、ＦＳ＝“１”のときフレーム同期引込み状
態をそれぞれ表す。またＭＣＫは前述したマスタークロ
ックである。

【００２８】

【作用】図２はデータ／クロック相対遅延部の動作（そ
の１）を表す図、図３はデータ／クロック相対遅延部の
動作（その２）を表す図である。図２に示す動作（その
１）は、クロックＣＬＫは固定位相のタイミングにして
おいて、受信データ信号（ＲＤ＋，ＲＤ−）の方を遅延
させることにより、データの位相とクロックの位相との
間に相対遅延を付与する例を図解的に示している。一
方、図３に示す動作（その２）は、受信データ信号（Ｒ
Ｄ＋，ＲＤ−）は固定位相のタイミングにしておいて、
クロックＣＬＫの方を遅延させることにより、データと
クロックとの間に相対位相遅延を付与する例を図解的に
示している。なお、以下述べる説明は主として受信デー
タ信号（ＲＤ＋，ＲＤ−）の方に遅延を与え、クロック
ＣＬＫは固定位相にしておく場合を例にとって行う。

【００２９】図２を参照すると、１タイムスロット（１
ビット）が５．２μｓのパルス幅の受信データ信号（図
１８のＦ，Ｄ，Ｌ，Ｂ１，Ｂ２等の四角い一ますに相
当）の各々に対し、各クロックＣＬＫを基準として例え
ば０．６μｓ，１．１μｓ，１．６μｓ等の遅延が、与
えられる。なお、図中、データの尾部を基準にしてその
遅延時間を表しているのは、前記受信フレームタイミン
グパルスＲＦ等が、受信データ信号のうちのフレームビ
ットＦの立下りをもって検出されることに合わせたもの
である。

【００３０】図２において、各サンプリングクロックＣ
ＬＫがデータの中央を狙って打ち抜くべきところ、いず
れも中央からずれたところで打ち抜く様子が描かれてい
る。その理由は、前述のようにバス１２上には最大２台
の加入者端末（ＴＥ）１３からの信号が同時にＮＴ１１
に向けて転送されており、最近ＴＥ１３にとっても、ま
た最遠ＴＥ１３にとっても、なるべくアイが開いたとこ
ろでそれぞれのビットＦやＦ_aを打ち抜くには、同図
（Ａ）に示すように、各タイムスロット（５．２μｓ）
の中央からずれたところにクロックＣＬＫが立上るよう
にすればよいからである。このようにすれば、Ｂ１チャ
ネルによって一方のＴＥから転送される受信データ信号
も、Ｂ２チャネルによって他方のＴＥから転送される受
信データ信号も、共にアイが開いたところで共通のサン
プリングクロックＣＬＫによって打ち抜かれ、正しく受
信データＲＤが再生される。

【００３１】

【実施例】図４は本発明の一実施例を示す図である。本
図は特にデータ／クロック相対遅延部３４を具体的に示
すと共に、ＡＭＩ符号の受信信号Ｓ_rから受信データ信
号ＲＤ＋，ＲＤ−に変換する変換回路の一例も示してい
る。前述したように本発明の説明は、主として、データ
／クロック相対遅延部３４としてデータの方を遅延しク
ロックの方は固定にする場合を例にとって行う。したが
って、データ／クロック相対遅延部３４内は、データ遅
延器４３によって構成される。

【００３２】データ遅延器４３は、受信データ信号ＲＤ
＋，ＲＤ−に対し所定の位相遅延を加えて、例えばＤフ
リップフロップ４５からなるデータサンプリング部３５
に印加し、再生受信データＲＤを得る。上記の所定の位
相遅延とは、例えば図２で示した０．６μｓ，１．１μ
ｓ，１．６μｓ等のことであり、この遅延量（時間）を
どの位にすべきかは、判定器４１の出力および端末間位
相差検出器４２の出力に基づいて決定される。

【００３３】判定器４１の出力は、判別用パルス発生部
３１からの判別用パルスＰ（第１判別パルスＰ１および
第２判別パルスＰ２からなる）のうちの第１パルスＰ１
と、固定クロック発生部３２からのクロックＣＬＫと、
受信フレームタイミングパルス（ＲＦ）発生部３３から
のＲＦをもとに決定され、例えば、Ｓｉｍｐｌｅおよび
Ｄｅｌａｙ１〜６の２種の信号として出力される。

【００３４】受信フレームタイミングパルスＲＦが送信
フレームタイミングパルスＴＦから１０μｓ−１４μｓ
以内（第１判別パルス）に入れば、加入者端末（ＴＥ）
群１３が図１７（Ａ）のシンプルバス形態で接続されて
いることになり、上記Ｓｉｍｐｌｅ信号は“０”とな
る。１０μｓは既述した２ビットオフセットに相当する
時間であり、上記１４μｓからその１０μｓを引いた４
μｓは、シンプルバス形態での最大ラウンドトリップ時
間に相当する。Ｓｉｍｐｌｅ信号＝“０”のときは、デ
ータとクロック間の相対遅延は行わない。

【００３５】上記第１判別パルスＰ１内に受信フレーム
タイミングパルスＲＦが入らなければ、加入者端末（Ｔ
Ｅ）群１３はシンプルバス形態以外のバス形態で接続さ
れているから、Ｓｉｍｐｌｅ信号は“１”となり、受信
データ信号ＲＤ＋，ＲＤ−には一律に遅延（Ｄｅｌａｙ
１〜６で決まる遅延）が加えられ、大まかな遅延制御が
行われる。

【００３６】以上の操作がデータ／クロック相対遅延の
粗調整であるとすれば、さらに微調整を加えれば一層好
ましいことは言うまでもない。このために端末間位相差
検出器４２が設けられており、上記判別用パルスＰのう
ちの第２判別パルスＰ２と、受信データ信号ＲＤ＋，Ｒ
Ｄ−とから微調整用の選択信号ＳＥＬ１，ＳＥＬ２を出
力する。

【００３７】この選択信号ＳＥＬ１，ＳＥＬ２は、バス
１２に接続されている加入者端末（ＴＥ）１３のうち、
最近（ＮＴ１１に最も近い）のＴＥからの受信データ信
号と最遠のＴＥからの受信データ信号との間にどの位の
位相差があるか、すなわち両ＴＥ間の離隔距離がどの位
あるか、を表す。もし最近ＴＥと最遠ＴＥとの間がわず
かしか離れていないのならば、図２の（Ｃ）で示すよう
に余裕をもってクロックＣＬＫによるデータの打ち抜き
を行えばよいし、逆に、最近ＴＥと最遠ＴＥとの間がか
なり離れているときは、図２の（Ａ）に示すような位相
関係で打ち抜きを行わないと、最近ＴＥおよび最遠ＴＥ
のいずれについてもアイパターンの開いたところでデー
タの打ち抜きをすることはできない。なお、両ＴＥ間の
位相差を検出する、本発明の原理については後述する。

【００３８】図４の左下には、ＡＭＩ符号の受信信号Ｓ
_r（前記表の中のディジタル波形参照）から、既述の受
信データ信号ＲＤ＋，ＲＤ−を得るための変換回路４４
の一例が示されている。図示するとおり、２つのコンパ
レータ４６＋および４６−と、スライス電圧発生回路
（分圧回路）４７からなり、該スライス電圧Ｖ_thおよび
受信信号Ｓ_rは、各コンパレータ４６＋，４６−に共通
に、しかし各反転入力および非反転入力を相互に入れ替
えて、入力される。

【００３９】図５は図４の実施例の動作概要を説明する
タイムチャートである。本図の１）〜９）欄の意味は次
のとおりである。１）網終端装置（ＮＴ）１１に最も近い位置にある最近
加入者端末（ＴＥ）１３から送信された受信データ信号
（ＲＤ＋，ＲＤ−）を表し、例えば１フレーム中のビッ
トＬからビットＢ２について示す。

【００４０】２）上記１）と同様、最遠ＴＥの受信デー
タ信号を表す。最近ＴＥと最遠ＴＥとの間の距離に比例
した位相差が両者間に生ずる。３）前述した送信フレームタイミングパルスＴＦを表
す。４）前述した第１判別パルスＰ１を表し、特に４μｓ幅
のパルスがパルスＰ１である。ここに示す１０μｓ（オ
フセット時間）および４μｓ（最大ラウンドトリップ時
間）については既に説明したとおりである。つまり、第
１判別パルスＰ１はＴＦから１０μｓ−１４μｓの範囲
に規定されるパルスである。

【００４１】５）前述した受信フレームタイミングパル
スＲＦである。このパルスＲＦは、最近ＴＥについても
最遠ＴＥについてもそれぞれ得られるが、最近ＴＥにつ
いてのものが有効である。最近ＴＥについてのＲＦがど
のタイミングで出現するかを判別すれば大よそバス形態
は区別できるからである。本図においても、最近ＴＥか
らの受信データ信号のフレームビットＦの立下りにおい
てＲＦが出現している様子を示している。

【００４２】６）図４のＳｉｍｐｌｅ信号を表してお
り、上記ＲＦの発生時にシンプルバスか否かの判別（Ｓ
ｉｍｐｌｅなら“０”、Ｓｉｍｐｌｅ以外なら“１”）
がなされる。７）前述した第２判別パルスＰ２を表し、約１０μｓ幅
のパルスがパルスＰ２である。このパルスＰ２内にある
最近ＴＥのビットＬ_Faと最遠ＴＥのビットＬ_Faを監視す
れば、端末間位相差が詳しく測定される。この測定原理
は本発明に固有のものであり後述する。

【００４３】ビットＬ_Faは図１８には示されておらず、
本発明で初めて定義されるものである。Ｌ_Faとは、複数
の直流平衡ビットＬのうち、補助フレームビットＦ_aの
直後に現れる直流平衡ビット（Ｌ）を意味する。一般的
に言えば、上記第２判別パルスＰ２は、一対の受信デー
タ信号ＲＤ＋およびＲＤ−が必ず相互に逆極性で衝突す
る特定のビット位置を指定するものである。このような
条件は例えば、上記ビットＬ_Faによって満足され、７）
のパルスＰ２の立下り部分は、ＴＦより計測して１４
（ビット）×５．２μｓ後にある。

【００４４】８）上記第２判別パルスＰ２のビット位置
で、端末間位相差検出器４２からの端末間位相差情報は
確定する。図面のスペース上、前フレームでの端末間位
相差情報の確定については描き表せないのでこの８）に
表す。したがってこの８）で示す前フレームの状態がラ
ッチされて、現在の端末間位相差情報となる。９）上記のラッチされた端末間位相差情報は現在におけ
る既述の選択信号ＳＥＬ１，ＳＥＬ２となる。

【００４５】図６は図４のデータ／クロック相対遅延部
とデータサンプリング部の動作を表すタイムチャートで
あり、図５と比べると図６の７）〜１１）が図５には表
されていないタイムチャートである。ただし、図５と重
複する部分（図６の１）〜６）の欄）も便宜上一緒に表
す。図６の７）において、４）に示す受信フレームタイ
ミングパルスＲＦの発生に伴い、Ｓｉｍｐｌｅ信号の内
容が既述した“０”または“１”に確定する。つまりこ
のＳｉｍｐｌｅ信号が図４のデータ遅延器４３にセット
される。

【００４６】図６の８）および９）において、図５の
９）に表す如く直前のフレームで定められた選択信号Ｓ
ＥＬ１およびＳＥＬ２の値（図４の端末間位相差検出器
４２の出力）は、それぞれ図示する現タイミングで図４
のデータ遅延器４３にセットされる。選択信号ＳＥＬ１
およびＳＥＬ２は各１ビットで合計２ビットの信号であ
り、最大４（＝２²）通りの端末位相差を表現できる。
実用上は例えば以下のとおりの３通りである。

【００４７】したがって選択信号ＳＥＬ１，ＳＥＬ２は、その３通り
に応じた３種の遅延量をデータ遅延器４３（図４）に対
して指定できる。

【００４８】図６の１０）は、固定クロック発生部３２
からのクロックＣＬＫを表す。このクロックＣＬＫの位
相は固定であって、その各立上りで遅延データを打ち抜
く。この打ち抜きは図４のデータサンプリング部３５に
て行う。図６の１１）は、上記遅延データ、すなわち図
４のデータ遅延器４３からの出力である。本図では、最
近ＴＥと最遠ＴＥの間の位相差が１．３μｓであるとき
に、遅延データの遅延量を１．６μｓとした例を示す。

【００４９】このように遅延量が、最近加入者端末（Ｔ
Ｅ）と最遠ＴＥとの間の位相差に応じて適宜選択される
ことについては前述した。例えば２ビットのＳＥＬ１と
ＳＥＬ２により最大４通り（実用上は３通り）の位相差
が表せる。ところで、上記位相差がどの位であるかを、
図４の端末間位相差検出器４２で検出することについて
は既に説明したが、その原理については後述する、とし
たのでここで詳しく説明する。

【００５０】一般的に言えば、前述のとおり、一対の受
信データ信号ＲＤ＋およびＲＤ−が必ず相互に逆極性で
衝突する特定のビットにおいて上記位相差の検出が行え
る。図７は端末間位相差の検出原理（その１）を説明す
る図、図８は端末間位相差の検出原理（その２）を説明
する図である。図７の１）〜９）の内容と図８の１）〜
９）の内容は全く一対一に対応しており、図７は端末間
位相差が小さい場合、図８は端末間位相差が大きい場合
をそれぞれ示している。つまり、図７の１）（最近ＴＥ
受信データ信号）と２）（最遠ＴＥ受信データ信号）と
の間の位相差Δθ１と、対応する図８の１）の信号と
２）の信号との間の位相差Δθ２とを見比べると、Δθ
１＜Δθ２である。

【００５１】本発明に基づく位相差検出原理は、結論か
ら先に述べれば、図７の７）に示すバス上合成波形のパ
ルス幅Ｗ１が大であり、対応する図８の７）に示すバス
上合成波形のパルス幅Ｗ２が小である点に着目したもの
である。つまり、 Δθ１＜Δθ２Ｗ１＞Ｗ２という対応関係が得られるので、このパルス幅（Ｗ１，
Ｗ２）から端末間位相差が求まる。

【００５２】これらパルス幅（Ｗ１，Ｗ２）は、図７お
よび図８において５）および６）の各信号を、バス１２
上でそれぞれ合成した波形のパルス幅である。ここに
５）は最近加入者端末（ＴＥ）１３からの送信信号（Ａ
ＭＩ符号のバイポーラ信号）であり、６）は最遠ＴＥ１
３からの送信信号（同じくＡＭＩ符号のバイポーラ信
号）である。

【００５３】５）のバイポーラ信号と、６）のバイポー
ラ信号とを観察すると、これらの間には相互に逆極性で
衝突する部分があることが分かる。図７および図８の各
５）および６）欄の中間に、Ｃ１⁺，Ｃ１^-およびＣ２
⁺，Ｃ２^-として表示する部分が、上記の相互に逆極性
で衝突する部分である。このように逆極性で衝突する部
分は相互に相殺し合い、結局図７の場合はパルス幅Ｗ１
の合成波形が残り、図８の場合はパルス幅Ｗ２の合成波
形が残る。なお、図７（図８に関しても全く同じ）の
８）および９）にそれぞれ示す受信データ信号ＲＤ＋お
よびＲＤ−は、図４のコンパレータ４６＋および４６−
において、７）の合成波形（Ｓ_r）をスライス電圧Ｖ_th
でスライスして得た信号であり、このうち受信データ信
号ＲＤ＋が上記パルス幅（Ｗ１）の情報を引き継いで保
持している。つまり、この特定のビット位置（Ｌ_Fa）で
のＲＤ＋のパルス幅を監視すれば、端末間位相差が分か
るのである。

【００５４】この特定のビット位置（Ｌ_Fa）以外のタイ
ミングで受信データ信号ＲＤ＋のパルス幅を監視して
も、目的とする端末間位相差は求められない。なぜな
ら、この特定のビット以外では、最近ＴＥと最遠ＴＥの
各送信信号が必ず相互に逆極性で衝突することが保証さ
れないからである。逆に言えばこのＬ_Faのビット位置で
は、必ず、Ｃ１⁺，Ｃ１^-（Ｃ２⁺，Ｃ２ ^-）で示す逆
極性衝突部分が現れる。すなわちこのＬ_Faは必ずパルス
有り、すなわち必ず論理“０”（前記表の中の伝送波形
参照：論理“０”には必ずパルス有りが対応する点）で
ある。この場合、Ｌ_Faが必ずパルス有りとなるのは、補
助フレームビットＦ_aのすぐあとに始まるＢ２チャネル
のビット群の頭（Ｂ２の第１ビット）は必ず−（マイナ
ス）から開始するという取り決めがあり、このために、
この第１ビットと直流バランスをとるための直流平衡ビ
ット（Ｌ_Fa）は必ずパルス有り（＋）となるのである。

【００５５】なお、図７の３）は、最近ＴＥの受信デー
タ信号と最遠ＴＥの受信データ信号の合成信号を示し、
Δθ１の小さい図７では、合成信号の有効パルス幅（例
えばビットＬに着目すると、最近ＴＥのビットＬと最遠
ＴＥのビットＬとを共通にカバーできる幅）は大であ
る。なお、クロックＣＬＫ（サンプリングポイント）
は、この有効パルス幅のなるべく中央にあるのが望まし
い。またΔθ２が大きい図８の場合の３）に示す如く合
成信号の有効パルス幅は小であり、その中央を打ち抜く
同図４）のクロックＣＬＫ（サンプリングポイント）に
はマージンが少ない。

【００５６】上述の説明は、少なくとも最近加入者端末
（ＴＥ）と最遠ＴＥとが存在するイクステンディドバス
やシンプルバスに当てはまり、ＴＥが１台しかないポイ
ントツーポイントバスには当てはまらない。しかしなが
ら、図７を再び参照すると、ポイントツーポイントバス
は同図の１）と２）のうちいずれか１つのみが存在する
場合に相当し、したがって５）と６）のうちいずれか１
つのみが存在する場合に相当するから、結果的には、ポ
イントツーポイントバスにも上記の説明は同様に当ては
まる。つまり図７のΔθ１→０と考えればよい。

【００５７】本発明の基本概念は以上説明したとおりで
あるので、最後に、本発明を実現するための具体例を説
明する。図９は図４に示す判別用パルス発生部３１の具
体例を示す図であり、ＴＦとＣＬＫを入力として、Ｐ１
とＰ２を出力する。本図において、５２および５２′は
４０ビット（１フレームを構成する全ビット数）を計数
するカウンタである。各カウンタを４ビットカウンタで
構成しているので、４０ビットを計数するのに２台必要
である。

【００５８】Ｄフリップフロップ５１は、ＴＦのタイミ
ングでカウンタ５２，５２′に対しイニシャルロードを
行うためのものである。５３および５４はそれぞれ８入
力ＯＲ回路であり、“ＤＡ”（１６進）および“ＥＡ”
（１６進）の値をデコードする。ＯＲ回路５３はパルス
Ｐ１を出力し、ＯＲ回路５４はパルスＰ２を出力する。

【００５９】図１０は図４における判定器４１の具体例
を示す図であり、Ｐ１，ＲＦ，ＣＬＫおよびＭＣＫを入
力として、遅延量を表す６ビット情報の信号Ｄｅｌａｙ
１〜６を出力する。Ｄフリップフロップ５７は、Ｐ１の
パルス幅内にＲＦが入れば、Ｓｉｍｐｌｅ信号
（“０”）として出力する。

【００６０】ＤフリップフロップやＮＡＮＤからなる微
分回路５８は、クロックＣＬＫの立上りパルスを生成す
る。Ｓ−Ｒフリップフロップ５９はその微分パルス（立
上りパルス）でリセットされるが、それ以前にＲＦでセ
ットされている。したがって、このフリップフロップ５
９のＱ出力からのパルスのパルス幅は、最近端末（Ｔ
Ｅ）１３とのＮＴ１１との距離を表す。

【００６１】６０と６０′はそれぞれ４ビットカウンタ
であって、両者で４０ビット（＝１フレーム）を計数す
るが、このときの計数開始タイミングは、上記Ｑ出力の
パルス幅に比例して長短変化する。６１は８入力のフリ
ップフロップ回路であり、１フレームの間、カウンタ６
０，６１′の値を確実に保持する。

【００６２】図１１は図４における端末間位相差検出器
４２の具体例を示す図であり、Ｐ２，ＲＤ＋，ＲＤ−，
ＭＣＫおよびＰ１を入力して、合計２ビットの選択信号
ＳＥＬ１とＳＥＬ２を出力する。このＳＥＬ１とＳＥＬ
２は既述した微調整のための信号である（図１０は既述
した粗調整のための信号）。６３は４ビットカウンタ、
６４は４ビットコンパレータであり、また、６５は５ビ
ットカウンタ、６６は５ビットコンパレータであって、
図７に示したパルス幅Ｗ１や図８に示したパルス幅Ｗ２
が、既述した０〜２μｓ、２〜３μｓおよび３〜４μｓ
のどの範囲内に入っているかを調べる。４ビットカウン
タ６３は当該パルス（Ｗ１，Ｗ２）の前縁部のタイミン
グを検出し、５ビットカウンタ６５はその後縁部のタイ
ミングを検出する。

【００６３】前縁部が前縁部判定用の所定の基準時より
後か先を検出するのがコンパレータ６４であり、後縁部
が後縁部判定用の基準時より後か先かを検出するのがコ
ンパレータ６６である。その検出結果（ＳＥＬ１，ＳＥ
Ｌ２）は、Ｄフリップフロップ６７および６８により１
フレーム中保持される。図１２はデータ遅延器４３の具
体例を示す図である。ただし、図４におけるＳＥＬ１，
ＳＥＬ２を考慮しない、粗調整のみの場合を示す。

【００６４】ＯＲゲートにより論理和がとられた受信デ
ータ信号ＲＤ＋，ＲＤ−は、初段の８ビットシフトレジ
スタ７０−１に入力される。このレジスタ７０−１に従
属接続された後段の８ビットシフトレジスタ７０−２〜
７０−６と共に、全体として６段のシフトレジスタが構
成される。第１段シフトレジスタ７０−１から第６段シ
フトレジスタ７０−６に至る程、受信データ信号の遅延
は大きくなる。全体としては４０段の遅延が得られる
が、このうちのいずれかの遅延を選択するのが４０−１
セレクタ（ＳＥＬ）７１である。どれを選択するか、は
既述の６ビット情報をなすＤｅｌａｙ１〜６信号により
決定される。

【００６５】２−１セレクタ（ＳＥＬ）７２は、Ｓｉｍ
ｐｌｅ信号が“０”のとき（シンプルバス形態のとき）
はＡ入力を選択する。Ａ入力は、レジスタ７０−１の初
段の出力であり、受信データ信号に対する遅延量はほぼ
０である。一方、Ｓｉｍｐｌｅ信号が“１”のときは、
Ｂ入力を選択し、Ｄｅｌａｙ１〜６により所定の遅延が
加えられた信号が遅延データ（図６の１１）参照）とし
て出力Ｙよりデータサンプリング部３５に入力される。

【００６６】図１３は図４におけるデータ遅延器４３の
具体例を示す図であり、本図中のブロック４３は、図１
２に示したデータ遅延器そのものである。ここで付加さ
れた８ビットシフトレジスタ７５と、４−１セレクタ
（ＳＥＬ）７６は、前述の粗調整に対してさらに付加さ
れる微調整の役割を果す。つまり、シフトレジスタ７５
は、図１２の遅延器４３の出力に対しさらに、マスター
クロックＭＣＫの１ビット（例えば７．６MHz のとき、
１３０nS）に相当する単位で最大８ビットの微調整を加
える。

【００６７】セレクタ７６は、３つの入力から、ＳＥＬ
１とＳＥＬ２で指定された１つの入力を選択し、出力Ｙ
よりデータサンプリング部３５に入力する。既に述べた
とおり、本発明の説明は主として受信データ信号（ＲＤ
＋，ＲＤ−）の方に遅延を与え、クロックＣＬＫは固定
位相としておく場合を例にとって行った。

【００６８】しかし、逆に、受信データ信号（ＲＤ＋，
ＲＤ−）の方は固定位相にしておいて、クロックＣＬＫ
の方に所要の遅延を与えて同様の目的を達成することも
できる。ただし、遅延量の定め方は既述した説明と全く
同じで構わない。図１４はデータ／クロック相対遅延部
（クロックの方を遅延）の具体例を示す図である。ただ
し、図４におけるＳＥＬ１，ＳＥＬ２を考慮しない、粗
調整のみの場合を示す。

【００６９】図１４のクロック遅延器４３′の入力側信
号群と、内部構成は、図１２と全く同じである。ただ
し、図１４の出力（遅延クロック）は、データサンプリ
ング部３５のクロック入力ＣＫへ与えられる。かくし
て、図１４の８ビットシフトレジスタ８０−１〜８０−
６，４０−１セレクタ（ＳＥＬ）８１および２−１セレ
クタ（ＳＥＬ）８２は、それぞれ前述した図１２の８ビ
ットシフトレジスタ７０−１〜７０−６，４０−１セレ
クタ（ＳＥＬ）７１および２−１セレクタ（ＳＥＬ）７
２と同じ機能を果す。

【００７０】図１５は図１４の構成にさらに微調整を加
えた場合の具体例を示す図であり、本図中のブロック４
３′は、図１４に示したデータ遅延器そのものである。
ここで付加された８ビットシフトレジスタ８５と、４−
１セレクタ（ＳＥＬ）８６は、前述の粗調整に対してさ
らに付加される微調整の役割を果す。つまり、シフトレ
ジスタ８５は、図１４の遅延器４３′の出力に対しさら
に、マスタークロックＭＣＫの１ビット（例えば７．６
MHz のとき、１３０nS）に相当する単位で最大８ビット
の微調整を加える。

【００７１】セレクタ８６は、３つの入力から、ＳＥＬ
１とＳＥＬ２で指定された１つの入力を選択し、出力Ｙ
よりデータサンプリング部３５のＣＫに入力する。

【００７２】

【発明の効果】以上説明したように本発明によれば、従
来のように適応クロックＣＫ_aと固定クロックＣＫ_fの
２種を必要とせず、単一の固定クロック発生源のみで十
分であるから、クロック選択のための判定および切替手
段は不要となり、受信データ再生装置の構成は単純化さ
れる。

【００７３】さらに本発明は、バス形態に応じた大まか
な粗調に加えて、端末間位相差に応じた微調も可能とな
り、再生受信データの品質は一層向上する。

【図面の簡単な説明】

【図１】本発明の原理構成を表すブロック図である。

【図２】データ／クロック相対遅延部の動作（その１）
を表す図である。

【図３】データ／クロック相対遅延部の動作（その２）
を表す図である。

【図４】本発明の一実施例を示す図である。

【図５】図４の実施例の動作概要を説明するタイムチャ
ートである。

【図６】図４のデータ／クロック相対遅延部とデータサ
ンプリング部の動作を表すタイムチャートである。

【図７】端末間位相差の検出原理（その１）を説明する
図である。

【図８】端末間位相差の検出原理（その２）を説明する
図である。

【図９】判別用パルス発生部３１の具体例を示す図であ
る。

【図１０】判定器４１の具体例を示す図である。

【図１１】端末間位相差検出器４２の具体例を示す図で
ある。

【図１２】データ遅延器（粗調整のみ）４３の具体例を
示す図である。

【図１３】データ遅延器４３の具体例を示す図である。

【図１４】データ／クロック相対遅延部（クロックの方
を遅延）の具体例（粗調整のみ）を示す図である。

【図１５】図１４の構成にさらに微調整を加えた場合の
具体例を示す図である。

【図１６】本発明が適用される網終端装置の周辺を表す
一般的なシステム構成図である。

【図１７】Ｉインタフェースにおける３種の接続形態を
示す図である。

【図１８】Ｉインタフェースにおけるバス上のフレーム
フォーマットを示す図である。

【図１９】従来の受信データ再生装置を表すブロック図
である。

【符号の説明】

１１…網終端装置（主局）１２…バス１３…加入者端末（従局）１４…加入者線１５…ネットワーク３１…判別用パルス発生部３２…固定クロック発生部３３…受信フレームタイミングパルス（ＲＦ）発生部３４…データ／クロック相対遅延部３５…データサンプリング部４１…判定器４２…端末間位相差検出器４３…データ遅延器４３′…クロック遅延器４４…変換回路４５…Ｄフリップフロップ４６＋，４６−…コンパレータ４７…スライス電圧発生回路ＳＥＬ１，ＳＥＬ２…選択信号ＣＬＫ…固定位相のクロック（サンプリングクロック）Ｐ…判別用パルスＭＣＫ…マスタークロックＦ…フレームビットＦ_a…補助フレームビットＬ…直流平衡ビットＬ_Fa…Ｆ_a直後の直流平衡ビットＴＦ…送信フレームタイミングパルスＲＦ…受信フレームタイミングパルスＲＤ＋…正極性受信データ信号ＲＤ−…負極性受信データ信号ＲＤ…再生受信データＴＳ…タイムスロットＰ１…第１判別パルスＰ２…第２判別パルス

Claims

(57)【特許請求の範囲】

【請求項１】複数の従局（１３）からの各送信信号
を、該複数の従局に対してバス形態で接続する主局（１
１）においてバス（１２）を通して受信し、その受信デ
ータ信号をクロックによってサンプリングして再生受信
データを得るための受信データ再生装置において、前記クロックを発生する単一の固定クロック発生部（３
２）と、前記受信データ信号を入力とし、これを前記クロックに
よって打ち抜き、前記再生受信データを出力するデータ
サンプリング部（３５）と、前記データサンプリング部の前段に設けられ、前記受信
データ信号の位相と前記クロックの位相との間に相対的
な遅延を生じさせるデータ／クロック相対遅延部（３
４）と、前記送信信号を前記従局（１３）から送出させるために
前記主局（１１）から予め送信される送信信号の送信フ
レームタイミングパルスを入力し、該送信フレームタイ
ミングパルスから所定時間後に発生する判別用パルスを
発生する判別用パルス発生部（３１）と、前記受信データ信号を入力し、該受信データ信号よりフ
レームビットを検出して受信フレームタイミングパルス
を発生する受信フレームタイミングパルス発生部（３
３）とを有し、さらに前記データ／クロック相対遅延部
（３４）は、前記判別用パルスと前記受信フレームタイ
ミングパルスとを入力として、該受信フレームタイミン
グパルスの出現タイミングを該判別用パルスによって判
別し、該出現タイミングに応じた相対遅延を、前記受信
データ信号と前記クロックとの間に生じさせると共に、
少なくとも前記判別用パルス発生部（３１）からの第１
判別パルスをもとにして前記受信フレームタイミングパ
ルスの出現タイミングを監視し、前記相対遅延を前記受
信データ信号と前記クロックとの間に付与すべきか否
か、および付与すべきときにはその大よその量を決定
し、該相対遅延の粗調整を行う判定器（４１）を備える
ことを特徴とする受信データ再生回路。
【請求項２】前記データ／クロック相対遅延部（３
４）は、さらに前記判別用パルス発生部（３１）からの
第２判別パルスが出現する毎に、前記受信データ信号を
監視し、この監視結果に応じて、前記主局（１１）に対
し最近および最遠にある両前記加入者端末（１３）間の
位相差を検出し、前記相対遅延の微調整を行うための選
択信号を出力する端末間位相差検出器（４２）を備える
請求項１に記載の受信データ再生装置。
【請求項３】前記判定器（４１）に入力される前記第
１判別パルスは、前記主局（１１）から送信された信号
が前記従局（１３）で受信され該従局からの前記送信信
号として再び送出されるまでのオフセット時間と、前記
主局から前記従局で折り返って再び該主局に戻るまでの
最大ラウンドトリップ時間とによって定められる請求項
１に記載の受信データ再生装置。
【請求項４】前記端末間位相差検出器（４２）に入力
される前記第２判別パルスは、２つの前記従局（１３）
からの２つの前記送信信号が相互に逆極性で衝突する特
定のビット位置を指定するパルスとして生成される請求
項２に記載の受信データ再生装置。
【請求項５】前記端末間位相差検出器（４２）は、前
記特定のビット位置において前記２つの送信信号を合成
して得た前記受信データ信号のパルス幅の長短に応じ
て、前記相対遅延の量をそれぞれ小さくまたは大きく制
御するような前記微調整を行う請求項４に記載の受信デ
ータ再生装置。
【請求項６】前記の相互に逆極性で衝突する一対の受
信データ信号（ＲＤ＋，ＲＤ−）は、それぞれ、複数の
直流平衡ビットＬのうち、補助フレームビットＦ_aの直
後に現れる直流平衡ビット（Ｌ_Fa）である請求項５に記
載の受信データ再生装置。