JPS59502009A - パケツト形式の高速デ−タを受信する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 パケット形式の高速データを受信する装置技術分野 本発明は、情報の伝送が母線を通じて行なわれる電気通信方式において、パケッ ト形式の高速データを非同期受信するための装置に関する。

背景技術 高いデータ伝送速度をもち、かつデータがパケットとして送られ、それぞれのパ ケット間は一定の時間間隔をもつ電気通信方式、例えば光信号で動作する通信方 式では、「１」が受信されたかあるいは零が受信されたかを理解しかつ認識でき るための特別の手段が必要である。光通信方式、例えば「Ｃ０８Ｔ　２０２ゼミ ナー」報告書、１９８１年９月に記載された方式においては、伝送速度は１００ メガビット／秒であり、それはパルス長は１０ナノ秒であることを意味する。一 定間隔で到着する高速パケットの受信の従来の方法では、クロックによる管理が 必要であり、このことは特別の符号化とそれに付帯する帯域幅損失とを前提とす る。

発明の開示 本発明の基本的思想は、多数決判定処理によるその後の再構成のため高速パケッ トの感知及び蓄積を可能にする装置を提供することである。本発明の範囲は請求 の範囲に記載されたように限定される。

図面の説明 本発明を実施例について、添附の図面を参照して、以下に詳細に説明する。ここ で、第１図は、ディジタル通信方式のブロック図である。第２図は、送信機と受 信機との間の伝送信号の形状を示す信号波形図である。また第６図は本発明装置 の回路図である。

好適実施例 第１図は、複数個の端末装置、例えば１００個の端末装置をもつ光通信方式を概 略的に図解しており、谷径の端末装置は送信機１と受信機２とを備えている。

すべての送信機及び受信機は、接続回路４及び５を経て共通母線３に接続され、 これらの接続回路４及び５は光信号を電気信号にまたこの逆の変換をそれぞれ行 なう。同期信号発生器６は同期信号を共通母線を通して送りそれがすべての送信 機及び受信機に対し利用できるようにする。母線上での伝送は１００メガビット ／秒の速度で行なわれ、またフレームは１００タイムスロツトで形成され、各タ イムスロットは受信機に対Ｇし、またこれらタイムスロットは同期ビットのマー クがつけられている。各受信機は、その基準位置においてクロックの助けにより データ情報を受信するために開かれる。このクロックは同期ビットの前に一定の 間隔を置いておかれており、また送信機は所望の受信機に対応したタイムスロッ トを選択する。３２ピツ゛ドの長さをもつタイムスロットの間に、１６ビツトの データパケットがタイムスロットの中央において送られる。

各タイムスロットは同期ビットで始まり、そして送信機がそのタイムスロットに 関連した受信機に情報を送るトキ、データパケットは８ビツト後に続く。送信機 が情報を送らないときは、データパケットは続いて起こらない。信号波形図は第 ２図に示されている。上述の電気通信方式は、１９８１年９月のｒ　Ｃ０３Ｔ　 ２０２ゼミナー」の会議議事録に記載されており、それは本発明の主題ではない 。

上述の形式の電気通信方式においては、従来の手段ではデータ信号を検出するこ とは困難である。受信機は同期信号が到着したことを検出しなければならず、ま たデータパケットの内容を「１」か零かについて識別できなければならない。

上記のことは、本発明による装置の援助によって遂行することができ、それは第 ６図に示されている。母線を通って入来する信号は遅延線７に供給される。遅延 線７は、本発明の実施例においては１０個のタップを有する。光信号の電気信号 への変換は公刊の方法で−行なわれ、従って、ここでは受信された後電気信号に 変換された信号の処理のみについて述べる。遅延線７の２つの隣接したタップに 供給される信号の間の時間間隔は、例えば１ナノ秒である。遅延線７からの１０ 個の出力信号の各々は、それぞれのＤ−フリップフロップ８に供給され、Ｄ−フ リップフロップ８は共通のクロック信号により制御され、共通のクロック信号の 位相は入力データとは無関係である。Ｄ−フリップフロップの出力信号し１、そ れぞれ同じクロック信号の助けによって、それぞれのＤ−フリップフロップに関 連したシフトレジスタ９に供給される。クロック信号はシフトレジスタの中の情 報を１ステツプずつ進める。

このシフトレジスタは、例えば、６０段階から構成され、このステップ前進しま 、その情報が所定の段階、例えば２１番目の段階に到達したときに停止される。

このことは、レジスタへのクロック信号の印加を阻止するための「１」信号がシ フトレジスタの最後の段階から出されることにより達成される。すべてのシフト レジスタにおけるステップ前進が停止されると、シフトレジスタの最終ステップ からの値は、人力よりも遅い速度、例えば１０ＭＨｚで読出されるが、この読出 しは「１」を読出すたびにカウンタ１２を前進させる検出装置１１の易けによっ て行なわれる。もし、遅延線７から得られる１０個の信号のうち６個が「１」で あるときに受信された信号が「１」であるとみなされる条件が設定されるときは 、数字の６がレジスタ１３に書き込まれる。カウンタ１２の値とレジスタ′１３ の値トが比較器１４により比較され、それらが一致する場合は、「１」が受信さ れたことを表わすための比較器１４からの出力信号が得られろ。この処理操作は 、パケットの巾のビットの数に相当する回数反復され、あるイハそれに代えて、 正しいクロック位相及びこの位相に関連したレジスタを得るために低速度におけ る同期信号ビットの再構成が利用されろ。

国際調査報告　−−−−−

Claims (1)

1. 【特許請求の範囲】 送信機と受信機とが共通母線を通じて選択されたタイムスロット豹に相互に通信 するようにされた電気通信方式の受信機の中でパケット形式の高速データを非同 期受信するための装置であって、入来信号を受信しかつ複数のタップを有し、か つ上記タップのおのおのは信号をそれぞれのシフトレジスタ（９）に供給するよ うにされた遅延線（７）と、シフトレジスタ内の最初の「１」が特定の位置にき たときに上記シフトレジスタのステップ前進を停止させる阻止回路（１０〕と、 上記シフトレジスタの各々の上記特定の位置を検出しかつ検出された「１」を合 計するカウント装置（１２）と、その合計値を、検出された「１」の数が受信さ れた「１」を表わすものと判定するための判定基準を構成する値と比較するため の比較回路（１４）とを含む