DE2740840A1 - Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung - Google Patents

Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung

Info

Publication number
DE2740840A1
DE2740840A1 DE19772740840 DE2740840A DE2740840A1 DE 2740840 A1 DE2740840 A1 DE 2740840A1 DE 19772740840 DE19772740840 DE 19772740840 DE 2740840 A DE2740840 A DE 2740840A DE 2740840 A1 DE2740840 A1 DE 2740840A1
Authority
DE
Germany
Prior art keywords
signal
output
input
data
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772740840
Other languages
English (en)
Inventor
Werner Raggenbass
Kurt Zwar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Publication of DE2740840A1 publication Critical patent/DE2740840A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/212—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Alarm Systems (AREA)
  • Hardware Redundancy (AREA)

Description

BBC Aktiengesellschaft Brown, Boveri & Cie., Baden (Schweiz )
Anlage zur Ueberwachung der Aussagekraft von auf einer Anzahl η funktionell parallelgeschalteter Datenkanälen aufgebrachter elektrischer Daten sowie deren Verwendung
Die vorliegende Erfindung betrifft eine Anlage zur Ueberwachung der Aussagekraft von auf einer Anzahl η funktionell parallelgeschalteter Datenkanälen aufgebrachter elektrischer Daten, alle von derselben Datenquelle herrührend, nach einem festgelegten Kriterium, wonach die auf den Kanälen registrierten Daten dann nicht mehr einen Rückschluss auf die von der Datenquelle abgegebenen Daten erlauben, wenn auf mehr als m der η Leitungen die Daten für mindestens eine vorgegebene Zeitspanne von den Daten auf den übrigen Kanälen abgewichen sind sowie deren Verwendung.
909808/0621
In der Sicherheitstechnik ist es bekannt, die an einem
zu überwachenden System erfassten Daten auf mehreren
funktionell parallel geschalteten Verarbeitungskanälen weiter zu leiten, welche mitunter Datenerfassungs- resp. -Ueberwachungsanlagen, Datenverarbeitungs- und -Uebertragungsanlagen umfassen können. Solche.funktionell parallel geschaltete Kanäle, mit dem entsprechenden Aufwand, werden
vor allem dort angewandt, wo die zu erfassenden Daten Informationen über ungefährliche, resp. gefährliche Zustände eines die Primär-Daten erzeugenden Systems für Menschen
beinhalten.
Dabei wird festgelegt, wie die auf den Parallelkanälen am Kanalende ankommenden Daten in gegenseitiger Relation
stehen müssen, damit auf eine Richtig- oder Falsch-Verarbeitung geschlossen werden kann. Sind beispielsweise eine Anzahl η parallel geschalteter Kanäle vorgesehen, so wird festgelegt, dass auf mindestens q Kanälen die gleichen
Daten anliegen müssen, damit ein Rückschluss auf die Primärdaten, wie immer diese auch sind, statthaft ist.
Sind beispielsweise fünf parallel geschaltete Kanäle vorgesehen und ist für q drei spezifiziert, so können an den
909808/0621
-/Γ- 65/77
27408Α0
fünf Kanälen grundsätzlich folgende Datenkonfigurationen auftreten:
Daten auf fünf Kanälen gleich : Verarbeitung richtig Daten auf vier Kanälen gleich auf einem anders: Verarbeitung
entsprechend den vier gleichen Kanälen richtig.
Daten auf drei Kanälen gleich, auf zwei anders: Verarbeitung
entsprechend den drei gleichen Kanälen richtig.
Daraus ist nun ersichtlich, dass ein solches System ohne weitere Vorkehrungen nicht eindeutig arbeitet, da beispielsweise bei gleichen Daten auf drei oder sogar auf vier der fünf Parallelkanälen, besagte Daten als den Primär-Daten entsprechend interpretiert werden, auch wenn die Verarbeitung genau dieser drei resp. vier Kanäle falsch ist und diejenige auf den zwei resp. auf dem einen verbleibenden richtig. Diese Betrachtung führt zur Einschränkung, dass in solchen Systemen q-fach-Fehler ausgeschlossen werden müssen, was besagt, dass nicht q der η Verarbeitungskanäle gleichzeitig fehlerhaft werden dürfen.
909808/0621
65/77
Allerdings kann mit der Wahrscheinlichkeitsrechung gezeigt werden, dass das Auftreten solcher q-fach-Fehler derart unwahrscheinlich ist, dass ein Ausschluss ohne realistische Beeinträchtigung der Sicherheit solcher Anlagen ohne weiteres vertretbar ist. Dies umso mehr, als durch Steigerung der Flinkheit des Systems die zeitlich getrennte Detektion von Fehlern mit nur kleiner zeitlicher Staffelung möglich wird.
Unter diesem Aspekt bezweckt die vorliegende Erfindung eine Anlage zu schaffen, welche fehlersicher, unter vorgegebenen Kriterien, die durch die funktionell parallel geschalteten Kanäle verarbeiteten Daten auf ihre Aussagekraft bezüglich der Primärdaten hin prüft und entsprechend dem Resultat die verarbeiteten Daten zur Weiterverarbeitung freigibt, z.B. zur Rückführung auf das primär-datenerzeugende System. Bei einer Fehlerdetektion werden die Daten als nicht signifikant behandelt bis der Fehler behoben ist. Bei einer Rückführung auf das überwachte, primär-datenerzeugende System wird letzteres dann allenfalls in einen sicheren Zustand übergeführt. Zu diesem Zwecke zeichnet sich die vorliegende Erfindung dadurch aus, dass die η Kanäle mit einer ersten q aus η Auswahllogik verbunden sind, wobei q = η - m, welch letztere
909808/0621
zur Abgabe von Daten ausgebildet ist, welche gleichanliegenden Daten auf mindestens q der η Kanäle entsprechen, und dass der Ausgang der Auswahllogik je mit einem der Kanäle auf η kanalspezifische Vergleichsglieder geführt ist, deren Ausgänge je mit einer Kennzeichnungseinheit verbunden sind, um das Abweichen der Daten auf den Kanälen gegenüber den Ausgangsdaten der ersten Auswahllogik kanalspezifisch zu registrieren, dass weiter alle Kennzeichnungseinheiten zusammen mit einer zweiten q aus η Auswahllogik verbunden sind, welche zur Abgabe eines ersten Signals ausgebildet ist, wenn die Kennzeichnungseinheiten die Daten auf mindestens q der Kanäle als nicht abgewichen registriert haben, und eines zweiten Signals sonst, und dass der Ausgang der ersten Auswahllogik mit einem Modulationseingang eines Oszillators verbunden ist, dessen Ausgang mit den aufmodulierten Kanaldaten mit den Vergleichsgliedern, denn Kennzeichnungseinheiten und der zweiten Auswahllogik verbunden ist, wobei diese Bauteile so zusammenwirken, dass als erstes Ausgangssignal der zweiten Auswahllcgik ein dem aufmodulierten Oszillatorsignal entsprechendes Signal erscheint und als zweites Ausgangssignal ein Gleichstromsignal, wobei das Oszillator-Ausgangssignal erstens als Datenträgersignal auf obenerwähnte Einheiten aufgebracht ist und zweitens als prüffrequentes Signal, indem die Vergleichsglieder, Kennzeichnungseinheiten und die zweite Auswahllogik so aufgebaut sind, dass bei Auftreten eines internen Fehlers ein Ausgangssignal gleich wie beim Registrieren abgewichener Kanaldaten abgegeben wird.
909808/0621
Die Erfindung wird anschliessend beispielsweise anhand von Figuren erläutert.
Es zeigen:
Fig. 1 ein grundsätzliches Funktionsblock-Diagramm einer erfindungsgemässen Anlage,
Fig. 2 eine Weiterentwicklung des Diagramms gemäss Fig. zur Sicherstellung der Internfehler-Aufdeckung,
Fig. 3 eine Realisationsmöglichkeit einer "statischen" q aus η Auswahllogik für η = 3, q = 2,
Fig. 4 ein Funktionsblock-Diagramm eines "statischdynamischen" Vergleichsgliedes,
Fig. 5 anhand von zwei Spannungs-Zeit-Diagrammen, das Ausgangssignal eines Vergleichsgliedes gemäss Fig. 4 in Abhängigkeit der gleich anfallenden Eingangssignale,
909808/0621
Fig. 6 eine Realisationsmöglichkeit des Vergleichsgliedes gemäss Fig. 4,
Fig. 7 ein Funktionsblock-Diagramm eines "statisch/dynamischen" Speichers,
Fig. 8 ein Funktionsblock-Diagramm gemäss Fig. 7 mit einem ersten weiter untergliederten Funktionsblock,
Fig. 9 den zeitlichen Verlauf der Tiefpassglied-Ausschaltspannung und deren Wirkung auf einen Amplitudendetektor gemäss Fig. 8,
Fig. 10 ein Funktionsblock-Diagramm gemäss Fig. 8, mit einem zweiten weiter untergliederten Funktionsblock,
Fig. 11 eine kombinierte Darstellung der Diagramme gemäss den Fig. 8 und 10, wobei Teile der Funktionsblöcke durch ihre massgeblichen Elemente dargestellt sind,
Fig. 12 ein erweitertes Funktionsblock-Diagramm gemäss Fig. 11 als mögliche Lösung zur Behebung von an Fig. 11 aufgezeigten Störeinflüssen,
909808/0621
Fig. 13 eine weitere, günstige Schalteranordnung im Diagramm gemäss Fig. 12,
Fig. 14 eine Schaltung zur Realisierung des Diagrammes gemäss Fig. 12,
Fig. 15 ein Funktionsblock-Diagramm einer dynamischen Auswahllogik mit sieben zugeführten Signalleitungen, wobei zur Bildung eines Fehlerkriteriums mindestens 6 oder 5 der 7 Signale auf der entsprechenden Anzahl Signalleitungen herangezogen werden,
Fig. 16 eine Funktionseinheit der Auswahllogik gemäss Fig. 15,
Fig. 17 eine Schaltung zur Realisierung der Auswahllogik gemäss Fig. 15 mit drei zugeführten Signalleitungen, wobei das Fehlerkriterium durch gleiche Signale auf mindestens zwei Leitungen bestimmt wird.
Zu Beginn sollen nochmals die Auswahlkriterien zusammengestellt werden,welche der ganzen Beschreibung zugrunde gelegt sind:
909808/0621
Bei χ falschen Variablen (z.B. x Kanälen mit falscher Datenverarbeitung) und y richtigen, gibt ein "q aus n" Auswahl-Kriterium ein Ergebnis "richtig", wenn gilt,
χ £ η - q = m
y^q = η - m
und ein Ergebnis "falsch", wenn gilt:
χ ^ η - q = m
y ^ q = η - m.
Wird demzufolge bei der Angabe von q festgelegt, wieviele Variablen mindestens richtig sein müssen für eine Ausgangs variable entsprechend "richtig", so wird bei der Angabe von m festgelegt, wieviele Variablen höchstens falsch sein dürfen, damit trotzdem ein "richtig"-Ausgang erscheint.
In Fig. 1 ist anhand eines Funktionsblock-Digrammes, ausgehend von den Ausführungen in der Einleitung, die Entwicklung einer solchen Anlage aufgezeigt. Mit η bei-
909808/0621
spielsweise als 5 gewählt, werden die fünf Datenkanäle D bis D_, allgemein D1 bis D , einer "q aus n" Auswahllogik 1 zugeführt. Entsprechend dem vorgegebenen q erscheinen am Ausgang 3 der Auswahllogik 1 Daten, welche den gleichen Daten mindestens der Anzahl q Datenkanäle D entsprechen. Ueblicherweise wird q als eine Majorität aus der Anzahl η gewählt, die mindestens der minimalen Majorität q . entspricht.
Unter Ausschluss von q-fach-Fehlern wird nun festgelegt, dass nach Erstellung der richtigen Verarbeitung auf allen η Kanälen die Andersartigkeit der ankommenden Daten auf einem Kanal gegenüber den η - 1 Kanälen einem Verarbeitungsfehler in eben diesem Kanäle zuzuschreiben ist, ebenso für den zweiten, dritten und schliesslich (m+l)-ten Kanal. Im letzten Fall wird nun die gesamte Verarbeitungsstrecke als fehlerhaft interpretiert: Die ankommenden Daten lassen einen Rückschluss auf die Primärdaten, wie immer diese auch sind, nicht zu. Daraus ist ersichtlich, dass Vorkehrungen ge troffen werden müssen, um sicherzustellen, dass das Andersartigwerden der Daten auf einem der Verarbeitungskanäle kanalspezifisch festgehalten wird. Da die Daten am Ausgang
909808/0621
der Auswahllogik 1 vorerst der richtigen Verarbeitung entsprechen, wird dies so erreicht, dass die auf den Kanälen D1 bis D ankommenden Daten mit den Ausgangsdaten der Auswahllogik 1 in Vergleichsgliedern 5 verglichen werden. Entsprechend dem Ergebnis dieser η Vergleichs-Operationen werden kanalspezifisch in η Kennzeichnungseinheiten 7 Kennzeichen für die als fehlerhaft erkannten Kanäle gesetzt.Die Ausgangssignale der η Kennzeichnungseinheiten 7 werden wiederum einer q aus η Auswahllogik 9 zugeführt, deren Ausgangssignal kennzeichnend ist für die Anzahl als fehlerhaft erkannter Verarbeitungskanäle. Im Gegensatz zur Auswahllogik 1 hat das Ausgangssignal der Auswahllogik 9 grundsätzlich zwei an sich aussagekräftige Zustände, nämlich einen ersten für "es sind höchstens η - q Kanäle defekt und damit mindestens noch q Kanäle intakt" und einen zweiten für "es sind mehr als η - q Kanäle defekt und damit weniger als q Kanäle intakt". Das Ausgangssignal der Auswahllogik 1 hingegen entspricht der Information, welche aussagekräftig auf D, bis D zugeführt wird.
Werden beispielsweise bei η = 5 zugeführten Kanälen und q = 3, zwei Kanäle defekt, so entspricht das Signal am Ausgang 3 den Daten auf den verbleibenden drei nichtdefekten Kanälen.
909808/0621
Werden allerdings 3 Kanäle defekt, so entsprechen diese Ausgangsdaten denjenigen, welche durch die defekten Kanäle zugeführt werden. Daraus ist ersichtlich, dass das Ausgangssignal der Auswahllogik 9 dazu verwendet werden muss, das Ausgangssignal der Auswahllogik 1 zu werten. Dies wird in einer Bewertungseinheit 11 ausgeführt, welcher die Ausgangssignale beider Auswahllogiken 1 und 9 zugeführt werden und die dann ein Ausgangssignal 31 abgibt, welches dem Ausgangssignal 3 der Auswahllogik 1 entspricht, wenn mindestens q der η Kanäle gemäss dem Ausgangssignal der Auswahllogik 9 richtig übertragen, und welche ein kennzeichnendes Ausgangssignal abgibt, wenn die Auswahllogik 9 weniger als q der Kanäle als ungestört erkannt hat.
Es liegt nun nahe, die Kennzeichnungseinheiten 7 als Speicher auszubilden, die in Abhängigkeit der Vergleichsresultate in den Vergleichsgliedern 5 gesetzt werden.
Werden die nun im weiteren als Speicher bezeichneten Kennzeichnungseinheiten 7, wie dies in Fig. 1 gestrichelt an-
909808/0621
gedeutet ist, nur extern rücksetzbar ausgebildet, so wird damit ein weiteres Ziel erreicht, nämlich dass auch ein kurzzeitiges Fehlerhaftwerden der Kanäle D1 bis D bis zum externen Rücksetzen vermerkt bleibt, und die entsprechenden Kanäle somit als fehlerhaft registriert sind.
Vom Standpunkt der Sicherheit ergibt sich mit der bis anhin beschriebenen Anlage ein weiteres Problem. Das Ueberwachungsnetzwerk, bestehend aus den Vergleichsgliedern 5, den Speichern 7 und der "q aus n" Auswahllogik 9 sowie der Bewertungseinheit 11, muss fehlersicher ausgebildet sein, da ein in diesen Funktionsblöcken auftretender interner Fehler wiederum eine Falschinformation am Ausgang der Bewertungseinheit 11 bewirken kann. Solche internen Fehler müssen in diesem Sinne selbsttätig aufgedeckt werden, dass ein fehlerhaftes Verhalten obgenannter Einheiten, je nach Funktion, als Fehlübertragung des entsprechenden Kanals interpretiert wird oder als Gesamtunzulänglichkeit der Anlage gewertetwird. Wie dies in Fig. ebenfalls gestrichelt angedeutet ist, wird zu diesem Zweck den oben erwähnten, bis anhin nicht "gesicherten" Funktionseinheiten ein prüffrequentes Signal von einem Oszillator
909808/0621
65/77
zugeführt. Die Funktionseinheiten werden wie folgt ausgelegt:
Die Vergleichseinheit 5 liefert das prüffrequente Signal an ihren Ausgang 5', falls erstens die Vergleichseinheit intern intakt ist, und falls zweitens der durch besagte Vergleichseinheit auszuführende Vergleich Uebereinstiimnung ergibt.
Der Speicher 7 gibt anderseits nur dann ein prüffrequentes Ausgangssignal an seinem Ausgang 71 ab, wenn das prüffrequente Signal vom Vergleichsgliedausgang 51 ohne Unterbruch von vorgegebener Zeitdauer vorliegt, und der Speicher selbst keine internen Fehler aufweist.
Ebenso wird das Ausgangssignal am Ausgang 9' der Auswahllogik 9 nur dann das prüffrequente Signal enthalten, wenn auf mindestens q der η zugeführten Speicherausgängen 7' prüffrequente Signale vorhanden sind.
Das Aisgangssignal 31 der Bewertungseinheit 11 entspricht dann dem mit der Prüffrequenz modulierten Ausgangssignal
909808/0621
der Auswahllogik 1, wenn am Ausgang 9' der Auswahllogik 9 ein prüffrequentes Signal auftritt und die Bewertungseinheit 11 intern fehlerfrei arbeitet.
Somit treten am Ausgang 3' entweder prüffrequenz-modulierte Signale für die Daten auf, welche dann als den Primärdaten entsprechend interpretiert werden können, oder aber nicht modulierte Signale, welche mit Sicherheit darauf hinweisen, dass von der Primärdatenerfassung bis zum Ausgang 3' eine fehlerhafte Verarbeitung stattfindet. Je nach Verwendungszweck kann das prüffrequenz-modulierte Signal am Ausgang demoduliert oder, wie dies weiter erläutert werden wird, vorerst unverändert weiterverwendet werden. Es ist ersichtlich, dass bezüglich des prüffrequenten Signals die Einheiten 5, 7, 9 und 11 signalmässig seriegeschaltet sind, so dass eine Zuführung besagten Signals am Kettenanfang genügt.
Die erfindungsgemässe Anlage eignet sich vor allem zur Ueberwachung seriell auf den Verarbeitungskanälen übertragener digitaler Daten.
909808/0621
Verschiedentlich, beispielsweise bei der Ueberwachung und Steuerung von Eisenbahnzügen, werden die Primärdaten nach Verarbeitung und Sicherheitsüberwachung an das Bestinunungssystem, beispielsweise eine Lokomotive übertragen, wobei dazu eine für die Übertragung geeignete Datenmodulation vorgenommen werden muss.
In Fig. 2 ist ein Funktionsblock-Diagramm der Anlage aufgezeigt, die sich, unter diesem Gesichtspunkt aus derjenigen von Fig. 1 entwickelt, besonders dazu eignet. Funktionsblöcke, die denjenigen von Fig. 1 entsprechen, sind dabei mit gleichen Bezugszeichen versehen. Das Ausgangssignal der "q aus n" Auswahllogik 1 entspricht, wie oben erwähnt, der von mindestens q der η Kanäle gleichübermittelten Information. Dieses Signal am Ausgang 3 wird dem Modulationseingang eines nun modulierbaren Oszillators 13 zugeführt, dessen prüffrequentes moduliertes Ausgangssignal über die Vergleichsglieder 5, die Speicher 7 und die "q aus n" Auswahllogik 9 zugeführt wird.
In Analogie zur Beschreibung von Fig. 1 erscheint unter den dort angegebenen Bedingungen das prüffrequente Signal am Ausgang 91, gemäss Fig. 2 nun, den Primärdaten entsprechend moduliert.
909808/0621
Daraus ist ersichtlich, dass in der Anlage gemäss Fig. 2, das modulierte prüffrequente Signal des Oszillators 13 zugleich als Informationsträger für die über die Kanäle D,
bis D zugeführte Information verwendet wird, so dass am η
Ausgang der "q aus n" Auswahllogik 9' ein entsprechend den Primärdaten moduliertes Signal auftritt oder nicht auftritt, je nach dem, ob die über die Kanäle D1 bis D zugeführten Daten gemäss den festgelegten Bedingungen als den Primärdaten entsprechend oder nicht entsprechend zu interpretieren sind. Die Bewertungseinheit 11 fällt weg, da das Oszillatorsignal Prüf- und Informationsträgersignal ist.
Vorzugsweise ist die Modulation des Oszillators 13 eine Winkel- im speziellen eine Frequenzmodulation.
Liegen nun auf den Kanälen D1 bis D die Daten seriell in
In
Form digitaler Daten vor, so muss der Oszillator 13 lediglich auf zwei diskreten Frequenzen modulierbar sein, was bezüglich der Realisierung der Vergleichsglieder 5, Speicher 7, wie auch der "q aus n" Auswahllogik 9 wesentliche Vereinfachungen mit sich bringt, was ihren Frequenzgang anbelangt.
Im folgenden sollen schrittweise die bis anhin beschriebenen
909808/0621
Funktionsblöcke separat bis hin zu den Realisationsmöglichkeiten erläutert werden. Die Anlage wird dabei für den Fall beschrieben, wo auf den Kanälen D1 bis D
1 η
digitale Daten vorliegen und am Oszillator 13 eine digitale Frequenzmodulation auf Frequenzen f.. und f vorgenommen wird. Ein Uebergang zu kontinuierlicher Frequenzmodulation wird daraus jedoch ohne weiteres realisierbar.
Auf die Ausgestaltung des modulierbaren Oszillators wird nicht weiter eingegangen, da diese dem Fachmann hinlänglich bekannt ist.
In Fig. 3 ist die Schaltung einer "statischen" "q aus n" Auswahllogik 1 dargestellt, einfachheitshalber für η = 3 und q = 2. Die drei Kanäle D-, D„, D sind je einem UND-Tor 14a, 14b, 14c zugeführt, deren zweite Eingänge zyklisch mit jeweils einem weiteren der Kanäle verbunden sind. Die Ausgänge der UND-Tore 14 sind alle auf ein Dreifach-ODER-Tor 14d geführt. Diese Schaltung gibt an ihrem Ausgang 3 in der Tat denjenigen logischen Pegel ab, welcher auf mindestens 2 der 3 Eingänge anliegt. Sie ist aus herkömmlichen Logikbauteilen aufgebaut.
An der Schnittstelle a von Fig. 2 wird das modulierte Ausgangssignal des Oszillators 13 in die Blockkette aus den
909808/0621
Vergleichsgliedern 5 den Speichern 7 und der "q aus n" Auswahllogik 9 zugeführt. Zum Verständnis der darin bewirkten logischen Verknüpfungen normaler "statischer" Logiksignale mit dem "dynamischen" Signal des Oszilltors 13 sollen vorerst folgende Definitionen getroffen werden:
909808/0621
-JW- 65/77
Ein Signal wird als "dynamisch" oder "AC-Signal" bezeichnet, wenn es der funktionsentsprechend nachgeschalteten Einheit zugeführt, entsprechend seiner spezifischen Frequenz abwechselnd dessen Ein/Aus-Eingangsbedingungen erfüllt. Aequivalent werden dabei die Begriffe Wechselstromsignal und AC-Signal verwendet. Im Gegensatz dazu stehen "statische" Signale, oder aequivalent, Gleichstrom oder DC-Signale.
Unter einem "dynamischen" Logiktor soll ein Tor verstanden werden, das grundsätzlich Signaleingänge für dynamische Signale aufweist, und welches unter dem Aspekt der angegebenen Logikverknüpfung das Vorhandensein dynamischer Signale an diesen Eingängen prüft und an seinem Ausgang ein dynamisches Signal für "wahr" und ein statisches Signal für "falsch" abgibt.
Unter einem "statisch/dynamischen" Logiktor soll ein Tor verstanden werden,das grundsätzlich Eingänge für statische und dynamische Signale aufweist, und welches auf das Vorhandensein dynamischer und statischer Signale an den ent-
909808/0621
sprechenden Eingängen unter dem Aspekt der angegebenen Logikverknüpfung prüft und an seinen Ausgang ein dynamisches Signal für "wahr" und ein statisches Signal für "falsch" setzt.
In der Fehlersicherheitstechnik ist es weiter üblich, von einem Netzwerk die Bedingungen anzugeben, welche im Minimum erfüllt sein müssen, damit das Netzwerk ein der "richtig"-oder "wahr"-Definition entsprechendes Ausgangssignal abgibt. So betrachtet bezeichnet z.B. ein "q aus n" Verknüpfungsnetzwerk ein Netzwerk, das nur dann ein Ausgangssignal entsprechend "richtig" abgibt, wenn mindestens an "q seiner n" Eingänge, Signale entsprechend "richtig" vorliegen.
Die im folgenden u.a. verwendete Definition beruht jedoch auf der Frage wieviele Bedingungen minimal nicht erfüllt sein müssen, damit das Nstzwerk ein Ausgangssignal entsprechend "falsch" abgibt. Somit wird hier unter einem m aus η Netzwerk ein Netzwerk verstanden, das erst dann ein Ausgangssignal entsprechend "falsch" abgibt, wenn mehr als m seiner η Eingänge "falsche" Eingangssignale aufweisen. Diese Definitionen können mit Hilfe der Verknüpfung
m = η - q
ineinander übergeführt werden.
. 909808/0621
Im weiteren muss an dieser Stelle vermerkt werden, dass die anschliessend beschriebenen Funktionsblöcke fehlersicher im Sinne eines in der "fail-safe-Technik" üblichen Fehlerkatalogs sind, wobei der entsprechende Nachweis den hier gesteckten Rahmen sprengen würde.
In Fig. 4 ist ein Funktionsschaltbild der Vergleichsglieder von Fig. 2 dargestellt. Wie erwähnt, soll seine Funktion folgende sein:
Entspricht die Information einem beliebig herausgegriffenen Kanal, dem ein Vergleichsglied 5 zugeordnet ist, der Information auf gesamthaft mindestens q Kanälen, so soll am Ausgang des Vergleichsgliedes 5 das entsprechend der Information frequenzmodulierte Prüfsignal erscheinen. Dies wird so realisiert, dass ein entsprechender Kanal D mit einem ersten Eingang E und der Ausgang 3 der "q aus n" Auswahllogik 1 einem zweiten Eingang E eines Aequivalenztores resp. EXNOR-Tores 15 zugeführt wird. Am Ausgang 51 dieses Aequivalenztores 15 wird somit immer dann ein Signal entsprechend "1" erscheinen, wenn die den beiden Eingängen E und E zugeführten Signale gleich sind. Abgesehen von allfälligen Schalttransienten wird somit bei Uebereinstimmung der Information auf dem entsprechenden Kanal D mit den mindestens q-1 übrigen Kanälen am Ausgang 51 des
909808/0621
27408A0
Vergleichsgliedes 5 ein statisches Signal anliegen. Da möglichst zu Beginn der Funktionsblock-Kette aus Vergleichsglied 5, Speicher 7 und "q aus n" Auswahllogik 9 das prüffrequente Signal des Oszillators 13 entsprechend Fig. 2 zugeführt werden muss, wird das Signal am Ausgang 5' mit Hilfe eines Zerhackerschalters S zerhackt, dessen
Steuereingang 13' mit dem Ausgang des Oszillators 13 entsprechend Fig. 2 verbunden ist. Die durch das Aequivalenztor 15 verlorene Information vom Kanal D wird nun durch die
Frequenzmodulation des Signals am Ausgang 101 mit Hilfe des Schalters S in die Signalkette eingebracht. Entsprechend der Information der auf mindestens σ der Kanäle D, bis D
In
zugeführten Daten, wird, wie erwähnt, der Oszillator 13 digital frequenzmoduliert, so dass der Zerhackerschalter S mit zwei diskreten Frequenzen f, und f» angesteuert wird.
L Li.
In Fig. 5 sind beispielsweise auf dem Kanal D anlaufende
digitale Daten in Funktion der Zeit dargestellt, mit dem entsprechenden Verlauf des digital-frequenzmodulierten Signals am Ausgang 5'.
Wie aus dem Funktionsblockdiagramm von Fig. 4 ersichtlich, wird das prüffrequente Signal des Oszillators 13 dem Vergleichsglied 5 erst nach dem Aequivalenztor 15 zugeführt. Daher muss dafür gesorgt werden, dass ein interner
909808/0621
65/77
Fehler im Aequivalenztor 15 sich so auswirkt, dass am Ausgang 51 des Vergleichsgliedes 5 kein frequenzmoduliertes Signal mehr erscheint. Es muss mit anderen Worten sichergestellt werden, dass auch bei einem internen Fehler am Ausgang des Aequivalenztores 15 das gleiche Potential erscheint, auf welches dieser durch den Zerhackerschalter S geschaltet wird.
Dieses Potential kann z.B., wie in Fig. 4, als Nullpotential gewählt werden. In der Sicherheitstechnik sind fehlersichere Antivalenztore bekannt. Wird der eine der beiden Eingänge E oder E invertiert, so kann ohne weiteres ein solches Antivalenztor 15' anstelle eines Aequivalenztores verwendet werden. Am einfachsten geschieht dies dadurch, dass die q aus η Auswahllogik 1 zur Abgabe inverser Signale bezüglich der zugeführten Kanalsignale ausgelegt wird.
In Fig. 6 ist eine Realisationsmöglichkeit des Funktionsschaltbildes von Fig. 4 unter Verwendung eines Antivalenztores dargestellt. Das bekannte Antivalenztor 15' besteht aus einer Grätzgleichrichterschaltung mit Dioden G1 bis G., welcher die invertierten Daten vom Ausgang 3 der q aus η Auswahllogik 1 an den einen Eingang E zugeführt werden, und die Daten des entsprechenden Kanals D dem Eingang E .
X D
909808/0621
Der Zerhackerschalter S„ ist durch einen Schalttransistor V
Z fai
realisiert, welcher zwischen Grätzschaltungsausgängen 17 resp. 19 geschaltet ist. Dabei ist vorzugsweise, wie dies in Fig. 6 dargestellt ist, die Grätzschaltung aus den Dioden G, bis G. bezugspotentialfrei geschaltet und die Kollektor-Emitterstrecke des Zerhackertransistors ν^Ί auf die Basis-
bl
Emitterstrecke eines weiteren Transistors V geführt.
ο λ
Der Emitter des Zerhackertransistors V^1 ist direkt mit
ο 1
der einen Ausgangsklemme 19 der Grätzschaltung G, bis G. verbunden, der Kollektor hingegen über einen Widerstand R,..
bl
Die Basis des Zerhackertransistors V,., ist über einen weiteren
61
Widerstand R _ mit dem Steuereingang 13' verbunden.
OZ
Der Kollektor der zweiten Transistorstufe V,„ ist über einen
ο 2.
ersten Widerstand R^0 auf ein Bezugspotential π geschaltet,
DO U
und über zwei weitere Widerstände R . und R auf Erde, wobei das Signal über dem letztgenannten Widerstand RC[.
ob
als Ausgangssignal an den Ausgang 101 geführt ist.
Falls die beiden den Eingängen E und E zugeführten digitalen Signale komplementär sind, erscheint an den Ausgängen 17, 19 der Grätzschaltung G-, - G. eine Gleichspannung, welche am Ausgang 101 mit entsprechender Frequenz zerhackt erscheint.
909808/0621
In Fig. 7 ist ein Funktionsschaltbild eines Speichers 7 gemäss Fig. 2 aufgezeigt. Er ist bezüglich Ein- und Ausgang durch folgende Eigenschaften charakterisiert, wobei er zwei Signaleingänge, einen davon für das zu überwachende, dynamische Signal vom Vergleichsgliedausgang 51 (Fig. 2) aufweist:
Es sei U. das Eingangssignal am für das zu überwachende Signal bestimmten Eingang und U das Ausgangssignal.
Es soll gelten:
Für U. dynamisch ist U dynamisch.
Ist U. statisch während einer Zeitspanne At Mt , wobei ^t eine vorgegebene, feste Zeitspanne sei, welche mit dem Statischwerden von U. abzulaufen beginnt, so wird das Ausgangssignal U statisch ab dem Endzeitpunkt
t der vorgegebenen Zeitspanne ^t , d.h. für alle t>tM.
Dieser Zustand von U soll erst durch ein Löschsignal am zweiten Signaleingang aufgehoben werden.
909808/0621
Zudem sollen Fehler innerhalb der Vorrichtung, wie sie in einem in der "fail-safe-Technik" bekannten Fehlerkatalog definiert sind, dazu führen, dass U , statisch wird und
out
dieser Zustand nach erfolgter Fehlerbehebung ebenfalls erst durch das Löschsignal aufgehoben werden kann.
Aus dieser Funktionsweise heraus ist ersichtlich, dass der Speicher 7, wie dies auch im weiteren getan werden soll, als "statisch/dynamischer" Speicher bezeichnet werden kann.
Ueber einen Eingang 701 des Speichers wird das dynamische, zu überwachende Signal von einem Vergleichsgliedausgang einem dynamisch/statischen UND-Tor 703 zugeführt. Das dynamisch/statische UND-Tor 703 (dynamisch/statisch im weiteren mit dst abgekürzt) weist einen zweiten, statischen Eingang 705 auf. Bei Vorhandensein sowohl eines dynamischen Signals, einer Wechselspannung, auf Eingang 701 und eines statischen Signals, entsprechend einer Gleichspannung auf Eingang 705, gibt das dst-UND-Tor 703 ein dynamisches Ausgangssignal ab, erstens auf den Speicherausgang "out" und zweitens auf den Eingang eines Frequenz/Gleichspannungs-
909808/0621
Wandlers 707. Das Ausgangssignal des Wandlers 707 wird über ein Tiefpassglied 709 einer ODER-Kombinationseinheit 711 zugeführt, deren Ausgangssignal einer Schwellwert-Detektierungseinheit 713 zugeführt wird. Das Ausgangssignal letzterer wird als statisches Signal dem statischen Eingang 705 des dst-UND-Tores 703 zugeführt.
Eine Löschvorrichtung des Speichers umfasst eine Schaltereinheit 715, mit welcher eine kurze Signalflanke erzeugt wird, welche einem Hochpassglied 717 zugeführt wird. Der Ausgang des Hochpassgliedes 717 wird dem zweiten Eingang der ODER-Kombinationseinheit 711 zugeführt.
Steht zu Beginn am Eingang 701 ein dynamisches Signal an, und wird die Löschvorrichtung mit der Schaltereinheit 715 betätigt, so bewirkt ein kurzer Impuls am Ausgang des Hochpassgliedes 717, dass der eine Eingang der ODER-Kombinations einheit 711 kurzzeitig "1" wird, so dass die Schwellwert-Detektierungseinheit 713 kurzzeitig ein Signal an den statischen Eingang 705 des dst-UND-Tores 703 überträgt. In diesem Moment erscheint an dessen Ausgang ein dynamisches Signal, erzeugt am Frequenz/Gleichspannungswandler 707
909808/0621
eine Gleichspannung, welche durch die Tiefpasseinheit 709 geglättet, dem zweiten Eingang der ODER-Kombinationseinheit 711 zugeführt wird, womit von jetzt an am Eingang 705 des dst-Tores 703 permanent ein statisches Signal ansteht und damit der Speicherausgang "out" dynamisch bleibt. Fällt das dynamische Signal am Eingang 701 des dst-UND-Tores aus, so erzeugt der Frequenz/Gleichspannungswandler 707 keine Gleichspannung mehr, und das Ausgangssignal U_ q des Tiefpassgliedes 709 beginnt abzufallen. Erscheint das dynamische Signal am Eingang 701 wieder, bevor das Ausgangssignal U_ q des Tiefpassgliedes 709 die Schwellspannung der Schwellwert-Detektierungseinheit 713 unterschritten hat, so wird der Frequenz/Gleichspannungswandler 707 wiederum eine Gleichspannung liefern, und das dynamische Signal erscheint wiederum am Ausgang des Speichers.
Ist jedoch das Ausgangssignal U_ q des Tiefpassgliedes unter den Schwellwert abgesunken, so erscheint am Ausgang des dst-Tores 703 auch bei Wiederauftreten eines dynamischen
909808/0621
kV
Eingangssignals kein dynamisches Signal mehr und das Speicherausgangssignal bleibt statisch. Damit ist die Information gespeichert, dass das zu überwachende dynamische Signal,das Ausgangssignal der Vergleichseinheit 5, fehlerbegründend ausgefallen ist. Diese Information wird durch die Löschvorrichtung mit der Schaltereinheit 715 gelöscht, indem kurzzeitig, von extern, über die Elemente 711, 717, 713 ein statisches Signal am Eingang 705 des dst-UND-Tores 703 simuliert wird.
Anhand der weiteren Figuren sollen vorerst schrittweise die grundsätzlichen Realisationsmöglichkeiten der einzelnen Funktionsblöcke gemäss Fig. 7 erläutert werden, um schliesslich das vollständige Schaltbild zu begründen, und dabei klarzustellen, dass es sich bei letzterem lediglich um eine mögliche Ausführungsvariante handeln kann.
In Fig. 8 ist nebst dem Frequenz/Gleichspannungswandler 707, dem Tiefpassglied 709 und der ODER-Kombinationseinheit 711, insbesondere die dst-UND-Verknüpfungseinheit 703 kombiniert mit der Schwellwert-Detektierungseinheit 713 von Fig. 7 dargestellt. Diese kombinierte Einheit 720 umfasst das dst-UND-Tor 703 mit den Eingängen 701 und 705. Der Ausgang des dst-UND-Tores 703 steuert einen Schalter 724 an, welcher
909808/0621
einen Eingang 726 eines Amplitudendetektors 728 kurzzeitig auf die Referenzspannung U schaltet. Der Eingang 726 ist mit dem Gleichspannungs-Eingang 705 des dst-Tores 703 verbunden. Bei fester Referenzspannung U ist die Amplitude U7~fi der Wechselspannung am Eingang 726 des Amplitudendetektors 728, bezüglich der Referenzspannung:
^726 = U7O9 - Ur
und nimmt mit U ab. Detektiert der Amplitudendetektor nur Signale mit
U726 ^ Amin ,
so erscheint am Ausgang des Detektors 728 nur dann ein dynamisches Signal, wenn
U7O9 > Amin
Damit ist klar, dass die Einheit 720 analog zur Schwellwert-Detektierungseinheit 713 ein Auftreten eines dynamischen Signals am Speicherausgang verhindert, wenn die über das Tiefpassglied 709 rückgeführte Gleichspannung U_ _ unter einen bestimmten Schwellwert sinkt.
909808/0621
Fällt das dynamische Signal, d.h. das Vergleichsgliedausgangssignal aufgrund von Nichtübereinstimmung der verglichenen Daten oder aufgrund eines Vergleichsglied-internen Fehlers, am Eingang 701 aus, so wird das Ansteuerungssignal des Schalters 724 statisch. Das Ausgangssignal U7 des Tiefpassgliedes 709 sinkt asymptotisch, wie in Fig. 9 dargestellt, gegen einen Bezugswert U . Setzt das dynamische Signal am Eingang 701 nach Ablauf einer gewissen Zeitspanne 4t wiederum ein, so schaltet der Schalter 724 den Eingang 726 des Amplitudendetektors 728 zwischen der Ausgangsspannung U _ des Tiefpassgliedes und der Referenzspannung U um, was eine Signalamplitude entsprechend A von Fig. 9 am dynamischen Eingang 726 ergibt. Ueberschreitet die Zeitspanne At, vom Ausfall des dynamischen Eingangssignals bis zu dessen Wiedereinsetzen, den Wertet.., so wird A <A . und der Ausgang
M mm
des Amplitudendetektors 728 statisch. Aus Fig. 9 ist weiter ersichtlich, dass im allgemeinsten Fall das Ausgangssignal des Tiefpassgliedes 709 je nach Bezugswert U das Referenzsignal U soweit unterschreiten kann, dass möglicherweise der Amplitudendetektor 728 wiederum ein dynamisches Signal abgeben könnte; dies werde durch ein Diodenelement Dl verhindert.
Die maximal nicht fehlerbegründende Ausfallzeitspanne für das dynamische Signal am Eingang 701 ist somit
909808/0621
- yf- 65/77
durch die Zeitkonstante des Tiefpassgliedes 709, den Bezugswert U , das stationäre Signal U , die Referenz-Spannung U und die minimal noch detektierbare Amplitude
A . des Amplitudendetektors 728 bestimmt, mm
In Fig. 10 ist eine grundsätzliche Möglichkeit des Aufbaues des Frequenz/Gleichspannungswandlers 707 dargestellt, wobei die Figur durch das Tiefpassglied 709, die ODER-Kombinationseinheit 711 und die kombinierte Einheit 720 ergänzt ist. Der Frequenz/Gleichspannungswandler 707 umfasst grundsätzlich eine Gleichrichterschaltung 732, die vorzugsweise durch eine Transformatorstufe 730 zur Anpassung der rückzuführenden Gleichspannung ergänzt ist.
In Fig. 11 ist für einen weiteren Erläuterungsschritt die Darstellung gemäss Fig. 8 durch diejenige von Fig. 10 ergänzt. Die am Ausgang des Amplitudendetektors 728 im Normalfall auftretende Wechselspannung wird einer Primärwicklung 734 des Transformators 730 zugeführt, welche beispielsweise einseitig geerdet ist. Eine an einer Sekundärwicklung 736 auftretende Wechselspannung wird in der Gleichrichtereinheit 732 gleichgerichtet und dem Tiefpassglied 709 zugeführt. Als Tiefpassglied 709 wird vorzugsweise ein LR-Tiefpassglied gewählt, welches, wie noch zu erläutern sein wird, in der
909808/0621
vorliegenden Anwendung, gegenüber einem CR-Tiefpassglied entscheidende Vorteile aufweist und unter dem Gesichtspunkte der Fehlersicherheit zwingend angewendet werden muss.
Die Schaltung muss so ausgelegt werden, dass bei fehlerhaftem Verhalten der Elemente Δ* tw verkleinert oder höchstens in geringem definiertem Rahmen vergrössert wird. Im weiteren darf auch ein Ausfall irgendeiner Referenzspannung nicht dazu führen, dass der Speicherausgang dynamisch bleibt.
Betrachtet man das Schaltbild von Fig. 11 unter diesen Gesichtspunkten, so wird klar, dass ein Absinken der Referenzspannung U eine VergrÖsserung des dem Amplitudendetektor zugeführten dynamischen Signals bewirkt, und dass damit ein Aus fall besagter Referenzspannung nicht ein statisches Speicherausgangssignal ergibt. Das Nullsetzen der Referenzspannung ist eine Möglichkeit, diesen Nachteil zu beheben.
Eine weitere Möglichkeit, um die Auswirkungen von Referenzspannungsschwankungen zu beheben, besteht darin, den Amplitudendetektor 728 als regenerierendes Element auszubilden, d.h. so auszubilden, dass sein Ausgangssignal eine feste Amplitude aufweist, unabhängig von Schwankungen der Eingangssignal-Amplitude.
909808/0621
65/77
S3
Eine andere bevorzugte Variante ist in Fig. 12 dargestellt. Hier wird eine Referenzspannung U >o gewählt, welche wiederum als Bezugsspannung dem Amplitudendetektor 728 zugeführt wird. Der Amplitudendetektor 728 detektiert somit auch hier Potentialunterschiede zwischen dem Referenzpotential, entsprechend U , und dem Ausgangspotential des Tiefpassgliedes, entsprechend U7 q. Um zu verhindern, dass ein Ausfall der Referenzspannung U weiterhin zu einem dynamischen Ausgangssignal des Speichers führt, ist ein Umschalter 738 vorgesehen, welcher durch den Ausgang des Amplitudendetektors 728 angesteuert, zwischen Erdpotential und dem Referenzpotential, entsprechend der Referenzspannung U , umgeschaltet wird und dessen Ausgangssignal auf die Primärwicklung 734 des Transformators 730 geführt wird. Damit bewirkt ein Absinken von U eine Verkürzung vonΔ. t , indem dann die an der Primärwicklung 734 des Transformators 730 angelegte Wechselspannung kleiner wird. Eine Vergrösserung von U bewirkt allerdings eine Vergrösserung von U7 „. Da in der einen Schaltposition des Schalters 724 (wie gezeichnet) das Tiefpassglied durch die Induktivität 742 und den Eingangswiderstand R des Amplitudendetektors 728 auf das Referenzpotential, entsprechend der Referenzspannung U , geschaltet ist, wird sich eine Erhöhung der Referenzspannung U so auswirken, dass mit
909808/0621
-Χ·· 65/77
U_Q sich auch der asymtotische Wert U (= U ) erhöht, so dass eine Vergrösserung von j£±t weitgehend verhindert wird. Um zu erreichen, dass die ohmsche Belastung des Tiefpassgliedes in beiden Schaltpositionen des Schalters 724 gleich ist, wird nun vorteilhafterweise der Schalter 724, wie dies in Fig. 13 dargestellt ist, ausgebildet. Dabei schaltet ein erster Umschaltarm a 4 den Eingang des Amplitudendetektors 728 zwischen U_ -U und Null um. Ein zweiter Arm b_„. schaltet den Ausgang des Tiefpassgliedes dann über einen Widerstand R ' auf U , wenn der Arm a774 den Detektoreingang kurzschliesst. Sind R und P ' gleich, so bleibt das Tiefpassglied gleichmassig belastet mit gleicher Zeitkonstanten T = -— = -—p.
RE RE
Eine weitere Möglichkeit ist in Fig. 12 gestrichelt angedeutet, wo ein Seriewiderstand R'1 mit
vor dem Schalter 724 dem Tiefpass zugeordnet ist.
Auf diese Art werden die negativen Auswirkungen von Schwankungen der Referenzspannung weitgehend verhindert, wobei eine völlige
909808/0621
65/77
Ausschaltung deren Einflüsse nicht möglich ist, da die gespeicherte Energie des Tiefpasses quadratisch mit U variiert, der asymptotische Bezugswert U (= U ) jedoch nur linear.
An dieser Stelle soll kurz darauf eingegangen werden, warum als Tiefpassglied ein LR-Glied und nicht ein CR-Glied gewählt wird. Gemäss dem Fehlerkatalog wird angenommen, dass fehlerhafte Widerstände generell ihren Wert erhöhen werden, und dass ein Ausfall eines Widerstandes einem Unterbruch gleichkommt. Bekannterweise ist die Zeitkonstante eines LR-Gliedes
T= I
und im Gegensatz dazu eines CR-Gliedes T=R-C.
Daraus ist ersichtlich, dass bei auftretendem Widerstandsfehler und entsprechender Widerstandswerterhöhung die Zeitkonstante des LR-Gliedes verkleinert, die des CR-Gliedes jedoch vergrössert wird. Da die Zeit, während welcher das dynamische Eingangs-
909808/0621
st»
signal des Speichers ohne Folge ausfallen kann, als maximal zulässige Zeit vorgegeben ist, welche möglichst nicht zu-, sondern wenn schon abnehmen soll, ist klar, dass sich demzufolge nur das LR-Tiefpassglied für diese Anwendung eignet. Ein weiterer Vorteil der Verwendung einer Induktivität ist, dass es technisch nicht möglich ist, die Eigenzeitkonstante letzterer zu vergrössern. Da allerdings eine Vergrösserung der Induktivität, beispielsweise durch Kernveränderungen, eine Vergrösserung der Zeitkonstanten des LR-Gliedes bewirken würde, ist zur Induktivitätsstabilisierung, insbesondere gegen thermische Veränderungen des Kernes, ein Luftspalt vorgesehen, welcher mindestens teilweise mit paramagentischem Material ausgefüllt sein kann.
In Fig. 14 ist nun in Analogie zum Funktionsbild von Fig. ein Schaltungsbeispiel für den Speicher aufgezeigt.
Dem dst-UND-Tor 703 wird analog zu den bisher beschriebenen Blockdiagrammen, über den dynamischen Eingang 701, das zu überprüfende Wechselspannungssignal und über den Gleichspannungseingang 705 die rückgeführte Gleichspannung zugeführt. Das dst-UND-Tor 703 umfasst einen Transistor V71 in
909808/0621
- yr - 65/77
Emitterschaltung, an dessen Basis-Emitterstrecke das zu überprüfende Wechselspannungssignal zugeführt wird. Sein Kollektor ist über einen Kollektorwiderstand R71 mit dem statischen Eingang 705 resp. einer Gleichspannungsrückführleitung 752 verbunden. Demzufolge erscheint am Ausgang des dst-UND-Tores 703 das verstärkte, dynamische Speichereingangssignal nur dann, wenn sowohl das dynamische Eingangssignal wie auch das statische Eingangssignal vorhanden sind. Das Ausgangssignal des dst-UND-Tores 703 wird der Basis-Emitterstrecke eines zweiten Transistors V_ zugeführt, dessen Kollektorwiderstand R__ über eine Leitung 750 mit einer Referenzspannungsquelle U verbunden wird. Die Spannung über dem Kollektorwiderstand R__ schaltet die Gate-Source-Strecke eines FET-Schalters V7-. an, dessen gesteuerter Pfad, die Source-Drain-Strecke, zwischen der Referenzspannungsleitung 750 und, über einen Seriewiderstand R7^/ die Gleichspannungsrückführleitung 752 geschaltet ist.
In Analogie, beispielsweise zu Fig. 12 ist ersichtlich, dass der Verstärkertransistor V79 und der FET-Schalter V_.
den Schalter 724 darstellen, indem die Drain-Source-Strecke des FET-Schalters V^ einerseits von der Potentialdifferenz von auf Leitung 752 rückgeführtem Potential und Referenzpotential
909808/0621
SV
auf Leitung 750, und Null umgeschaltet wird.
Das Signal über der Drain-Source-Strecke des Schalters V_, wird als Eingangssignal dem Amplitudendetektor 728, einem Schmittrigger zugeführt. Dabei bildet, wie in Fig. dargestellt, das Referenzpotential, entsprechend der Referenzspannung U , das Bezugspotential für den Schmittrigger. Letzterer ist aus zwei emittergekoppelten VerstärkernV_. und V71. gebildet, deren gekoppelte Emitter über einen Emitterwiderstand R , mit der Referenzspannungsleitung 750 verbunden sind. Der Kollektor des Eingangstransistors V74 des Schmittriggers ist über einen Kopplungswiderstand R77 mit der Basis des zweiten Transistors V ,. verbunden. Die Kollektoren beider Transistoren V . und V__ sind über entsprechende Kollektorwiderstände R_c und R_o mit einer Speise-
IO ΙΟ
Spannungsleitung 754 verbunden, welche auf eine Speisespannung U gesetzt wird. Das Eingangssignal des Schmittriggers wird über einen Widerstand R74 und eine Schutzdiode G7 der Basis des ersten Verstärkertransistors V74 zugeführt. Die Basis-Emitter-Diode von V74 entspricht dem Diodenelement D1 von Fig. 8.
Ueblicherweise wird bei so aufgebauten Schmittriggern die Ausgangsspannung am Kollektor des zweiten Transistors
909808/0621
V abgegriffen, wobei dabei nicht sichergestellt ist, dass bei Ausfall des hysteresebestiinmendem Emitterwiderstandes R7, das Ausgangssignal, wie gefordert, statisch wird. Dies wird jedoch dann erreicht, wenn als Ausgangssignal die Spannung über besagtem Emitterwiderstand selbst gewählt wird. Somit bilden die gekoppelten Emitter die Ausgangsleitung des Schmittriggers.
Der Schmittrigger entsprechend dem Amplitudendetektor wirkt dahingehend, dass nur dann ein dynamisches Signal an seinem Ausgang auftritt, wenn die rückgeführte Gleichspannung auf der Rückführleitung 752 um ein vorgegebenes Mass grosser als die Referenzspannung U auf Referenzspannungsleitung 750 ist. Zugleich dient der Schmittrigger der Impulsregeneration. Der Ausgang des Schmittriggers wird über eine Treiberstufe auf die Basis-Emitterstrecke eines Schalttranistors V_o ge-
/o
führt. Die Treiberstufe umfasst einen ersten Treibertransistor
V ,, dessen Basis über einen Seriewiderstand R mit dem Schmittriggerausgang verbunden ist, und dessen Emitter mit der Referenzspannungsleitung 750 verbunden ist. Sein Kollektor ist über einen Widerstand R,, und dem folgenden Transistor V77 mit der Speisespannungsleitung 754 verbunden. Der Kollektor des Treibertransistors V77 ist über einen Seriewiderstand R.- mit der Basis des Schalttransistors V0 verbunden.
909808/0821
65/77
(.ο
Der Schalttransistor V_o, dessen Emitter auf Erdpotential
/ο
liegt, und dessen Kollektor über einen Kollektorwiderstand R1 mit der Referenzspannungsleitung 750 verbunden ist, wirkt in Analogie zum Schalter 738 von Fig. 12, indem er, durch das Ausgangssignal des Schmittriggers angesteuert, eine Ausgangsspannung an seiner Kollektor-Emitterstrecke abgibt, welche zwischen der um den Spannungsabfall am Kollektorwiderstand R1~ verminderten Referenzspannung U und Erdpotential geschaltet wird. Die Ausgangsspannung dieses Schalttransistors V_o
wird einem als Primärwicklung 734 wirkenden Wicklungsabschnitt eines symmetrischen Autotransformators 730 zugeführt, dessen Ausgangsspannung, über zwei Gleichrichterdioden G_ und G_ der Gleichrichterschaltung 732, gleichgerichtet wird. Die gleichgerichtete Spannung wird über eine Induktivität L,, entsprechend der Tiefpass-Induktivität 742 von Fig. 12, und die Rückführleitung 752 zurückgeführt. Die Induktivität L1 wirkt mit dem Kollektorwiderstand R71 und zusammen mit den Eingangswiderständen R7., und R74 des Schmittriggers, falls der Schalter V7, sperrend geschaltet ist und zusammen mit dem Widerstand R__, falls der Schalter V _ leitend geschaltet ist, als Tiefpassglied mit definierter Zeitkonstanten.
Die Löschvorrichtung des Speichers umfasst, wie schon anhand von Fig. 7 beschrieben worden ist, grundsätzlich einen
909808/0621
65/77
Schalter und ein Hochpassglied. Das Hochpassglied dient dazu, eine durch den Schalter 715 hervorgerufene Schaltfunktion zu differenzieren, wodurch sichergestellt wird, dass auch durch ein längeres Betätigen des Schalters 715 der Speicher nur solange aktiviert wird, wie dies durch die Zeitkonstante des differenzierenden Elementes gegeben ist. Auf diese Art und Weise ergibt sich eine dynamische Löschvorrichtung. Es versteht sich dabei von selbst, dass das differenzierende Glied oder das Hochpassglied 717 auf vielerlei in der Elektrotechnik bekannte Arten realisiert werden kann, wobei diese Möglichkeiten durch die Bedingung eingeschränkt werden, dass auch diese Einheit auf die definierte Art und Weise fehlersicher arbeiten soll. Eine diesen Kriterien genügende Ausbildungsvariante der Löschvorrichtung ist in Fig. 14 dargestellt. Sie umfasst einen Transformator T„, dessen Primär- und Sekundärwicklungen gegensinnig gekoppelt sind, wie dies in herkömmlicher Weise durch die beiden Bezugspunkte angedeutet ist. Beide Wicklungen sind einseitig geerdet, wobei die Sekundärwicklung über eine Diode G. mit der Gleichspannungsrückführleitung 752 verbunden ist. Die Primärwicklung des Transformators T ist über einen Strombegrenzungswiderstand R mit dem Löscheingang 760 des Speichers verbunden, an welchen, bei den beispielsweise gezeichneten Kopplungsrichtungen des Transformators, ein negativer Schaltschritt angelegt wird, beispielsweise durch Sperrend-Schalten eines Schalttransistors 63.
909808/0621
Der negative Stromschritt an der Primärwicklung des Transformators bewirkt an der Gleichspannungsrückführleitung 752 einen positiven Spannungsimpuls, welcher, entsprechend seiner Abfallzeit, das dst-UND-Tor 703 bis zum Erscheinen der rückgeführten Gleichspannung auf Leitung 752 in Betrieb hält. Die in Fig. 7 aufgezeigte ODER-Kombinationseinheit 711 wird somit durch den Summationsknoten 764 dargestellt.
Da das dynamische Prüfsignal auf Eingang 701 als Nachrichtenübermittlungssignal, digital auf zwei Frequenzen f, und f_ moduliert ausgebildet ist, ist die Primärwicklung 734 des Transformators 730 mit einer Kapazität C1 seriegeschaltet, um so einen Serieresonanzkreis zu bilden. Wird die Resonanzfrequenz
gewählt, so ergeben sich für beide Modulations-Frequenzen die gleichen Uebertragungseigenschaften vom Schalttransistor V_o zur Gleichrichtereinheit 732. Der mit dem Resonanzkreis in Serie geschaltete Kollektorwiderstand R.^ des Schalttransistors V__ sichert eine genügend grosse Dämpfung, damit beim Statisch-
909808/0621
Ll
werden des entsprechenden Transistoreinganges der Schwingkreis genügend schnell ausschwingt.
Es versteht sich von selbst, dass der Speicher zur Erfüllung der gestellten Aufgabe in vielen anderen Ausführungsformen realisiert werden kann als die in Fig. 14 aufgezeigten, wobei bei dieser sichergestellt ist, dass der Speicher fehlersicher arbeitet. Demzufolge werden alle Elementenfehler, gemäss einem Fehlerkatalog ein Statischwerden des Speicherausganges, entsprechend der Basis-Emitterstrecke des Schalttransistors V0 bewirken.
In Fig. 14 wurden folgende 6 k
R71 5, 56 k
R72 0, 6 k
R73 5, k
R74 1 9 k
R75 3, 056 k
R76 o, ,9 k
R77 3, r 39 k
R78 O1 k
R79 1 ,2 k
R10 2 ,6 k
R11 5 ,2 k
R12 2 ,033 k
R13 0 ; bevorzugte Werte gefunden
Λ
SL·
Si.
n.
Si.
Λ
SK
SK
SK
SK
SX
SK,
Λ
909808/0621
Anhand von Fig. 15, welche ein Funktionsblockdiagranun der q aus η resp. m aus η Auswahllogik darstellt, je nachdem, ob man nach den Bedingungen für das eine oder das andere Ausgangssignal fragt, soll vorerst durch ihr allgemeines Schaltungskonzept erläutert werden, unabhängig davon, wieviele Kanäle D, ... D vorgesehen sind (Fig. 2).
Der Auswahllogik 151 werden sieben zu überwachende Leitungen a - g als Eingänge zugeführt. Das Ausgangssignal wird an einem Ausgang 0 bereitgestellt.
Die Auswahllogik 151 ist bezüglich ihrer Ein- und Ausgänge eine "dynamische" Logikeinheit· Sind alle sieben, verallgemeinert η Eingangssignale auf den allgemein η Eingangsleitungen a - g entsprechend den Ausgangssignalen der η vorgeschalteten,vorgängig beschriebenen Speichern 7 (Fig. 2) dynamisch, so ist das Ausgangssignal am Ausgang 0 ebenfalls dynamisch. Das Ausgangssignal wird dann statisch, wenn z.B. die Signale an mehr als fünf der sieben Eingänge statisch sind, verallgemeinert an mehr als an m der η Eingänge. Die Wahl von m kann durch schaltungsmässige Vorkehrungen, wie im weiteren erläutert werden wird, vorgenommen werden.
909808/0621
65/77 27A08A0
Die Auswahllogik 151 umfasst, entsprechend der Anzahl zugeführter Leitungen a - g, eine Anzahl gleich aufgebauter Funktionseinheiten 153 (Fig. 16), beispielsweise sieben. Jede dieser Funktionseinheiten 153 umfasst einen dynamisch/statischen Wandler 155, dem jeweils eine der Eingangsleitungen a - g, an einem AC-Eingang E^ , zugeführt ist. Die Wandler 155 wandeln je das über den Eingang E^ zugeführte dynamische Signal erstens in ein statisches Ausgangssignal am statischen Ausgang A um und setzen zweitens je ein dynamisches Signal gleicher Frequenz wie das Signal am Eingang E^ an einen dynamischen Ausgang A rv . Die dynamischen Ausgangssignale an den Ausgängen A1- „, werden je einer statisch/dynamischen UND-Einheit 157 zugeführt, welche nebst einem dynamischen Eingang E7^ je einen statischen Eingang E aufweisen.
Der Ausgang A7^ der UND-Einheit i57 bildet den AC-Ausgang der jeweiligen Funktionseinheit i53. Ihr DC-Ausgang ist durch den Ausgang A des Wandlers 155 gebildet und ihr DC-Eingang durch den Eingang E7- der UND-Einheit 157. Der AC-Eingang schliesslich wird durch den Eingang E ^y des Wandlers 155 gebildet.
Die Wahl von m wird durch entsprechende Verbindungen
909808/062 1
der statischen Ausgänge A mit den statischen Eingängen E zwischen Funktionseinheiten 153 vorgenommen.
In Fig. 15 ist vorerst die Schaltung für m = 5 dargestellt, generell für m = η - 2. Jeder statische Ausgang A1. der Funktionseinheiten 153 ist, zyklisch vertauscht, mit dem statischen Eingang E__ einer weiteren Funktionseinheit 153 verbunden.
Die dynamischen Ausgänge A7 ^ der Funktionseinheiten 153 sind alle gemeinsam einem dynamischen ODER-Tor 159 zugeführt. Das ODER-Tor 159 gibt am Ausgang 0 der Auswahllogik 151 dann ein dynamisches Signal ab, wenn auf mindestens einer Eingangsleitung A_ ^, ein dynamisches Signal vorhanden ist.
Wird ein Signal an einem der Eingänge E ,^ der Wandler 155 statisch, beispielsweise auf Leitung a, so wird erstens am dynamischen Ausgang A7 ^ der betroffenen Funktionseinheit 153 selbst kein dynamisches Ausgangssignal auftreten. Zweitens wird dadurch, dass auch kein Ausgangssignal am statischen Ausgang A besagter Funktionseinheit 153 entsteht, bewirkt, dass in einer zweiten Funktionseinheit 153 das dort wohl vorhandene dynamische Eingangssignal an E/v,
909808/0621
beispielsweise auf Leitung b, nicht an den Ausgang A und damit an die ODER-Schaltung 159 ersetzt werden.
Daraus ist ersichtlich, dass durch Ausfall des dynamischen Signals auf einer der Eingangsleitungen a - g die dynamischen Ausgangssignale A ^ zweier Funktionseinheiten 153 und somit zwei Eingänge des ODER-Tores 159 statisch werden. Sind auf sechs der sieben Eingänge a - g statische Signale vorhanden, so sind alle sieben Eingänge des ODER-Tores 159 statisch, so dass das Ausgangssignal am Ausgang 0 der Auswahllogik 151 ebenfalls statisch wird.
In Fig. 15 ist weiter gestrichelt aufgezeigt, wie die statischen Ausgängen A mit statischen Eingängen der Funktionseinheiten 153 zu verknüpfen sind, damit die Auswahllogik 151 dann ein statisches Signal abgibt, wenn an mehr als vier der Eingangsleitungen a - g die Signale E^, gleichzeitig statisch sind. Dazu ist, zyklisch für alle Funktionseinheiten 153, jeder statische Ausgang A^_ einer beispielsweise herausgegegriffenen ersten Funktionseinheit 153,auf je einen statischen Eingang E einer weiteren statisch/dynamischen UND-Einheit 111 geführt, deren dynamischer Eingang mit dem Ausgang einer der UND-Einheiten 157 verbunden ist, deren statisches Eingangssignal nicht von besagter, herausgegriffener Funktionseinheit 153 geliefert wird. Somit bewirkt der Ausfall
909808/0621
des dynamischen Signales auf einer der Leitungen a - g, beispielsweise auf Leitung a, erstens auch über ein Tor 157, den Ausfall des dynamischen Ausgangssignals auf A7A/ an der Funktionseinheit 153 entsprechend Leitung b, zudem aber auch, über das entsprechende statisch/dynamische UND-Tor 111, den Ausfall des dynamischen Ausgangssignals auf der Leitung A7^ der der Leitung c entsprechenden Funktionseinheit 153.
Mit der zyklischen Vertauschung bewirkt somit der Ausfall eines dynamischen Signals an einem der Eingänge E^der Auswahllogik 151 total den Ausfall dreier dynamischer Signale A ^am Eingang des ODER-Tores 159. Der Ausgang des ODER-Tors 159 und damit der Auswahllogik 151 ist somit dann statisch, wenn mehr als vier, d.h. mindestens fünf ihrer sieben Eingänge gleichzeitig statisch sind.
Daraus ist ersichtlich, dass bei der zyklischen UND-Verknüpfung eines statischen Ausganges A mit n- (m + 1) dynamischen Ausgängen A1.** der entsprechenden Anzahl Funktionseinheiten 153 die Auswahllogik 151 dann ein statisches Ausgangssignal am Ausgang O abgeben wird, wenn mehr als m der η Signale an den Eingangsleitungen gleichzeitig statisch sind, was einer Anzeige an mehr als m der η Speichern entspricht, dass auf den ihnen zugeordneten Kanälen, Abweichungen detektiert worden sind.
909808/0621
In Fig. 17 ist eine Auswahllogik aufgezeigt, welche dann ein statisches Ausgangssignal abgibt, wenn mehr als eines der drei Eingangssignale gleichzeitig statisch sind. Die den Fig. 15 und 16 entsprechenden Funktionsblöcke sind gestrichelt eingezeichnet.
Die Schaltung umfasst drei gleich aufgebaute Funktionseinheiten 153, so dass sie im weiteren durch Verallgemeinerung der Positionszeichen generell beschrieben werden sollen. Die Auswahllogik 151 umfasst drei Eingänge I,, I , I , welche, entsprechend den Eingängen a - g von Fig. je einer Funktionseinheit 153 zugeführt sind. Die Schaltungselemente der drei Funktionseinheiten sind mit Positionszeichen X versehen, wobei die Indizes r auf den entpsrechenden Eingang I verweisen.
Das Signal an einem Eingang I wird über einen Spannungsteiler R _, und R . direkt zum Ausgang ArAjder Wandlerr3 r4 ■=> ^> ^k*
einheit 155 durchgeführt. Ueber einen Basis-Widerstand R wird das auf Leitung I zugeführte Signal zudem der Basis eines Transistors V zugeführt, dessen Emitter auf Erdpotential geschaltet ist, und dessen Kollektor über einen Kollektorwiderstand R _ auf ein Gleichspannungspotential
V geschaltet ist.
cc
909808/0621
Ίο
Der Transistor V ist durch einen Serie-Resonanzkreis be-
lastet, welcher aus einer Kapazität C und der primärseitigen Impedanz eines Transformators T , gebildet ist. Die Sekundärwicklung des Transformators T ist an die Wechselspannungsanschlüsse einer Grätzschaltung mit Dioden G , bis G geschaltet. Der eine der Gleichspannungsanschlüsse der Grätzschaltung ist auf Erdpotential geschaltet. Parallel zu den Gleichspannungsanschlüssen der Grätzschaltung ist ein Glättungskondensator C ~ geschaltet. Der Gleichspannungsausgang der Grätzschaltung bildet den statischen Ausgang A1. .
Bei Anliegen eines dynamischen Signals am Eingang I erscheint am Ausgang A ,^ ebenfalls ein dynamisches Signal mit einer Amplitude entsprechend dem Teilerverhältnis des durch R- und R gebildeten Spannungsteilers.
Durch die Cut-off- und Sättigungsspannungen U . und U
C S
des Transistors V wird ein Signalbereich definiert. Liegen beide Extremalstellen des zugeführten dynamischen Signals am entsprechenden Eingang I oberhalb oder unterhalb dieses Bereiches, so sperrt oder leitet der Transistor V permanent. Liegen die Extremalstellen paarweise
909808/0621
oberhalb und unterhalb des Bereiches, so wird der Transistor V im Rhythmus des dynamischen Signals leitend und sperrend geschaltet.
Aus der Arbeitsweise von Transistoren ist ersichtlich, dass obgenannte Bedingungen hinreichende Bedingungen sind, in dem Sinne, dass der Transistor auch in anderen Fällen permanent mehr oder weniger leitend, resp. sperrend wird, oder aber im Rhythmus des dynamischen Signals mehr oder weniger leitend und sperrend geschaltet wird. Liegen nämlich die Extremaisteilen innerhalb des Bereiches, so wird der Transistor im aktiven Bereich ausgesteuert. Ob dann eine gegebene Signalamplitude ausreicht, ein für die weiteren Funktionseinheiten 153 ausreichendes statisches Signal zu erzeugen, hängt weitgehend vom Uebertragungsverhalten von Transformator und Gleichrichter ab sowie vom Schwellwert des nachgeschalteten statischen Eingangs E .
Entsprechend dem Verhältnis der Schaltungsfrequenz des Transistors V und der Resonanzfrequenz des aus C und der Transformator-Primär-Impedanz gebildeten Serie-Resonanzkreises wird eine Wechselspannung den Wechselspannungsanschlüssen der Grätzschaltung zugeführt. Diese Spannung wird zweiweggleichgerichtet, so dass eine Gleichspannung am statischen Ausgang A- auftritt.
909808/0821
Da die den Eingängen I zugeführten dynamischen Signale zwei
spezifizierte Frequenzen aufweisen, entsprechend der digitalen Frequenzmodulation des Oszillators 13 von Fig. 2, ist der Serie-Resonanzkreis aus C , und der Primärimpedanz so ausgelegt, dass seine Resonanzfrequenz möglichst symmetrisch zwischen den spezifizierten Frequenzen liegt, so dass für beide verwendeten Frequenzen für den Transformator T und die nachfolgende Grätzschaltung gleiche Uebertragungsverhalten sichergestellt sind.
Entsprechend Fig. 15 ist der dynamische Wandlerausgang Aj.^ der statisch/dynamischen UND-Einheit 157 zugeführt.
Im Ausführungsbeispiel gemäss Fig. 17 umfasst diese UND-Einheit 157 einen Transistor V _, dessen Basis den dynamischen Eingang Ε7Λ/ bildet. Der Emitter des Transistors
V ist auf Erdpotential geschaltet. Der Kollektor ist über einen Kollektorwiderstand R ^ an den statischen Eingang E geführt. Der Kollektor des Transistors V _ ist weiter direkt mit der Basis eines weiteren Transistors
V _ verbunden, dessen Emitter wiederum auf Erdpotential geschaltet ist, und dessen Kollektor den dynamischen Ausgang Α7Λ/bildet.
909808/0621
Aus dieser Schaltung ist sofort ersichtlich, dass nur dann am dynamischen Ausgang A7/V,ein dynamisches Signal erscheinen wird, wenn erstens ein dynamisches Signal am Detektoreingang I das Schalten des Transistors V bewirkt, wobei unter Berücksichtigung des Spannungsteilers R , R die oben für V erläuterten Bedingungen analog gelten, und wenn zweitens, über den Gleichspannungseingang E , eine Gleichspannung an die Kollektor-Emitterstrecke des Transistors V gelegt ist. Fällt somit entweder das dynamische Signal am Ausgang A ^, und damit am Eingang E r^t , oder das statische Signal am Eingang E aus, so erscheint am dynamischen Ausgang A-^n/ kein dynamisches Signal.
Der statische Ausgang A einer der Eingangsleitung I zugeordneten Funktionseinheit 153 ist, entsprechend Fig. für alle Funktionseinheiten 153 entsprechend zyklisch vertauscht, mit dem statischen Eingang E__ einer weiteren Funktionseinheit 153 verbunden. Fällt das dynamische Signal auf einer der Leitungen I aus, so fällt das dynamische Signal am entsprechenden dynamischen Ausgang A_^,mit aus, und da in der betroffenen Funktions-Einheit 153 auch keine Gleichspannung am statischen Ausgang A auftritt, wird in einer zweiten Funktionseinheit 153 ebenfalls verhindert, dass das dort wohl vorhandene dynamische Eingangssignal am zugeordneten dynamischen Ausgang A-^, erscheint. Allenfalls
909808/0621
1Hi
vorzusehende weitere statisch/dynamische UND-Tore entsprechend der Tore 111 von Fig. 15 sind beispielsweise analog den Toren 157 von Fig. 17 aufzubauen.
Die dynamischen Ausgänge A_^y der in Fig. 17 gezeigten drei UND-Einheiten 157 sind alle auf einen Summationsknoten 110 geführt, welcher über einen Widerstand R1 auf das Gleichspannungspotential V gelegt ist. Somit wirkt der Widerstand R . für alle Kollektoren der UND-Einheits-Ausgangsstufen V als Kollektorwiderstand. Zwischen dem Summationsknoten 110 und Erdpotential wird immer dann ein dynamisches Signal abgreifbar sein, welches annährend zwischen
Null und V schwankt, wenn eine der drei UND-Einheitscc
Ausgangsstufen V ^ geschaltet wird, und die übrigen Ausgangsstufen sperrend geschaltet sind. Durch die Verknüpfungen der statischen Ausgänge A1. mit den statischen Eingängen E wird bewirkt, dass am Summationsknoten 110 kein dynamisches Signal mehr abgegriffen wird, wenn zwei der drei Eingangssignale an den Leitungen I gemeinsam statisch sind.
Durch die Dämpfung des Serie-Resonanzkreises aus C und der Primär-Impedanz des Transformators T sowie die
909808/0621
Zeitkonstante aus dem Glättungskondensator C und dem Kollektorwiderstand R der gespiesenen Funktionseinheit 153, wird vorgegeben, wie lang ein dynamisches Signal an den Eingängen I maximal ausfallen darf, bis dass dieser Ausfall durch einen funktionsverändernden Abfall der Gleichspannung am statischen Ausgang A detektiert wird.
In Fig. 17 ist ersichtlich, dass sichergestellt werden muss, dass dann, wenn eines der Eingangssignale I statisch wird, die entsprechende Ausgangsstufe der UND-Einheit 157 sperrend geschaltet bleibt. Dies kann ohne weiteres durch Schaltungselemente, die der Auswahllcgik vorgeschaltet sind, erreicht werden. In Fig. 17 ist beispiels weise eine solche Beschaltung für den Eingang I, gestrichelt aufgezeigt. Koppelt man das zu überwachende Signal transforma torisch an die Eingangsleitung an, beispielsweise mit einem Transformator T „, dessen Sekundärwicklung in Serie zum Eingang I und einseitig auf ein positives Potential gelegt ist, so wird damit sichergestellt, dass beim Ausfall des dynamischen Signals dem Eingang I in jedem Fall eine positive DC-Spannung zugeführt wird.
909808/0621
Das gleiche Ziel wird auch erreicht, indem man den
Eingang des Transistors V - DC-mässig vom Ausgang des
Transistors V „ entkoppelt. Dies kann grundsätzlich mit einem Hochpassglied HP, wie dies in Fig. 17 gestrichelt eingezeichnet ist, realisiert werden.
Allerdings ist es vorteilhaft, da zwei diskrete Frequenzen verwendet werden, anstelle eines Hochpassgliedes ein Bandpassglied zur DC-Entkopplung vorzusehen.
Durch solche Vorkehrungen wird sichergestellt, dass die Ausgangssstufen V _ der UND-Einheiten 157 nur sperrend
statisch werden können.
Aus dem Aufbau der Schaltung von Fig. 17 ist weiter ersichtlich, dass eine Phasenumkehr eines der Eingangssignale I bezüglich der anderen Eingangssignale genügt, damit der Ausgang 0 der Auswahllogik 151 statisch wird. Eine Phasenverschiebung der Eingangssignale I untereinander bewirkt eine Veränderung des Zeitdauer-Verhältnisses von positiven und negativen Signalhalbwellen am Ausgang 0 der Auswahllogik 151.
909808/0621
Damit kann auch ein solches Fehlverhalten der Eingangssignale mit entsprechenden Auswertemitteln detektiert werden
Im weiteren muss betont werden, dass Vorkehrungen, beispiels weise durch verschiedene Gegenkopplungen der Transistoren V und V , die verschiedenen Einheiten 153, getroffen werden können, um für die verschiedenen Eingangssignale I qualitativ unterschiedliche "wahr"/"falsch"-Bedingungen zu schaffen.
Für das Ausführungsbeispiel gemäss Fig. 17 wurden folgende bevorzugte Werte für die Schaltelemente gefunden:
R Ί = 3.9 k SL rl
R „ = 0.18 k SL rl
Rr3 = 1.5 k-ft
R . = 0.82 k Λ r4
R _ = 5.6 kSl
r5
R = 0.22 k SU
C1 = 10 nF
Cr2 = 150 nF
9098 0 8/0621
-.Se·- 65/77
27A08A0
Mit der beschriebenen Anlage wird somit erreicht, dass dann ein den Primärdaten entsprechendes Signal am Ausgang erscheint, wenn dieses auch den erwähnten Daten mit Sicherheit entspricht. Andernfalls zeigt das Ausgangsignal die Unzulänglichkeit der Verarbeitung so an, dass eine anschliessende elektronische Weiterverarbeitung der Daten sofort stillgelegt wird.
Dabei wird das in der Fehlersicherheitstechnik herkömmlicherweise verwendete prüffrequente Signal gleichzeitig als Datenübertragungssignal verwendet, was den Schaltungsaufwand erheblich reduziert.
909808/0621

Claims (1)

  1. BBC Baden
    Patentansprüche
    I./ Anlage zur Ueberwachung der Aussagekraft von auf einer Anzahl η funktionell parallelgeschalteter Datenkanälen aufgebrachter elektrischer Daten, alle von derselben Datenquelle herrührend, nach einem festgelegten Kriterium, wonach die auf den Kanälen registrierten Daten dann nicht mehr einen Rückschluss auf die von der Datenquelle abgegebenen Daten erlauben, wenn auf mehr als m der η Leitungen die Daten für mindestens eine vorgegebene Zeitspanne von den Daten auf den übrigen Kanälen abgewichen sind, dadurch gekennzeichnet, dass die η Kanäle mit einer ersten q aus η Auswahllcgik verbunden sind, wobei q = η - m, welch letztere zur Abgabe von Daten ausgebildet ist, welche gleichanliegenden Daten auf mindestens q der η Kanäle entsprechen, und dass der Ausgang der Auswahllogik je mit einem der Kanäle auf η kanalspezifische Vergleichsglieder geführt ist, deren Ausgänge je mit einer Kennzeichnungseinheit verbunden sind, um das Abweichen der Daten auf den Kanälen gegenüber den Ausgangsdaten der ersten Auswahllogik kanalspezifisch zu registrieren, dass weiter alle Kennzeichungseinheiten zusammen mit einer zweiten q aus η Auswahllogik verbunden sind,
    909808/0621
    BBC Baden 65/77
    a,
    welche zur Abgabe eines ersten Signals ausgebildet ist, wenn die Kennzeichnungseinheiten die Daten auf mindestens q der Kanäle als nicht abgewichen registriert haben, und eines zweiten Signals sonst, und dass der Ausgang der ersten Auswahllogik mit einem Modulationseingang eines Oszillators verbunden ist, dessen Ausgang mit den aufmodulierten Kanaldaten mit den Vergleichsgliedern, den Kennzeichnungseinheiten und der zweiten Auswahllogik verbunden ist, wobei diese Bauteile so zusammenwirken, dass als erstes Ausgangssignal der zweiten Auswahllogik ein dem aufmodulierten Oszillatorsignal entsprechendes Signal erscheint und als zweites Ausgangssignal ein Gleichstromsignal, wobei das Oszillator-Ausgangssignal erstens als Datenträgersignal auf obenerwähnte Einheiten aufgebracht ist und zweitens als prüffrequentes Signal, indem die Vergleichsglieder, Kennzeichnungseinheiten und die zweite Auswahllogik so aufgebaut sind, dass bei Auftreten eines interenen Fehlers ein Ausgangssignal gleich wie beim Registrieren abgewichener Kanaldaten abgegeben wird.
    2. Verwendung der Anlage nach Patentanspruch 1 zur Ueberwachung von Signalen in der Eisenbahn-Signaltechnik·
    909808/0621
    BBC Baden 65/77
    3. Anlage nach Patentanspruch 1, wobei die Daten auf den η Kanälen (D-, ...D) digitale Daten sind, dadurch gekennzeichnet, dass der Oszillator (13) digital winkelmodulierbar, vorzugsweise frequenzmodulierbar ist.
    4. Anlage nach Anspruch 3, dadurch gekennzeichnet, dass der Oszillator (13) zweiwertmodulierbar ist.
    5. Anlage nach Anspruch 1, dadurch gekennzeichnet, dass die Vergleichsglieder je eine EX-NOR oder Aequivalenzschaltung (15) umfassen, der die beiden Eingänge (E„, E) zugeführt sind, und dass der Ausgang (51) der Aequivalenzschaltung (15) auf einem Parallelzerhacker (S„) geführt ist, mit einem Steuereingang (13'), der mit dem Oszillatorausgang verbunden ist.
    6. Anlage nach Anspruch 5, dadurch gekennzeichnet, dass die Aequivalenzschaltung als Antivalenzschaltung (15') ausgebildet ist,und dass je einem ihrer Signaleingänge (Ep, E) Inversionsmittel vorgeschaltet sind.
    909808/0621
    BBC Baden
    7. Anlage nach Anspruch 6, dadurch gekennzeichnet,
    dass die Antivalenzschaltung (15') eine Grätzschaltung umfasst.
    8. Anlage nach Anspruch 5, dadurch gekennzeichnet, dass der Parallelzerhacker den Ausgang der Aequivalenzschaltung (15) auf ein Potential entsprechend ihrem "falsch"-Logikpegel schaltet.
    9. Anlage nach Anspruch 1, dadurch gekennzeichnet, dass das Oszillatorausgangssignal je den Vergleichsgliedern (5) zugeführt ist, und dass die Vergleichsglieder Schaltmittel (S ) umfassen, um bei einem bejahenden Vergleichsergebnis von Kanal- und Auswahllogik - Ausgangsdaten ein dem Oszillatorausgangssignal entsprechendes Wechselstromsignal an ihren Ausgang zu setzen, andernfalls, und bei Auftreten eines internen Fehlers ein Gleichstromsignal, wobei als Wechsel-Stromsignal, im weiteren auch mit AC-Signal bezeichnet, ein Signal defniert sei, dessen Maxima und Minima wechselweise oberhalb und unterhalb eines vorgegebenen Signalbereiches liegen, und als Gleichstromsignal, im weiteren auch mit DC-Signal bezeichnet, ein Signal, dessen Maxima und Minima innerhalb oder gleichseitig ausserhalb des Signalbereiches liegen.
    909808/0621
    BBC Baden
    65/77
    10. Anlage nach Anspruch 9, wobei die Kennzeichnungseinheiten (7) Vorrichtungen zur Detektierung des Abweichens eines elektronischen Wechselsignals von einer vorgegebenen Charakteristik sind, dadurch gekennzeichnet, dass sie Schaltmittel umfassen, denen je ein Ausgang der Vergleichsglieder (5) zugeführt ist, und dass die Schaltmittel zur Abgabe eines Anzeigesignals ausgebildet sind, mindestens wenn das Vergleichsglied-Ausgangssignal für eine vorgegebene Minimalzeit ein Gleichstromsignal ist, und dass die Schaltmittel Löschvorrichtungen (715) umfassen, um ein einmal ausgegebenes Anzeigesignal nur auf Betätigung der Löschvorrichtungen (715) hin rückzusetzen.
    11. Anlage nach Anspruch 10, dadurch gekennzeichnet,
    dass die Schaltmittel ein DC/AC-UND-Tor (703) mit einem AC-(701) und einem DC-(705) Eingang, weiter mit einem Ausgang (out) umfassen, wobei dieses Tor so ausgebildet ist, dass es dann ein AC-Signal an seinen Ausgang setzt, wenn beide Eingänge mit den ihnen entsprechenden Signalen beaufschlagt sind, dass weiter dem UND-Tor (703) ein AC/DC-Wandler (707) nachgeschaltet ist, dessen Ausgang mit dem DC-Eingang (705) des UND-Tores (703) verbunden ist.
    909808/0621
    BBC Baden
    12. Anlage nach Anspruch 11, dadurch gekennzeichnet, dass dem Ausgang des AC/DC-Wandlers (707) als ersten Eingang, und dem UND-Tor (703) ausgangsseitig, eine ODER-Kombinationseinheit (711) zwischengeschaltet ist, an deren zweitem Eingang der Ausgang einer extern ansteuerbaren Impulseinheit (715, 717) angeschlossen ist, um auf ihre Ansteuerung hin an den DC-Eingang (705) des UND-Tores (703) ein Signal zu setzen, solange bis, bei Anliegen eines AC-Signals an dessen AC-Eingang (701), das vom AC/DC-Wandler (707) her rückgeführte Signal aufgebaut ist.
    13. Anlage nach Anspruch 11, dadurch gekennzeichnet, dass die Schaltmittel eine Schwellwert-Detektierungseinheit (713) umfassen, welche mit dem DC-Eingang (705) des UND-Tores (703) verbunden ist, und welche bei Unterschreiten eines vorgegebenen Wertes durch das DC-Eingangssignal des UND-Tores (703) das Auftreten eines AC-Signals am AC/DC-Wandlereingang verhindert.
    14. Anlage nach Anspruch 11, . dadurch gekennzeichnet, dass dem Ausgang des AC/DC-Wandlers (707) ein Tiefpassglied
    (709) nachgeschaltet ist, dessen Ausgang mit dem UND-Tor
    (703) verbunden ist, und dass das Tiefpassglied mindestens eine vorgegebene Zeitkonstante aufweist,
    909808/0621
    BBC Baden 65/77
    um das Wandlerausgangssignal zu glätten und die Anstiegs/ Abfallzeit des Tiefpassgliedausgangssignals bis zum Erreichen eines minimalen vorgegebenen Wertes für das DC-Eingangssignal des UND-Tores (703) festzulegen.
    15. Anlage nach Anspruch 12, dadurch gekennzeichnet, dass die Impulseinheit (715, 717) ein Hochpassglied (717) umfasst, um ein extern angelegtes Schalterausgangssignal zu differenzieren und der ODER-Kombinationseinheit (711) zuzuführen.
    16. Anlage nach Ansprucn 13, dadurch gekennzeichnet, dass die Schwellwert-Detektierungseinheit (713) ein gesteuertes Schaltelement (724, V7-.) umfasst sowie einen Amplitudendetektor (728), wobei der Steuereingang des Schaltelementes mit dem Ausgang des UND-Tores (703) verbunden ist, und der Eingang des Amplitudendetektors (728) durch das Schaltelement (724, ^77) abwechselnd zwischen einen ersten und einen zweiten Pol der Umschaltstrecke geschaltet wird, und der erste Pol mit einem linear vom Signal am DC-Eingang (705) des UND-Tores abhängigen Potential, der zweite mit einem Referenz-DC-Potential beaufschlagt ist, und wobei der Amplitudendetektorausgang mit dem AC/DC-Wandler (707) verbunden ist und nur dann ein AC-Signal liefert, wenn das Detektoreingangssignal einen vorgegebenen minimalen Amplitudenwert nicht unterschreitet.
    909808/0621
    65/77
    17· Anlage nach Anspruch 16, dadurch gekennzeichnet, dass ein Bezugseingang des Amplitudendetektors (728) mit dem zweiten Pol verbunden ist, der Signaleingang des Detektors (728) mit dem ersten Pol, und dass das Schaltelement (724, V__) die beiden Pole kurzschliesst oder trennt.
    1°· Anlage nach Anspruch 16, dadurch gekennzeichnet, dass der Amplitudendetektor (728) als regenerierende Schaltung ausgebildet ist, indem er ein AC-Ausgangssignal fester Amplitude und Form erzeugt, unter der Voraussetzung, dass das AC-Eingangssignal eine minimale Amplitude erreicht, andernfalls ein DC-Ausgangssignal.
    19. Anlage nach Anspruch 11, dadurch gekennzeichnet, dass der AC-DC-Wandler (707) eine Transformator- (730) und eine Gleichrichtereinheit (732) umfasst.
    20. Anlage nach den Ansprüchen 16 und 19, dadurch gekennzeichnet, dass der zweite Pol auf Erdpotential gesetzt ist, um zu verhindern, dass durch Potentialschwankungen am zweiten Pol bedingt, der AC/DC-Wandler (707) ein sich änderndes DC-Signal abgibt.
    909808/0621
    65/77
    27A08A0
    21. Anlage nach Anspruch 17, dadurch gekennzeichnet, dass der erste Pol über Widerstandsmittel (R ", R3)
    mit dem DC-Eingang (705) des UND-Tores (703) verbunden ist und dass der Wert des Eingangswiderstandes des Amplitudendetektors (728) kleiner ist als derjenige der Widerstandsmittel (R ", R-),um den DC-Eingang (705) des UND-Tores (703) beim Umschalten des Schaltelementes (724, V 3) möglichst gleichmässig zu belasten.
    22. Anlage nach Anspruch Ib, " dadurch gekennzeichnet, dass das Schaltelement (724) zwei Umschaltstrecken (a_ ,
    b_„.) aufweist, und dass ein Signaleingang des Amplitudendetektors (728) mit der ersten Umschaltstrecke, der
    Referenzeingang mit dem zweiten Pol verbunden ist, und
    dass die erste Strecke (a .) den Signaleingang abwechselnd mit dem ersten und dem zweiten Pol verbindet, und die
    zweite Strecke (b^_.) dann den ersten Pol über ein Widerstandselement (RE') mit dem zweiten Pol verbindet, wenn die erste Strecke (a_„.) den Signaleingang mit dem zweiten Pol
    verbindet, wobei der Wert des Widerstandselementes (RF')
    wenigstens nahezu demjenigen des Detektoreingangswiderstandes (R ) entspricht.
    909808/0621
    23. Anlage nach den Ansprüchen 16 und 19, dadurch eekenn.-zeichnet, dass ein zweites gesteuertes Schaltelement (738, V _) zwischen dem Amplitudendetektorausgang und dem AC-DC-Wandlereingang geschaltet ist, und dass der Steuereingang des zweiten Schaltelementes (738, V_Q) mit dem Ausgang des Amplitudendetektors (728) verbunden ist, und wobei eine Umschaltstrecke des Schaltelementes (738) den AC/DC-Wandlereingang zwischen Erdpotential und dem zweiten Pol des ersten Schaltelementes (724, V) umschaltet.
    21J. Anlage nach Anspruch 1**, , dadurch gekennzeichnet, dass das Tiefpassglied (709) eine LR-Serieschaltung umfasst.
    25. Anlage nach Anspruch 20, dadurch gekennzeichnet, dass der Luftspalt der Induktivität (742) des Tiefpassgliedes (709) mindestens teilweise mit paramagnetischem Material ausgefüllt ist, um den Induktivitätswert nach oben zu beschränken.
    26. Anlage nach den Ansprüchen 17 und 23.
    27. Anlage nach Anspruch 19» dadurch gekennzeichnet, dass die Sekundärwicklung des Transformators (730) potentialfrei oder einseitig geerdet geschaltet ist.
    909808/0621
    65/77
    27408A0
    28. Anlage nach Anspruch 11, dadurch gekennzeichnet, dass das DC/AC-UND-Tor (703) einen Verstärker, vorzugsweise mindestens einen Transistor (V71) in Emitterschaltung umfasst, wobei dessen Kollektor-Emitterstrecke als DC-, dessen Basis-Emitterstrecke als AC-Eingang dient.
    29. Anlage nach Anspruch 17, dadurch gekennzeichnet, dass das Schaltelement (724) einen FET-Schalter (V73) umfasst.
    30. Anlage nach Anspruch 13, dadurch gekennzeichnet, dass der Ausgang des UND-Tores (703) auf einen Transistor (V7-) in Emitterschaltung wirkt, dessen Kollektor über ein Widerstandselement (R79) mit einer Referenzpotential-Leitung (750) zum Anschluss an eine externe Gleichspannungsspeisung (U ) verbunden ist, dass die Schwellwertdetektierungseinheit
    (713) ein bistabiles Element sowie einen Eingangsschalter (V7-j) umfasst, wobei der Signaleingang des bistabilen Elementes mit dem Ausgang des AC/DC-Wandlers (707) verbunden ist, der Referenzeingang mit der Referenzpotentialleitung (750), und wobei der Eingangsschalter (V7^) mit seiner Steuerstrecke
    über dem Kollektorwiderstand (R7?)# seiner gesteuerten Strecke zwischen Signal- und Referenzeingang geschaltet ist.
    909808/0621
    65/77
    31. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die Schwellwertdetektierungseinheit einen Schmitttrigger umfasst.
    32. Anlage nach Anspruch 31, dadurch gekennzeichnet, dass der Schmittrigger zwei emittergekoppelte Transistoren umfasst, mit einem, die gekoppelten Emitter mit einer Bezugspotentialleitung verbindenden Widerstandselement (R.,,) ,
    wobei der Schmittrigger-Ausgang über dem Widerstandselement
    (R-,.) abgegriffen wird.
    / ο
    33. Anlage nach Anspruch 22, dadurch gekennzeichnet, dass die zweite Umschaltstrecke (b_?.) durch einen, zwischen Erdpotential und einem, mit dem Referenz-DC-Potential .beaufschlagten Leitung (750), geschalteten Transistor in Emitterschaltung gebildet ist.
    3H. Anlage nach Anspruch 19, dadurch gekennzeichnet, dass der Transformator ein symmetrischer Autotransformator ist.
    35. Anlage nach Anspruch 19, dadurch gekennzeichnet, dass die Primär- und/oder Sekundärwicklung des Transformators Teil mindestens eines Resonanzkreises ist, um die üebertragung des Transformators auf die Gleichrichtereinheit für mindestens zwei Frequenzen gleich auszubilden.
    909808/0621
    36. Anlage nach Anspruch 15, dadurch gekennzeichnet, dass die Impulseinheit einen gegensinnig gekoppelten Transformator (T ) mit einseitig verbundenen Wicklungen umfasst.
    37. Anlage nach Anspruch 11, dadurch gekennzeichnet, dass das Anzeigesignal ein Gleichstromsignal ist, und dass die Kennzeichnungseinheiten dann, wenn sie kein Anzeigesignal abgeben, zur Abgabe eines dem Oszillatorausgangssignal entsprechenden Wechselsignals ausgebildet sind.
    38. Anlage nach Anspruch 37, dadurch gekennzeichnet, dass die zweite Auswahllogik (9) Schaltmittel umfasst, welche zur Abgabe eines DC-Signals ausgebildet sind, mindestens dann, wenn zeitlich gemeinsam auf mehr als m der η zugeführten Leitungen DC-Signale anliegen, und dass im Minimum dann ein AC-Ausgangssignal entsprechend dem Oszillatorausgangssignal erscheint, wenn die Maxima oberhalb und die Minima unterhalb des Bereiches liegen.
    39. Anlage nach Anspruch 38, dadurch gekennzeichnet, dass jeder zugeführten Leitung (a - g, I) Schaltmittel (153) zugeordnet sind, welche je
    einen Eingang für AC-Signale, im weiteren AC-Eingang (E^)
    909808/0621
    genannt, welchem die Leitung angeschaltet ist,
    mindestens einen Eingang für DC-Signale, im weiteren DC-Eingang (E7_, E-, ) genannt,
    65/77
    einen Ausgang für AC-Signale, im weiteren AC-
    Ausgang
    ) genannt, und
    einen Ausgang für DC-Signale, im weiteren DC-Ausgang (A ) genannt
    umfassen, und dass die den Leitungen (a - g, I ) je zugeordneten Schaltmittel (153) so ausgebildet sind, dass dann weder ein AC-Signal am AC-Ausgang (A7/v) noch ein Signal vorgegebener Grosse am DC-Ausgang (A,. ) erscheint, wenn das zugeführte Signal am AC-Eingang (E^, ) ein DC-Signal ist, und dass zudem am AC-Ausgang (A_ ^, ) nur dann ein AC-Signal erscheint, wenn bei Vorliegen eines AC-Signales am AC-Eingang (E^), an den vorgesehenen DC-Eingängen (E__, E·,,_) DC-Signale vorgegebener Grosse anliegen.
    . Anlage nach Anspruch 38,
    dadurch gekennzeichnet,
    dass die AC-Ausgänge
    ) aller den Leitungen (a - g, I)
    909808/0621
    65/77
    zugeschalteten Schaltmittel (153) ODER-Verknüpfungsmitteln (159) zugeführt sind, und dass diese Verknüpfungsmittel so arbeiten, dass an ihrem Ausgang (0) solange ein AC-Signal erscheint, wie an mindestens einem der AC-Ausgänge (A_^) ein AC-Signal vorliegt.
    41. Anlage nach Anspruch 38, dadurch gekennzeichnet, dass die den Leitungen (a - g, I) zugeschalteten Schaltmittel (153) je einen AC-DC-Wandler (155) umfassen.
    42. Anlage nach Anspruch 38, ..adurch gekennzeichnet, dass die den Leitungen (a - g, I) zugeschalteten Schaltmittel (153) je Verknüpfungsmittel (157, 111) umfassen, mit einem ersten, mit dem AC-Eingang (E^ ) mindestens mittelbar verbundenen Eingang, und mit mindestens einem DC-Eingang (E.,) , weiter mit einem AC-Ausgang (A..-,) , und dass die Verknüpfungsmittel so arbeiten, dass, bei Anliegen eines AC-Signals am AC-Eingang nur dann ein AC-Signal am AC-Ausgang der Verknüpfungsmittel (157, 111) erscheint, wenn an ihren vorgesehenen DC-Eingängen (E__, E·,-.) DC-Signale vorgegebener Grosse anliegen.
    909808/0621
    ^3. Anlage nach Anspruch 41, dadurch gekennzeichnet, dass der Wandler (155) mindestens einen Transformator (T .) und Gleichrichtermittel (G .. bis G .) umfasst.
    M. Anlage nach Anspruch 1J3» dadurch gekennzeichnet, dass mindestens Teile der Primär- und/oder Sekundärwicklung des Transformators (T ,) Teil eines Bandpasses bilden, um die Uebertragung des Transformators auf die Gleichrichtermittel für mindestens zwei Frequenzen gleich auszubilden.
    ^5. Anlage nach Anspruch 44, dadurch gekennzeichnet, dass der Bandpass mindestens einen Serie-Resonanzkreis umfasst.
    ""· Anlage nach Anspruch 1Il, dadurch gekennzeichnet, dass der Wandler (155) Aufbereitungsmittel (V ) für ein zugführtes AC-Signal umfasst.
    Ί7. Anlage nach Anspruch 1IO, dadurch gekennzeichnet, dass jeweils zwischen den zugeschalteten Leitungen (a - g, I ) und den Eingängen der ODER-Verknüpfungsmittel Hoch- und/ oder Bandpass-Glieder (T 2, HP) geschaltet sind, um diese Eingänge DC-mässig von den zugeschalteten Leitungen (a - g, I ) zu entkoppeln und für mindestens zwei Frequenzen gleiche Uebertragungsverhalten zu schaffen.
    909808/0621
    48. Anlage nach Anspruch 42, dadurch gekennzeichnet, dass die Verknüpfungsmittel (157) mindestens ein Schaltelement (V J) umfassen, dessen Steuereingang mit dem AC-Eingang (E^) wirkverbunden ist, und dessen gesteuerte Strecke zwischen einem der vorgesehenen DC-Eingänge (E', E) und einem Anschluss mit Bezugspotential geschaltet ist.
    49. Anlage nach den Ansprüchen40 und 42, dadurch gekennzeichnet, dass die Verknüpfungsmittel (157) mindestens ein Schaltelement (V o) umfassen, dessen Steuereingang mit dem AC-Eingang (E^) wirkverbunden ist, und dass die gesteuerten Strecken der Schaltelemente (V ) aller der den Leitungen (a - g, I ) zugeschalteten Schaltmittel (153) parallel geschaltet und einseitig einem Anschluss mit Bezugspotential angeschaltet sind, um die ODER-Verknüpfungseinheit
    χ5 (159, 110) zu bilden.
    50. Anlage nach Anspruch 39, dadurch gekennzeichnet,
    dass der DC-Ausgang (A ) aller je einer Leitung (a - g, I ) zugeordneter Schaltmittel (153) mit einem DC-Eingang von Schaltmitteln (153) verbunden ist, die mindestens einer weiteren Leitung zugeordnet sind.
    909808/0621
    51. Anlage nach Anspruch 38, dadurch gekennzeichnet, dass die Schaltmittel so arbeiten, dass Phasen und/oder
    Frequenzveränderungen einzelner oder mehrerer zugeführter Signale bezüglich der anderen zugeführten Signale das
    Ausgangssignal (O) verändern.
    BBC Aktiengesellschaft Brown, Boveri & Cie.
    909808/0621
DE19772740840 1977-08-09 1977-09-10 Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung Withdrawn DE2740840A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH968677 1977-08-09

Publications (1)

Publication Number Publication Date
DE2740840A1 true DE2740840A1 (de) 1979-02-22

Family

ID=4354559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772740840 Withdrawn DE2740840A1 (de) 1977-08-09 1977-09-10 Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung

Country Status (5)

Country Link
US (1) US4225961A (de)
DE (1) DE2740840A1 (de)
ES (1) ES472414A1 (de)
FR (1) FR2400288A1 (de)
GB (1) GB2002557B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2854779A1 (de) * 1978-12-19 1980-07-10 Herion Werke Kg Schaltungsanordnung
US4348742A (en) * 1981-01-23 1982-09-07 Sperry Corporation High speed byte shifter error checking circuits
US4447903A (en) * 1981-05-22 1984-05-08 Ael Microtel, Ltd. Forward error correction using coding and redundant transmission
JPS5854756A (ja) * 1981-09-28 1983-03-31 Hitachi Ltd 多重伝送システムの信号診断方法およびその診断装置
US4484330A (en) * 1982-03-08 1984-11-20 At&T Bell Laboratories Majority vote circuit
SE434449B (sv) * 1982-11-10 1984-07-23 Ericsson Telefon Ab L M Anordning for mottagning av hoghastighetsdata i paketform
US4504872A (en) * 1983-02-08 1985-03-12 Ampex Corporation Digital maximum likelihood detector for class IV partial response
GB2156117A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Method of, and a circuit for, estimating true data from distorted digital data signals
US4665522A (en) * 1985-01-28 1987-05-12 The Charles Stark Draper Laboratory, Inc. Multi-channel redundant processing systems
US4891812A (en) * 1985-12-09 1990-01-02 Motorola, Inc. Method and apparatus for selecting a digital signal from a plurality of digital signals
US4723242A (en) * 1986-06-27 1988-02-02 Sperry Corporation Digital adaptive voting
US4860216A (en) * 1986-11-13 1989-08-22 The United States Of America As Represented By The Secretary Of The Air Force Communication adaptive multi-sensor system
US4817094A (en) * 1986-12-31 1989-03-28 International Business Machines Corporation Fault tolerant switch with selectable operating modes
US4995040A (en) * 1989-02-03 1991-02-19 Rockwell International Corporation Apparatus for management, comparison, and correction of redundant digital data
JPH04370713A (ja) * 1991-05-13 1992-12-24 General Electric Co <Ge> 複数個の冗長なセンサ信号から有効な信号を選択する装置と方法
EP1591097B1 (de) * 2004-04-30 2012-06-20 3M Deutschland GmbH Kationisch härtbare zwei-komponenten-Materialien enthaltend einen Edelmetallkatalysator
WO2008144301A1 (en) * 2007-05-15 2008-11-27 Waters Investments Limited Apparatus and methods for the detection of plasma metanephrines
TW200847087A (en) * 2007-05-18 2008-12-01 Beyond Innovation Tech Co Ltd Method and system for protecting information between a master terminal and a slave terminal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541507A (en) * 1967-12-06 1970-11-17 Ibm Error checked selection circuit
US3559168A (en) * 1968-07-25 1971-01-26 Ibm Self-checking error checker for kappa-out-of-nu coded data
DE2011310C3 (de) * 1970-03-10 1974-01-10 Siemens Ag, 1000 Berlin U. 8000 Muenchen Schaltungsanordnung zur Codeumwandlung mit Codeprüfung
US3638184A (en) * 1970-06-08 1972-01-25 Bell Telephone Labor Inc Processore for{11 -out-of-{11 code words
US3688261A (en) * 1970-10-05 1972-08-29 Litton Business Systems Inc Logic processing system

Also Published As

Publication number Publication date
ES472414A1 (es) 1979-10-01
US4225961A (en) 1980-09-30
GB2002557B (en) 1982-01-20
GB2002557A (en) 1979-02-21
FR2400288A1 (fr) 1979-03-09

Similar Documents

Publication Publication Date Title
DE2740840A1 (de) Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung
DE3109482A1 (de) Kurzschlussschutzvorrichtung fuer einen gleichstromsteller
DE102012101516A1 (de) Sicherheitsschaltvorrichtung mit Netzteil
DE1166260B (de) Fehlergeschuetztes UND-Element
EP3696558A1 (de) Vorrichtung und verfahren zur automatischen prüfung eines schaltorgans
DE2406197A1 (de) Verfahren und einrichtung zur detektion von kurzschluessen
EP0073059B1 (de) Überwachungsschaltung für einen Thyristor
DE102008048930A1 (de) Prüfung der Meldelinien einer Gefahrenmeldeanlage
DE2517399A1 (de) Phasenausfall- und nullstrom-detektor, insbesondere in einem elektronischen motorschutzrelais mit stromabhaengiger ausloesung
EP2110950A1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE102009050692A1 (de) Sicherheits-Kommunikationssystem zur Signalisierung von Systemzuständen
DE2313186C3 (de)
DE3325497C2 (de)
DE19964049A1 (de) Schutzschaltung für ein Netzteil sowie diesbezügliches Netzteil
DE19503375C2 (de) Ansteuerschaltung für zwei in Serie geschaltete Transistoren
DE2927104C2 (de) Einrichtung zum Feststellen eines Störsignals
DE2716518A1 (de) Vorrichtung zur detektierung des gemeinsamen abweichens einer anzahl m elektrischer wechselsignale sowie verwendung der vorrichtung
DE3124073C2 (de) Verfahren und Anordnung zur Durchführung des Verfahrens zur digitalen Überwachung von definierten Stromzuständen oder diesen proportionalen Spannungsabfällen
EP0924833A1 (de) Differenzstromschutzeinrichtung mit einer Transduktorschaltung
DE1537898C (de) Prüfeinrichtung fur eine mehrere Kop pelstufen umfassende Koppelanordnung
DE2512660C3 (de) Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Prüf- und Belegungsstromkreisen
DE2356854C3 (de) Elektronischer Schalter
DE2157503C2 (de) Verfahren und Einrichtung zum ge sicherten Übertragen von Meldungen und/ oder Befehlen in Fernmelde bzw Fernbe dienungsanlagen, insbesondere Eisenbahn Sicherungsanlagen
DE2900631B1 (de) Sicherheits-Ausgabeschaltung
DE19512803C2 (de) Steuer- und Auswerteschaltung für Neigungsschalter

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8139 Disposal/non-payment of the annual fee