JP2000196569A

JP2000196569A - 残留遅延差検出装置及び方法、並びに無瞬断切替伝送装置

Info

Publication number: JP2000196569A
Application number: JP10373212A
Authority: JP
Inventors: Shigehiro Arai; 重浩荒井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2000-07-14

Abstract

(57)【要約】【課題】必要な遅延バッファの容量を削減することが
可能な無瞬断切替伝送装置を提供する。【解決手段】送信側からは、複数の伝送路の遅延差に
対応した互いに異なる遅延量が与えられた送信信号が、
与えた遅延量差のデータとともに送出される。これとと
もに、複数の送信信号には同一位相で識別信号が格納さ
れる。受信側では、複数の受信信号の識別信号の遅延
差、及び遅延量差のデータから算出された実際の位相差
の分だけ、遅延バッファで位相差を吸収する。実際の位
相差は通常の使用状態では、１フレーム以下である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、残留遅延差検出装
置及び方法並びに無瞬断切替伝送装置に関し、特に複数
の伝送路を伝搬して到来する複数の信号を無瞬断で切り
替える無瞬断切替伝送装置に関する。

【０００２】

【従来の技術】図１０に、従来の無瞬断切替方式の構成
を示す。図１０の無瞬断切替方式は、送信側装置におい
て、送信信号を分岐し両伝送路へ同一信号を送信してお
き、受信側装置において、両伝送路から受信する信号の
一方を選択するような冗長構成を持つ伝送路切替システ
ムに対して適用される。

【０００３】無瞬断切替を実現するため、図１０の構成
では、送信する信号にマルチフレームを設定する。伝送
される信号には既にフレームが設定されているが、マル
チフレームは、一連の所定の個数のフレームに対して設
定される。送信側では、両系へ同一信号を送信するため
の分岐部４０３の手前で、送信信号の各フレームの空き
タイムスロットにマルチフレーム生成回路４０１からの
マルチフレームパタンを挿入するマルチフレームパタン
挿入部４０２を有し、受信側は、両伝送路からの受信信
号に対して、マルチフレーム同期回路４０８、４０９に
て、マルチフレームの先頭位置を探索するため、それぞ
れマルチフレーム同期をとり、位相比較部４１０にて両
系の受信信号のマルチフレームとしての位相を比較し受
信端での相対遅延差を判定する。

【０００４】この遅延差を基に、遅延バッファ４１１、
４１２で各受信信号に与える遅延量を設定し、遅延バッ
ファ通過後の両系信号のマルチフレーム位相を一致させ
る。これにより、両伝送路間の遅延差を解消でき、選択
部４１３で両系の信号を切り替える時点でデータの欠落
や重複が生じることなく、即ち、無瞬断で切替を実行す
ることが可能となる。

【０００５】なお、図１０はＡ局からＢ局への信号のみ
に着目した構成図を示しており、双方向伝送路を持つ場
合には、Ｂ局からＡ局への信号も同様に、送信側、受信
側として必要な上記手段を同様に具備することにより、
Ａ−Ｂ局間の双方向通信における無瞬断切替が可能とな
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の無瞬断切替方式においては、受信側において用
いる遅延バッファ４１１、４１２のハードウェア規模が
大きくなってしまう。すなわち、遅延バッファ４１１、
４１２に必要となる容量は、想定される両系のルート距
離差の許容量に応じて決定される。例えば、１０００ｋ
ｍの距離差を吸収するためには、光ファイバ伝送の場
合、２５ｋｍ当たり約１フレーム（１２５μ秒）の遅延
が生じるため、４０フレーム分もの信号を蓄積する大容
量メモリが必要となる。このように、無瞬断切替装置の
実現に当たっては、吸収可能とする距離差に比例した分
だけのハードウェアを必要とするため、より少ない規模
で、如何に同等の吸収可能な距離差を実現可能とするか
が重要な課題となっている。

【０００７】しかも、従来技術においては、上記の大容
量の遅延バッファ４１１、４１２を２個必要としてい
る。一方で、従来の無瞬断切替方式では、受信点におい
て、伝送路遅延の結果、より遅れた系の信号を基準とし
て、より進んだ位相で受信する系に対して、距離差分の
遅延を与える方式である。従って、通常の使用形態で
は、片側の系（距離の長い方）は、他系（距離の短い
方）と比べ、メモリ容量をほとんど使っていない状態と
なっており、ハードウェアの無駄が生じている。しかし
ながら、一般的には、「どちらの系がどれだけ距離が長
いか」は、ネットワークの地理状況によって異なるた
め、無瞬断切替機能を具備する装置の構成としては、ど
ちらが長くても対応可能なように、両系に同じ分の大容
量バッファを持たせるのが通例となっている。従って、
従来方式のようなネットワーク個別に無駄となるバッフ
ァ容量を削減し、且つ汎用的な装置構成が、装置のハー
ドウェア削減のために不可欠である。

【０００８】本発明の目的は、以上の従来技術の問題点
を解決し、ハードウェア量の削減が可能な残留遅延差検
出装置及び方法並びに無瞬断切替伝送装置を提供するこ
とにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の残留遅延差検出装置は、複数の伝送路を介
して双方向伝送を行う２つの伝送装置の送信側から前記
複数の伝送路の各々に送出された同一の複数の送出信号
の受信側での遅延差を検出する残留遅延差検出装置であ
って、前記残留遅延差検出装置は、前記送信側に配置さ
れ、前記同一の複数の送出信号の各々を前記複数の伝送
路の各々につき予め定められた遅延量のみ遅延させる送
信遅延バッファと、前記送信側に配置され、前記送信遅
延バッファの出力の各々に、同時に予め定められた識別
信号を重畳するとともに、前記予め定められた遅延量の
値を格納する識別信号挿入部と、前記受信側に配置さ
れ、前記同一の複数の送出信号各々に格納された前記識
別信号の到来時間の差である第１の遅延差、前記予め定
められた遅延量の差である第２の遅延差、及び前記第１
の遅延差と前記第２の遅延差の差を算出する位相比較部
とを備えている。

【００１０】ここで、前記同一の複数の送出信号は、フ
レーム構成を有するディジタル信号であって、該フレー
ム構成の所定の位置に前記予め定められた識別信号が格
納されていてもよい。

【００１１】さらに、前記同一の複数の送出信号は、シ
ンクロナス・ディジタル・ハイアラキに準拠したフレー
ム構成を有するディジタル信号であって、前記予め定め
られた識別信号が前記フレーム構成のＪ１バイトに格納
されていてもよい。

【００１２】また、前記送信遅延バッファは、デュアル
ポートメモリを備えていることが望ましい。

【００１３】また、本発明の無瞬断切替伝送装置は、複
数の送出伝送路に対して同一の複数の送出信号を送出
し、複数の受信伝送路を介して到来した複数の受信信号
を受信する無瞬断切替伝送装置であって、前記同一の複
数の送出信号の各々を前記複数の送出伝送路の各々につ
き予め定められた遅延量のみ遅延させる送信遅延バッフ
ァと、前記第１及び第２の送信遅延バッファの出力の各
々に、同時に予め定められた識別信号を重畳するととも
に、前記予め定められた遅延量の値を格納する識別信号
挿入部と、前記同一の複数の送出信号各々に格納された
前記識別信号の到来時間の差である第１の遅延差を算出
する位相比較部と、を備え、前記予め定められた遅延量
は、前記第１の遅延差の近傍の値に設定される。

【００１４】さらに、上記本発明の無瞬断切替伝送装置
の、前記送信遅延バッファは、デュアルポートメモリを
備えていてもよい。

【００１５】さらに、前記複数の受信信号の各々に、入
力制御信号により指定される量の遅延を与える複数の受
信遅延バッファを備え、前記位相比較部はさらに、前記
予め定められた遅延量の差である第２の遅延差と前記第
１の遅延差との差を算出し、その結果を遅延差信号とし
て出力し、該遅延差信号が前記入力制御信号として用い
られることが望ましい。

【００１６】さらに、前記複数の受信遅延バッファの出
力信号の１つを選択出力する選択部を備えていてもよ
い。

【００１７】さらに、前記送信遅延バッファの出力にオ
ーバーヘッドを付加し、前記複数の受信信号からオーバ
ーヘッドを除去する伝送路終端部を備えていてもよい。

【００１８】また、前記同一の複数の送出信号及び前記
複数の受信信号は、フレーム構成を有するディジタル信
号であって、該フレーム構成の所定の位置に前記予め定
められた識別信号が格納されていてもよい。

【００１９】また、前記同一の複数の送出信号及び前記
複数の受信信号が、シンクロナス・ディジタル・ハイア
ラキに準拠したフレーム構成を有するディジタル信号で
あって、前記予め定められた識別信号が前記フレーム構
成のＪ１バイトに格納されていてもよい。

【００２０】本発明の残留遅延差検出方法は、複数の伝
送路を介して双方向伝送を行う２つの無瞬断切替伝送装
置の送信側から前記複数の伝送路の各々に送出された同
一の複数の送出信号の受信側での遅延差を検出する残留
遅延差検出方法であって、前記送信側で、前記同一の複
数の送出信号の各々を前記複数の伝送路の各々につき予
め定められた遅延量のみ遅延させる送信信号遅延工程
と、前記送信側で、前記送信信号遅延工程により得られ
た信号の各々に、同時に予め定められた識別信号を重畳
するとともに、前記予め定められた遅延量の値を格納す
る識別信号挿入工程と、前記受信側で、前記同一の複数
の送出信号各々に格納された前記識別信号の到来時間の
差である第１の遅延差、前記予め定められた遅延量の差
である第２の遅延差、及び前記第１の遅延差と前記第２
の遅延差の差を算出する位相比較工程とを含んでいる。

【００２１】また、前記同一の複数の送出信号は、フレ
ーム構成を有するディジタル信号であって、該フレーム
構成の所定の位置に前記予め定められた識別信号が格納
されていてもよい。

【００２２】さらに、前記同一の複数の送出信号は、シ
ンクロナス・ディジタル・ハイアラキに準拠したフレー
ム構成を有するディジタル信号であって、前記予め定め
られた識別信号が前記フレーム構成のＪ１バイトに格納
されていてもよい。

【００２３】以上述べたように、本発明の残留遅延差検
出装置及び方法では、送信側で複数の伝送路の遅延差を
補償するために、複数の送信信号の各々に与えた遅延量
を考慮しつつ受信信号間の遅延差を測定しているため、
実際の遅延差を正確に求めることが可能となる。また、
本発明の無瞬断切替伝送装置では、残留遅延差検出装置
で検出した遅延補償後の実際の遅延差のみを補償する。
実際の遅延差は１フレーム以下であるため、遅延バッフ
ァの容量削減が可能である。

【００２４】

【発明の実施の形態】本発明の無瞬断切替伝送装置の基
本構成及びその動作を図１及び図２を用いて説明する。

【００２５】図１は、図２に示す伝送路の冗長構成を前
提とした、本実施例による無瞬断切替伝送装置の構成を
示す。無瞬断切替伝送装置は、送信位相制御部１、マル
チフレームパタン挿入部２、３、マルチフレーム生成部
４、位相比較部５、伝送路終端部６、７、遅延バッファ
８、９及び選択部１０から構成される。

【００２６】送信信号が入力される送信位相制御部１
は、内部に送信信号遅延バッファを有し、この送信信号
遅延バッファに書き込まれた送信信号に対して、互いに
異なる２通りの位相で読み出し出力する。送信位相制御
部１から出力され、互いに異なる位相を持つ送信信号
は、それぞれ、マルチフレームパタン挿入部２、３、及
び伝送路終端部６、７を介して各伝送路へ送出される。
マルチフレームは、送信信号を構成する一連の数フレー
ムから構成される。マルチフレームを構成する各フレー
ムにはマルチフレームに関わる情報であるマルチフレー
ムパタンを格納するための領域が確保される。

【００２７】ここで、２通りの送信位相は、ｎフレーム
分の差をつけており、この位相差ｎフレームは、受信側
における位相比較部５で計測される両ルートの位相差に
基づいて設定される。マルチフレームパタン挿入部２、
３では、マルチフレームパタン生成部４より通知される
マルチフレーム同期パタン及び両系の送信信号に対する
送信位相差（フレーム数）に関する情報から成るマルチ
フレームパタンを送信信号の各フレームに対して順次挿
入する。なお、マルチフレームパタンは、各送信信号に
対し、同一タイミングで挿入するものとする。このた
め、送信信号間に位相差がある場合、送信信号に対して
は互いに異なる位相で挿入されることとなる。

【００２８】位相比較部５は、両伝送路からの受信信号
に対して、マルチフレーム同期を確立し、マルチフレー
ムに基づいた両受信信号間の位相差を検出する。マルチ
フレームで見た位相差には、受信信号間の実際の位相差
に送信側で付加した遅延量の差が含まれている。そこ
で、実際の位相差を求めるため、マルチフレームによる
位相差とともに、受信信号から送信側で付与された送信
位相差に関する情報を抽出する。位相に関するこれら２
つの情報の差分を求めることにより、両受信信号間の実
際の位相差の算出が可能になる。この実際の位相差をフ
レーム単位に丸めた値をマルチフレーム生成部４へ通知
する。また、各受信信号は、それぞれの遅延バッファ
８、９に書き込まれ、位相比較部５で検出した受信信号
間の実際の位相差に基づいて、各遅延バッファ６、７よ
り受信信号を互いに同一位相となるように読み出し、選
択部１０へ入力される。

【００２９】このようにして、送信位相制御部１におい
て、両ルートへ送信する送信信号に対し、予め両ルート
の遅延差に対応した異なる位相で送信することにより、
各ルートの距離差とは無関係に、受信側での受信位相差
を１フレーム以内に抑えることが可能となり、各受信信
号に対して必要となる遅延バッファは１フレーム分のみ
となる。従来方式では、伝送路の距離差を吸収する遅延
バッファを各受信信号に対応して２個配備していたが、
本発明による無瞬断切替方式では、従来技術で用いてい
た遅延バッファを１個送信側に持たせ（送信位相制御部
１に相当）、受信側に１フレーム分の遅延バッファを２
個（遅延バッファ８、９に相当）持つ構成で実現するた
め、送信側、受信側トータルで必要な遅延バッファのメ
モリ容量が従来比で約１／２、正確には、従来の１／２
に２フレーム分を加えたものとなる。

【００３０】

【実施例】以下に図面を参照して本発明の第１の実施例
の構成を説明する。図３を参照すると、本実施例の無瞬
断切替伝送装置は、送信位相制御部２０１、Ｊ１バイト
挿入部２０２、２０３、６４マルチフレーム生成部２０
４、位相比較部２０５、ＳＯＨ終端部２０６、２０７、
遅延バッファ２０８、２０９、選択部２１０から構成さ
れる。

【００３１】本実施例は、本発明による無瞬断切替方式
をシンクロナス・ディジタル・ハイアラキ（ＳＤＨ）伝
送システムにおける高次群パス（ハイオーダーパス）の
ルートダイバシティに対して適用した場合を想定してい
る。

【００３２】また、本実施例の前提として、マルチフレ
ームを構成するフレーム数を６４とし、マルチフレーム
を構成する各ＳＤＨフレームのパス・オーバーヘッド
（ＰＯＨ）のＪ１バイトにマルチフレーム内での該当Ｓ
ＤＨフレームの位相を示すマルチフレームパタンを挿入
する。

【００３３】送信位相制御部２０１は、伝送路へ送信す
る信号（高次群パス）を入力し、位相比較部２０５から
の指示に基づいて、２通りの位相で入力信号を読み出す
ことにより、それぞれ異なる位相を持つ信号をＪ１バイ
ト挿入部２０２、２０３へ出力する。Ｊ１バイト挿入部
２０２、２０３は、送信位相制御部２０１から入力する
送信信号のＪ１バイトの位置に、６４マルチフレーム生
成部２０４より通知されるＪ１バイトの値を挿入する。
６４マルチフレームパタン生成部２０４は、６４フレー
ム周期で、Ｊ１バイト値として、マルチフレーム同期パ
タン、及び送信位相制御部２０１から通知される送信位
相情報をＪ１バイト挿入部２０２、２０３へ通知する。
ここで、各Ｊ１バイト挿入部２０２、２０３へ通知する
Ｊ１バイト値は、同一周期・同一位相で且つ同一パタン
であるものとする。Ｊ１バイト挿入部２０２、２０３で
Ｊ１バイトが挿入された送信信号は、ＳＯＨ終端部２０
６、２０７において、さらにセクション・オーバーヘッ
ド（ＳＯＨ）が付加され伝送路へ送出される。逆に、伝
送路より受信するＳＤＨ信号に対しては、ＳＯＨを取り
出し、このＳＯＨを用いてフレーム同期の確立、伝送路
のエラー監視等のオーバーヘッド処理を行う。なお、Ｓ
ＯＨ終端部で取りだしたＳＯＨは下流側へは流さず、終
端する。

【００３４】位相比較部２０５は、ＳＯＨ終端後の受信
信号（高次群パス）それぞれに対して、Ｊ１バイトを監
視し、マルチフレーム同期を確立しマルチフレーム位相
を検出する。また同時に、Ｊ１バイトより送信側で付加
された送信位相情報を抽出し、両者のマルチフレーム位
相差と送信位相情報から、実際の位相差を検出する。さ
らに、位相比較部２０５は、求めた実際の位相差から、
遅延バッファ２０８、２０９に対してそれぞれの書き込
み位相を通知するとともに、同時に実際の位相差をフレ
ーム単位の情報に丸め込み送信位相制御部２０１に通知
する。遅延バッファ２０８、２０９は、ＳＯＨ終端後の
受信信号（高次群パス）を、位相比較部２０５から通知
される書き込み位相情報に基づいて書き込む（バッファ
リングする）。また、遅延バッファ２０３、２０４は、
書き込まれた信号を互いに同一位相で読み出し、選択部
２１０へ送出する。ここで、遅延バッファ２０３、２０
４のメモリ容量はそれぞれ１フレーム分とする。選択部
２１０は、現用・予備を切り替えるための選択機能を有
する。

【００３５】次に、図４を参照して、図３に示す送信位
相制御部２０１の構成を説明する。図４において、デュ
アルポートメモリ３０１は、３２フレーム分のメモリ容
量を有し、片側のポートを入力する送信信号に対する書
き込み用に、他のポートを書き込まれた送信信号に対す
る読み出し用に使用する。フレームカウンタ３０８及び
書込用マルチフレームカウンタ３０３の指示に基づい
て、入力する送信信号をデュアルポートメモリ３０１に
書き込む。

【００３６】デュアルポートメモリ３０１の読み出し、
書き込み動作のタイミングを図ＸＸに示す。図ＸＸで、
信号中に書き込んだ記号ＤＹＹＸは、ＹＹマルチフレー
ムのＸバイト目のデータを示す。例えばＤ６４１は、マ
ルチフレームの第６４フレームの１バイト目のデータを
表す。また、図ＸＸでは、デュアルポートメモリをＤＰ
Ｍと略記している。図ＸＸに示した例では、デュアルポ
ートメモリ３０１に入力Ｄ１１、Ｄ１２〜Ｄ１ｎ（マル
チフレームの２フレーム目データ）が書き込まれている
タイミングで、Ｓ／Ｐ３０２の０系側出力は、マルチフ
レームの６１フレーム目のデータを、また、Ｓ／Ｐ３０
２の１系側出力は、マルチフレームの６４フレームの目
データを読み出している。つまり、この例では、入力デ
ータに対して、０系伝送路への出力は、５フレーム分遅
延して出力され、１系伝送路への出力は、２フレーム分
遅延して出力されている。

【００３７】なお、タイミングチャートには記載が無い
が、送信位相制御部３０９は、位相比較部２０５より、
「０系のほうが３フレーム進んでいる」といった情報を
受け取り、０系側の出力を１系より３フレーム分遅延さ
せるよう２つのマルチフレームカウンタ３０４、３０５
の位相を制御している。（デュアルポートメモリ３０１
への書き込み位相を基準に言えば、１側に２フレーム、
０系側に５フレームの遅延が与えられている。）図４中、フレームカウンタ３０８は、フレームを構成す
るタイムスロット（ビットまたはバイト）をカウントす
る機能を有する。本実施例で想定する送受信信号は、フ
レーム構成を有しているため、フレーム内のオーバーヘ
ッドのフレーム先頭に対する位置が予め定められてい
る。従って、フレームカウンタ３０８の値により、Ｊ１
バイトの位置を知ることができる。また、マルチフレー
ムカウンタ３０３は、複数フレームで構成されるマルチ
フレーム内のフレームをカウントする。本実施例では１
マルチフレームは６４フレームから構成されているた
め、マルチフレームカウンタ３０３は６４進カウンタに
より構成される。マルチフレームカウンタ３０３のカウ
ント値を参照することにより、マルチフレーム中のどの
フレームを見ているかがわかる。従って、図８に示すよ
うにマルチフレーム内の各フレームのＪ１バイトに挿入
するデータを、各フレームの位相により定めておけば、
所定のデータを抽出することができる。

【００３８】本実施例において、フレームカウンタ３０
８は、入力される送信信号のフレーム位相に同期してお
り、書込用マルチフレームカウンタ３０３は、フレーム
カウンタ３０８と同期しているが、マルチフレーム位相
は任意で動作しているものとする。送信位相判定部３０
９は、図３における位相比較部２０５からの位相情報を
入力とし、書き込み用マルチフレームカウンタ３０３の
マルチフレーム位相を基準として、０系送信用マルチフ
レームカウンタ３０４、１系マルチフレームカウンタ３
０５に対して、それぞれの動作すべきマルチフレーム位
相情報を通知する。０系送信用マルチフレームカウンタ
３０４、１系マルチフレームカウンタ３０５は、送信位
相判定部３０９から指示される位相に基づいて動作す
る。一方で、デュアルポートメモリ３０１の読み出し側
は、書き込まれた送信信号に対して、「フレームカウン
タ３０８と０系送信用マルチフレームカウンタ３０
４」、及び「フレームカウンタ３０８と１系マルチフレ
ームカウンタ３０５」の書き込み位相に対する２種類の
読出位相に基づいて、０／１タイミング生成部３０７か
らのタイミングパルスに従い交互に読み出し、さらに、
Ｓ／Ｐ部３０２において２系統の読み出し位相を持つ各
信号をパラレル展開し、０系伝送路へ送信するための送
信信号と１系伝送路へ送信するための送信信号を生成す
る。

【００３９】なお、上記実施例では、６４フレームで１
つのマルチフレームを構成すると仮定したが、一般に
は、ｎマルチフレーム（ｎは１以上の整数）とすること
ができる。また、送信位相制御部２０１で持つべきメモ
リ容量は、伝送路位相差を吸収可能とする最大距離差に
基づいて決定されるべきであり、上記例で３２フレーム
分としてあるのは、位相吸収可能な最大距離差を、２５
ｋｍ当たり１フレームの遅延があるものとして計算し、
８００ｋｍ以下と想定しているためである。また、最大
距離差をマルチフレーム数の半分以下と設定したのは、
両系の受信信号に対してマルチフレーム位相を相対的に
比較し、信号の進み・遅れの検出を装置が自動的に行う
ことを可能とするためには、マルチフレームの半分以下
までであることに基づいている。

【００４０】また、図４におけるデュアルポートメモリ
３０１については、必ずしもデュアルポートメモリであ
る必要はなく、シングルポートであっても、読み出し、
及び書き込みを時分割で行い、ポートをシェアすること
により、同等の機能を実現することができる。

【００４１】次に図３に示す第１の実施例における送信
側の動作を図６、図７及び図８に示すタイムチャート及
び図を使用して説明する。なお、ここでは説明の便宜
上、１系側ルートのほうが、０系側ルートよりも３フレ
ーム＋α（αは１フレーム以下でビット単位の値）分距
離が長いものとする。

【００４２】図６は、図３における送信位相制御部２０
１に入力される送信信号の位相を「書込位相」として示
しており、Ｊ１バイト挿入部２０２へ出力される信号の
位相を「０系送信用読出位相」として、Ｊ１バイト挿入
部２０３へ出力される信号の位相を「１系送信用読出位
相」として示している。

【００４３】位相比較部２０５から送信位相制御部２０
１へ通知される位相情報は、「系情報」として、より進
んでいる位相を持つ信号が０系であるか、１系であるか
を示す情報と、その相対位相差（フレーム単位）により
構成され、初期値は、「０系・０（０フレーム）」であ
るとする。

【００４４】送信位相制御部２０１は、この位相情報に
基づいて、より遅れている系への出力信号として、「書
込位相」に対して初期値として２フレーム分の遅延を与
える。逆に、より位相が進んでいる系への出力信号に対
しては、「書込位相」に対して、２フレーム＋相対位相
差分の遅延を与える。初期値が「０系・０フレーム」で
あることから、送信位相制御部２０１より出力される２
系統の出力信号の位相は、図６の初期状態に示すよう
に、両系統ともに「書込位相」に対して２フレームの遅
延が与えられ、両者の出力位相は一致している。

【００４５】６４マルチフレーム生成部２０４では、図
８に示すマルチフレーム構成を前提とし、「同期パタ
ン」（固定値）、「０系送信位相情報」、「１系送信位
相情報」を６４フレーム周期で図８に示す情報をフレー
ム毎にＪ１バイト挿入部２０２、２０３に対して、挿入
すべきＪ１バイト値として通知する。ここで、「０系送
信位相情報」、「１系送信位相情報」は、現在、送信位
相制御部２０１で各系の信号に対して与えられている遅
延量を示す。

【００４６】初期状態においては、Ｊ１バイト挿入部２
０２、２０３では、「０系送信位相情報」＝２、「１系
送信位相情報」＝２と等しい値に設定して、マルチフレ
ームパタンが挿入され、ＳＯＨ終端部２０６、２０７を
介して伝送路へ送出される。

【００４７】以上のようにして送信されてくる信号に対
して、受信側では、ＳＯＨ終端部２０６、２０７でＳＯ
Ｈを終端後、位相比較部２０５において、両伝送路から
受信するパスに対して、Ｊ１バイトをモニタし、マルチ
フレーム同期を確立する。さらに、両者のマルチフレー
ム位相を比較することにより、伝送路の距離差を３フレ
ーム＋αと判定する。さらに、マルチフレームパタンか
ら、「０系送信位相情報」＝２、「１系送信位相情報」
＝２を抽出し、両者が同じ値であることから、実際の位
相差も３フレーム＋αであると判定し、送信位相制御部
２０１に対して、位相情報として、「０系・３フレー
ム」を通知する。これを通知された送信位相制御部２０
１は、図６の位相判定後として示すように、「書込位
相」に対して、０系への送信信号に２＋３＝５フレー
ム、１系への送信信号に２フレーム分の遅延を与える。
このようにして、送信側で両系への送信信号に対して付
加される遅延量が、初期状態から変化したため、６４マ
ルチフレーム生成部２０４においても、マルチフレーム
パタンが「０系送信位相情報」＝５、「１系送信位相情
報」＝２に更新される。

【００４８】さらに、受信側においては、マルチフレー
ム位相の比較において、相変わらず伝送路の距離差を３
フレーム＋αと判定している一方で、マルチフレームパ
タンから抽出される送信位相情報が、「０系送信位相情
報」＝５、「１系送信位相情報」＝２に変化するため、送信位相差「０系送信位相情報」−「１系送信位相情
報」＝５−２＝３を計算し、両系から受信する信号の実際の位相差を「伝送路の距離差」＝３フレーム＋α 「送信側で与えられている遅延差」＝３より、実際の位相差を「伝送路の距離差」−「送信側で与えられている遅延差」＝｛３フレーム＋α｝−３＝α と認識する。

【００４９】ここで、位相差αは、１フレーム以内であ
ることから、受信側の遅延バッファ２０８、２０９で吸
収可能な範囲であることから、位相合わせ動作を行い、
各遅延バッファ２０８、２０９の出力信号は互いに同位
相で出力し、選択部２１０へ送出する。

【００５０】以上に示すような送信側〜受信側間の位相
合わせ動作により、選択部２１０に入力される両系の受
信信号の位相が一致する。従って、このような位相合わ
せが完了した状態では、選択部２１０において、両系の
信号を切り替える動作に伴って、ビットの重複や欠落を
生じることがなくなり、無瞬断切替が実現される。

【００５１】引き続き、本発明の第２の実施例につき説
明する。第２の実施例の基本的構成は上記第１の実施例
と同じであるが、送信側における遅延挿入単位（上記実
施例では１フレーム単位）、及びそれに伴い、受信側に
対してマルチフレームパタンを用いて通知する送信側に
おける遅延挿入情報の単位（上記実施例では１フレーム
単位）を変更している。

【００５２】第２の実施例で用いる各フレームに挿入す
るマルチフレームパタンの構成を図９に示す。第１の実
施例との相違は、フレーム単位の位相情報（Ｂｙｔｅ
２、Ｂｙｔｅ３）に加えて、ビット単位の情報を追加し
ている点にある。

【００５３】図９のマルチフレームパタンを前提とした
場合の構成は、先の実施例と同様に、図３を用いて説明
することができる。また、基本的な動作も同様である
が、以下では、その相違点を説明する。

【００５４】位相比較部２０５では、検出した位相差を
フレーム単位の情報に丸め込んで、送信位相制御部２０
１へ通知していたが、本例では、マルチフレーム位相の
比較結果をビット単位の情報として、送信位相制御部２
０１へ通知する。送信位相制御部２０１では、このビッ
ト単位の位相情報に基づいて、各系へ出力する送信信号
に対してビット単位で遅延を与える。同様に、送信位相
制御部２０１から６４マルチフレーム生成部２０４へ通
知する送信位相情報も、ビット単位の遅延量とする。

【００５５】こうして、６４マルチフレーム生成部２０
４は、送信位相制御部２０１から通知されるビット単位
の遅延情報を基に、図９に示すフォーマットでマルチフ
レームパタンを生成し、Ｊ１バイト挿入部２０２、２０
３へ通知する。

【００５６】このように、本実施例では、送信位相制御
部２０１で挿入する遅延をビット単位としており、これ
に合わせ、マルチフレームパタンを用いて送信側から受
信側へ通知する位相情報もビット単位の情報とすること
により、先の実施例では受信側に必要な遅延バッファ２
０８、２０９は１フレーム分の容量を必要としていたの
に対して、本実施例では、さらに受信側の遅延バッファ
の容量を削減することができ、具体的には、伝送路の揺
らぎを考慮した数ビット〜数十ビット程度の容量で済む
という効果が得られ、ハードウェア規模をさらに削減す
ることができる。

【００５７】

【発明の効果】以上説明したように、本発明は、以下に
記載するような効果を奏する。すなわち、本発明におい
ては、冗長系を構成する送信側の各系への分岐点に、両
系ルートの距離差を吸収するために必要な大容量の送信
信号遅延バッファ（送信位相制御部）を１個配置し、１
個の送信信号遅延バッファから各系に対して送信する信
号の出力位相を２系統生成する構成とした。このため、
受信側で必要となる各系の遅延バッファに必要となるメ
モリ容量を１フレーム分以内の容量に抑えることがで
き、無瞬断切替を実現するために必要な総メモリ容量を
従来比で約２分の１に削減される。

【００５８】さらに、本発明においては、マルチフレー
ムパタンの挿入ポイントを送信側遅延バッファの後段
（送信信号分岐後）に配備している。このため、送信側
で挿入される遅延量とは独立に各ルートの距離差（遅延
差）を認識することができ、且つ、送信側分岐点に配備
した遅延バッファで与えている遅延量をマルチフレーム
パタンに埋め込み受信側に対して通知する手段を持つた
め、受信信号間の実際の位相差を、装置が自動的に検出
することが可能となる。

【図面の簡単な説明】

【図１】本発明の無瞬断伝送装置の基本構成を表す図
である。

【図２】本発明の無瞬断伝送装置を接続して構成され
る冗長構成の伝送系の構成を示す図である。

【図３】本発明の第１の実施例による無瞬断伝送装置
の構成を表す図である。

【図４】送信位相制御部の構成を示す図である。

【図５】デュアルポートメモリへの入出力信号のタイ
ミングを表す図である。

【図６】送信位相制御部への入出力信号のタイミング
を表す図である。

【図７】遅延バッファへの入出力信号のタイミングを
表す図である。

【図８】マルチフレームを構成する各フレームに格納
されるマルチフレームパタンを示す図である。

【図９】本発明の第２の実施例で用いるマルチフレー
ムパタンを示す図である。

【図１０】従来の無瞬断伝送装置を接続して成る冗長
構成の伝送系を示す図である。

【符号の説明】

１送信位相制御部２、３マルチフレームパタン挿入部４マルチフレーム生成部５位相比較部６、７伝送路終端部８、９遅延バッファ１０選択部２０１送信位相制御部２０２、２０３Ｊ１バイト挿入部２０４６４マルチフレーム生成部２０５位相比較部２０６、２０７ＳＯＨ終端部２０８、２０９遅延バッファ２１０選択部３０１デュアルポートメモリ３０２Ｓ／Ｐ３０３書込用マルチフレームカウンタ３０４０系送信用マルチフレームカウンタ３０５１系送信用マルチフレームカウンタ３０６選択部３０７０／１タイミング生成部３０８フレームカウンタ３０９送信位相判定部４０１マルチフレーム生成回路４０２マルチフレームパタン挿入部４０３分岐部４０４、４０５、４０６、４０７伝送路終端部４０８、４０９マルチフレーム同期回路４１０制御部４１１、４１２遅延バッファ４１３選択部

Claims

【特許請求の範囲】

【請求項１】複数の伝送路を介して双方向伝送を行う
２つの伝送装置の送信側から前記複数の伝送路の各々に
送出された同一の複数の送出信号の受信側での遅延差を
検出する残留遅延差検出装置であって、前記残留遅延差検出装置は、前記送信側に配置され、前記同一の複数の送出信号の各
々を前記複数の伝送路の各々につき予め定められた遅延
量のみ遅延させる送信遅延バッファと、前記送信側に配置され、前記送信遅延バッファの出力の
各々に、同時に予め定められた識別信号を重畳するとと
もに、前記予め定められた遅延量の値を格納する識別信
号挿入部と、前記受信側に配置され、前記同一の複数の送出信号各々
に格納された前記識別信号の到来時間の差である第１の
遅延差、前記予め定められた遅延量の差である第２の遅
延差、及び前記第１の遅延差と前記第２の遅延差の差を
算出する位相比較部とを備えていることを特徴とする残
留遅延差検出装置。
【請求項２】請求項１記載の残留遅延差検出装置であ
って、前記同一の複数の送出信号が、フレーム構成を有
するディジタル信号であって、該フレーム構成の所定の
位置に前記予め定められた識別信号が格納されることを
特徴とする残留遅延差検出装置。
【請求項３】請求項１記載の残留遅延差検出装置であ
って、前記同一の複数の送出信号が、シンクロナス・デ
ィジタル・ハイアラキに準拠したフレーム構成を有する
ディジタル信号であって、前記予め定められた識別信号
が前記フレーム構成のＪ１バイトに格納されることを特
徴とする残留遅延差検出装置。
【請求項４】請求項１乃至請求項３のいずれかの請求
項に記載された残留遅延差検出装置であって、前記送信
遅延バッファが、デュアルポートメモリを備えているこ
とを特徴とする残留遅延差検出装置。
【請求項５】複数の送出伝送路に対して同一の複数の
送出信号を送出し、複数の受信伝送路を介して到来した複数の受信信号を受
信する無瞬断切替伝送装置であって、前記無瞬断切替伝送装置は、前記同一の複数の送出信号の各々を前記複数の送出伝送
路の各々につき予め定められた遅延量のみ遅延させる送
信遅延バッファと、前記第１及び第２の送信遅延バッファの出力の各々に、
同時に予め定められた識別信号を重畳するとともに、前
記予め定められた遅延量の値を格納する識別信号挿入部
と、前記同一の複数の送出信号各々に格納された前記識別信
号の到来時間の差である第１の遅延差を算出する位相比
較部と、を備え、前記予め定められた遅延量は、前記第１の遅延差の近傍
の値に設定されることを特徴とする無瞬断切替伝送装
置。
【請求項６】請求項５記載の無瞬断切替伝送装置であ
って、前記送信遅延バッファが、デュアルポートメモリ
を備えていることを特徴とする無瞬断切替伝送装置。
【請求項７】請求項５又は請求項６のいずれかの請求
項に記載された無瞬断切替伝送装置であって、前記無瞬断切替伝送装置はさらに、前記複数の受信信号
の各々に、入力制御信号により指定される量の遅延を与
える複数の受信遅延バッファを備え、前記位相比較部はさらに、前記予め定められた遅延量の
差である第２の遅延差と前記第１の遅延差との差を算出
し、その結果を遅延差信号として出力し、該遅延差信号が前記入力制御信号として用いられること
を特徴とする無瞬断切替伝送装置。
【請求項８】請求項７記載の無瞬断切替伝送装置であ
って、前記無瞬断切替伝送装置はさらに、前記複数の受
信遅延バッファの出力信号の１つを選択出力する選択部
を備えていることを特徴とする無瞬断切替伝送装置。
【請求項９】請求項５乃至請求項８のいずれかの請求
項に記載された無瞬断切替伝送装置であって、前記無瞬断切替伝送装置はさらに、前記送信遅延バッフ
ァの出力にオーバーヘッドを付加し、前記複数の受信信
号からオーバーヘッドを除去する伝送路終端部を備えて
いることを特徴とする無瞬断切替伝送装置。
【請求項１０】請求項５乃至請求項８のいずれかの請
求項に記載された無瞬断切替伝送装置であって、前記同一の複数の送出信号及び前記複数の受信信号が、
フレーム構成を有するディジタル信号であって、該フレ
ーム構成の所定の位置に前記予め定められた識別信号が
格納されることを特徴とする無瞬断切替伝送装置。
【請求項１１】請求項５乃至請求項８のいずれかの請
求項に記載された無瞬断切替伝送装置であって、前記同一の複数の送出信号及び前記複数の受信信号が、
シンクロナス・ディジタル・ハイアラキに準拠したフレ
ーム構成を有するディジタル信号であって、前記予め定
められた識別信号が前記フレーム構成のＪ１バイトに格
納されることを特徴とする残留遅延差検出装置。
【請求項１２】複数の伝送路を介して双方向伝送を行
う２つの無瞬断切替伝送装置の送信側から前記複数の伝
送路の各々に送出された同一の複数の送出信号の受信側
での遅延差を検出する残留遅延差検出方法であって、前記残留遅延差検出方法は、前記送信側で、前記同一の複数の送出信号の各々を前記
複数の伝送路の各々につき予め定められた遅延量のみ遅
延させる送信信号遅延工程と、前記送信側で、前記送信信号遅延工程により得られた信
号の各々に、同時に予め定められた識別信号を重畳する
とともに、前記予め定められた遅延量の値を格納する識
別信号挿入工程と、前記受信側で、前記同一の複数の送出信号各々に格納さ
れた前記識別信号の到来時間の差である第１の遅延差、
前記予め定められた遅延量の差である第２の遅延差、及
び前記第１の遅延差と前記第２の遅延差の差を算出する
位相比較工程とを含んでいることを特徴とする残留遅延
差検出方法。
【請求項１３】請求項１２記載の残留遅延差検出方法
であって、前記同一の複数の送出信号が、フレーム構成
を有するディジタル信号であって、該フレーム構成の所
定の位置に前記予め定められた識別信号が格納されるこ
とを特徴とする残留遅延差検出方法。
【請求項１４】請求項１２記載の残留遅延差検出装置
であって、前記同一の複数の送出信号が、シンクロナス
・ディジタル・ハイアラキに準拠したフレーム構成を有
するディジタル信号であって、前記予め定められた識別
信号が前記フレーム構成のＪ１バイトに格納されること
を特徴とする残留遅延差検出方法。