JPWO2002056513A1 - パスエラー監視方法及びその装置 - Google Patents
パスエラー監視方法及びその装置 Download PDFInfo
- Publication number
- JPWO2002056513A1 JPWO2002056513A1 JP2002557051A JP2002557051A JPWO2002056513A1 JP WO2002056513 A1 JPWO2002056513 A1 JP WO2002056513A1 JP 2002557051 A JP2002557051 A JP 2002557051A JP 2002557051 A JP2002557051 A JP 2002557051A JP WO2002056513 A1 JPWO2002056513 A1 JP WO2002056513A1
- Authority
- JP
- Japan
- Prior art keywords
- byte
- path
- predetermined byte
- error
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 242
- 230000005540 biological transmission Effects 0.000 claims abstract description 82
- 238000004891 communication Methods 0.000 claims abstract description 60
- 230000001360 synchronised effect Effects 0.000 claims abstract description 10
- 238000003780 insertion Methods 0.000 claims description 94
- 230000037431 insertion Effects 0.000 claims description 94
- 238000012937 correction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 9
- 239000000284 extract Substances 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 1
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
Abstract
本発明は、伝送情報のオーバーヘッド内の第１所定バイトに挿入した誤り検出符号を用いて同期網の通信パスのエラーを監視するパスエラー監視方法において、送信側で伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号を伝送情報のオーバーヘッド内の前記第１所定バイトとは異なる第２所定バイトに挿入して送信し、受信側で受信した伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号と受信した伝送情報の第２所定バイトとを比較して送受信間の通信パスのエラーを監視するよう構成することで、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認でき、冗長通信路部分より前で発生したエラーにより無用な冗長通信路の切替を防止できる。
Description
技術分野
本発明は、パスエラー監視方法及びその装置に関し、通信路におけるエラーを適切に監視するパスエラー監視方法及びその装置に関する。
背景技術
通信の重要性が高くなるにつれ、品質の高い通信路が、安定的に提供されることへの要望が、強くなりつつある。そのため、通信路を冗長構成とするようなシステムが、一般的に採用され、また、通信路におけるエラーを適切に監視し、エラーを極力排除することが、重要になってきている。
近年、特に中継網においては、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）というインタフェースを用いることが同期網としては主流となっており、北米ではＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）として採用されている。ＳＤＨは、パス単位でのクロスコネクトや切り替えを行っている。
例えばＳＤＨのＳＴＭ−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｍｏｄｕｌｅ Ｌｅｖｅｌ １）インタフェース（１５５Ｍｂｐｓ）について図１に示す。ＳＴＭ−１インタフェースではＡＵ（Ａｄｍｉｓｔｒａｔｉｖｅ Ｕｎｉｔ）４を一つ、またはＡＵ３を３つ収容可能であり、図１ではＡＵ３を３つ収容する場合について示している。ＶＣ３（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ ３）＋ＦＳ（Ｆｉｘｅｄ Ｓｔａｆｆｂｙｔｅ）にＡＵＰＴＲ（ＡＵポインタ）を付加したものがＡＵ３であり、３つのＡＵ３はバイトインタリーブ多重される。なお、図中、ＳＯＨ（Ｓｅｃｔｉｏｎ ＯｖｅｒＨｅａｄ）内の破線×印は未使用である。
図中、ＳＯＨ内のＨ１，Ｈ２，Ｈ３バイトよりなるＡＵＰＴＲは、個々のＶＣ３＋ＦＳのフレーム、この場合はＳＯＨに対する相対位相（位置）を示し、具体的にはＰＯＨ（Ｐａｓｓ ＯｖｅｒＨｅａｄ）のＪ１バイトの位置が示される。また、ＰＯＨ内のＢ３バイトを用いて、パスのエラー監視を行っている。
図１の各ＶＣ３（＋ＦＳ）は、送信側のパス終端点において、図２（Ａ），（Ｂ）に梨地で示すような演算範囲で、ＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｐａｒｉｔｙ）を演算し、次フレームのＰＯＨのＢ３バイトに、その演算結果を挿入する。なお、図２（Ａ）はＳＤＨのＶＣ３の場合を示し、図２（Ｂ）はＳＯＮＥＴのＳＴＳ−１の場合を示している。
受信側のパス終端点において、送信側と同様のＢＩＰ演算を行い、その演算結果と受信したＢ３バイトを比較して、パス単位での通信路のエラーを監視している。ＢＩＰ演算は、図２（Ａ），（Ｂ）の演算範囲をバイト（８ビット）単位に区切り、各バイトの最下位ビットｂ０の偶パリティ演算結果をＢ３バイトの最下位ビットｂ０に挿入する。他のビットｂ１〜ｂ７についても、同様の処理を行う。また、あくまでＢ３バイトの挿入は、パス終端点の伝送装置のみであり、通信路の途中でパスのクロスコネクトや、切り替えを実施する伝送装置では、Ｂ３バイトの挿入は行わない。
伝送装置内の信号処理においては、２ｎ（多くは８）ビットのパラレル処理を行う部位が多数存在する。このパラレル処理をしている部分で例えば短絡等により、あるビットを処理している部分が”０”または”１”固定となるような故障が発生した場合に、通常のＢＩＰ演算では検出できないという第１の問題があった。
また、図３に示すように伝送装置Ａ，Ｂ，Ｃ，Ｄが接続されたネットワークにおいて、伝送装置Ｂ，Ｃ間は例えばＢＬＳＲ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ Ｌｉｎｅ Ｓｗｉｔｃｈｅｄ Ｒｉｎｇ：光双方向リング切り替え方式）等の冗長通信路で構成されている。ここで、伝送装置Ａ，Ｄにパス終端点が存在し、途中の伝送装置Ｂ，ＣはＢ３バイトをモニタし、パスエラー検出によるパス切替を行う。伝送装置Ａ，Ｂ間でエラーが発生した場合は、本来伝送装置Ｃでパス切替を行っても復旧できないために切替は必要ないが、実際には伝送装置Ｂ，Ｃ間の冗長通信路の遅延差により、伝送装置Ｃでのパスエラー検出にタイムラグが生じ、現用の通信路で先にエラーを検出した場合、まだエラーを検出していない予備の通信路に切り替えるという不要なパス切替が発生してしまう。この不要なパス切替は必要がないにも拘わらず管理者にシステム不具合として通知されるという第２の問題があった。
発明の開示
本発明は、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認でき、通信途中のパラレル処理をしている部分で、”０”または”１”固定となるような故障が発生しても、その故障を検出することが可能となるパスエラー監視方法及びその装置の提供を総括的な目的とする。
この目的を達成するため、本発明は、伝送情報のオーバーヘッド内の第１所定バイトに挿入した誤り検出符号を用いて同期網の通信パスのエラーを監視するパスエラー監視方法において、送信側で伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号を伝送情報のオーバーヘッド内の前記第１所定バイトとは異なる第２所定バイトに挿入して送信し、受信側で受信した伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号と受信した伝送情報の第２所定バイトとを比較して送受信間の通信パスのエラーを監視するよう構成される。
このようなパスエラー監視方法によれば、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認でき、冗長通信路部分より前で発生したエラーにより無用な冗長通信路の切替を防止できる。
発明を実施するための最良の形態
以下、本発明の実施例を図面に基づいて説明する。
本発明では、通信路途中の送信側では、通常のＢ３バイトを用いたＢＩＰ演算と同一（または異なる）演算範囲のＢＩＰ演算を行う演算回路と、それをＰＯＨ内のＪ１バイト等のＢ３バイト以外の未使用バイトに挿入する挿入回路を具備し、通信途中の受信側では、送信側で新たに挿入された、Ｊ１バイト等の未使用バイトとＢＩＰ演算結果を照合する回路を具備することにより、第２の問題を解決できる。また、この時、挿入／チェックするＢＩＰ演算結果を、周期的に、そのまま（偶パリティ）／反転（奇パリティ）することにより、第１の問題点も解決できる。これらは、通信路途中の伝送装置間に限らず、例えば、同一伝送装置の入力部と出力部間に採用することにより、装置内エラーの監視も可能である。
以下、通常のＢ３バイトを用いたＢＩＰ演算と演算範囲が同一で、それを次フレームのＰＯＨのＪ１バイトに挿入する場合を例に、本発明の説明を行う。
図４は、本発明の送信側回路の第１実施例のブロック図を示す。図５は、送信側回路各部の信号タイミングチャートを示す。この送信側回路は図３における伝送装置Ｂに設けられる。図４において、ポインタ検出部（ＰＴＲＤＥＴ）２０では、８ビットパラレルに供給される図５（Ａ）に示す送信パスデータからＡＵＰＴＲ（ＡＵポインタ）を検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、Ｊ１検出／挿入部（Ｊ１ＤＥＴ／Ｉｎｓ．）２２にパス警報情報と、図５（Ｂ）に示すＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部（Ｂ３ＤＥＴ／Ｉｎｓ．）２４にパス警報情報と、図５（Ｅ）に示すＢ３バイトの位相情報を供給し、ＢＩＰ演算部２６に演算範囲情報を供給する。
Ｊ１検出／挿入部２２は、Ｊ１バイト以外の送信パスデータを、そのままＢ３検出／挿入部２４にスルーで供給する。Ｊ１検出／挿入部２２はポインタ検出部２０からの図５（Ｂ）に示す位相情報により、送信パスデータ中の図５（Ｂ）に示すＪ１バイトを保持し、また、そのＪ１バイトの位相にＢＩＰ演算部２６からの図５（Ｂ）に示すＢＩＰ演算結果を挿入する。また、保持したＪ１バイトと挿入したＢＩＰ演算結果の差分情報（図５（Ｄ））、具体的にはビット単位のＥＯＲ（イクスクルーシブオア）演算結果をＢ３検出／挿入部２４に供給する。ただし、ポインタ検出部２０部からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢ３検出／挿入部２４にスルーで供給する。
Ｂ３検出／挿入部２４では、Ｂ３バイト以外の送信パスデータは、そのままＢＩＰ演算部２６と分配部（ＤＩＳ）２８にスルーで供給する。Ｂ３検出／挿入部２４はポインタ検出部２０からの図５（Ｅ）に示す位相情報により、図５（Ｆ）に示す送信パスデータ中のＢ３バイトを抜き出して保持し、このＢ３バイトにＪ１検出／挿入部２２からの図５（Ｄ）に示す差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、この図５（Ｇ）に示す差分を再度Ｂ３バイトに挿入して図５（Ｈ）に示す信号とする。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値を挿入したため、そのままでは受信側でＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようＢＩＰ演算値を挿入したＪ１バイトの値に応じてＢ３バイトの値を決定するためである。ところで、Ｂ３検出／挿入部２４は、ポインタ検出部２０からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢＩＰ演算部２６と分配部２８にスルーで供給する。
ＢＩＰ演算部２６では、ポインタ検出部２０からの演算範囲をもとに、ＢＩＰ演算を行い、図５（Ｉ）に示す演算結果をＪ１検出／挿入部２２に供給する。分配部２８では、図５（Ｈ）に示す信号を、そのまま二分岐して通信路α、βに送出するだけである。
ここで、図６に、ＥＯＲ演算の一例を示す。Ｊ１検出／挿入部２２は、図６（Ａ）に示すＪ１バイトと、図６（Ｂ）に示すＢＩＰ演算結果とのＥＯＲ演算により図６（Ｃ）に示す１バイトの差分情報を得る。そして、Ｂ３検出／挿入部２４は、図６（Ｃ）に示す差分情報と図６（Ｄ）に示すＢ３バイト保持データとのＥＯＲ演算により図６（Ｃ）に示す１バイトの差分を得て、再度Ｂ３バイトに挿入する。
図７は、本発明の受信側回路の第１実施例のブロック図を示す。図８は、受信側回路各部の信号タイミングチャートを示す。この受信側回路は図３における伝送装置Ｃに設けられる。図７において、ポインタ検出部３０Ａは、通信路αから８ビットパラレルに供給される図８（Ａ）に示す受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部３２Ａに演算範囲情報を供給し、エラー検出部（ＥＲＲＯＲＤＥＴ）３４Ａにエラー検出タイミングを供給し、Ｊ１検出／挿入部３６Ａにパス警報情報と図８（Ｄ）に示すＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部３８Ａにパス警報情報と図８（Ｈ）に示すＢ３バイトの位相情報を供給し、選択制御部（ＳＥＬＣＯＮＴ）４０にパス警報情報を供給する。
ＢＩＰ演算部３２Ａは、ポインタ検出部３０Ａからの演算範囲をもとに、ＢＩＰ演算を行い、図８（Ｂ）に示す演算結果をエラー検出部３４Ａに供給する。エラー検出部３４Ａは、ＢＩＰ演算部３２Ａからの演算結果と、Ｊ１検出／挿入部３６Ａで抜き出され保持された受信パスデータ中の図８（Ｆ）に示すＪ１バイトとを比較し、その比較結果である図８（Ｃ）に示すエラー有無を選択制御部４０に供給する。
Ｊ１検出／挿入部３６Ａは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部３８Ａにスルーで供給する。Ｊ１検出／挿入部３６Ａはポインタ検出部３０Ａからの位相情報により、受信パスデータ中のＪ１バイトを図８（Ｆ）に示すように保持し、エラー検出部３４Ａに供給するとともに、そのＪ１バイトの位相に図８（Ｅ）に示す固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。これは送信側でＢＩＰ演算値が挿入されたＪ１バイトを元の値に戻すための操作である。なお、装置全体を制御する回路から端子３７を介してＪ１バイトの元の値を示す固定データが設定される。つまり、Ｊ１バイトの元の値が例えば１６進表示の値「００」であれば、端子３７から１６進表示の値「００」が設定される。
また、Ｊ１検出／挿入部３６Ａは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、図８（Ｇ）に示すビット単位のＥＯＲ演算結果をＢ３検出／挿入部３８Ａに供給する。ただし、ポインタ検出部３０Ａからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部３８Ａにスルーで供給する。
Ｂ３検出／挿入部３８Ａでは、Ｂ３バイト以外の受信パスデータをそのままパス切替部（ＳＥＬ）にスルーで供給する。Ｂ３検出／挿入部３８Ａは、ポインタ検出部３０Ａからの図８（Ｈ）に示す位相情報により、受信パスデータ中の図８（Ｈ）に示すＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ａからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、この図８（Ｊ）に示す差分を再度Ｂ３バイトに挿入して図８（Ｋ）に示す信号とする。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値が挿入されていたため、そのままではＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようするためである。ところで、Ｂ３検出／挿入部３８Ａは、ポインタ検出部３０Ａからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部４２にスルーで供給する。
また、ポインタ検出部３０Ｂは、通信路βから８ビットパラレルに供給される図８（Ａ）に示す受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部３２Ｂに演算範囲情報を供給し、エラー検出部（ＥＲＲＯＲＤＥＴ）３４Ｂにエラー検出タイミングを供給し、Ｊ１検出／挿入部３６Ｂにパス警報情報と図８（Ｄ）に示すＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部３８Ｂにパス警報情報と図８（Ｈ）に示すＢ３バイトの位相情報を供給し、選択制御部（ＳＥＬＣＯＮＴ）４０にパス警報情報を供給する。
ＢＩＰ演算部３２Ｂは、ポインタ検出部３０Ｂからの演算範囲をもとに、ＢＩＰ演算を行い、図８（Ｂ）に示す演算結果をエラー検出部３４Ｂに供給する。エラー検出部３４Ｂは、ＢＩＰ演算部３２Ｂからの演算結果と、Ｊ１検出／挿入部３６Ｂで抜き出され保持された受信パスデータ中の図８（Ｆ）に示すＪ１バイトとを比較し、その比較結果である図８（Ｃ）に示すエラー有無を選択制御部４０に供給する。
Ｊ１検出／挿入部３６Ｂは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部３８Ｂにスルーで供給する。Ｊ１検出／挿入部３６Ｂはポインタ検出部３０Ｂからの位相情報により、受信パスデータ中のＪ１バイトを図８（Ｆ）に示すように保持し、エラー検出部３４Ｂに供給するとともに、そのＪ１バイトの位相に図８（Ｅ）に示す固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。なお、装置全体を制御する回路から端子３７を介してＪ１バイトの元の値を示す固定データが設定される。
また、Ｊ１検出／挿入部３６Ｂは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、図８（Ｇ）に示すビット単位のＥＯＲ演算結果をＢ３検出／挿入部３８Ｂに供給する。ただし、ポインタ検出部３０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部３８Ｂにスルーで供給する。
Ｂ３検出／挿入部３８Ｂでは、Ｂ３バイト以外の受信パスデータをそのままパス切替部（ＳＥＬ）４２にスルーで供給する。Ｂ３検出／挿入部３８Ｂは、ポインタ検出部３０Ｂからの図８（Ｈ）に示す位相情報により、受信パスデータ中の図８（Ｈ）に示すＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ｂからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、この図８（Ｊ）に示す差分を再度Ｂ３バイトに挿入して図８（Ｋ）に示す信号とする。ただし、ポインタ検出部３０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部４２にスルーで供給する。
パス切替部４２は、選択制御部４０からの切替情報をもとに、パス切替を行う。選択制御部４０はポインタ検出部３０Ａ，３０Ｂからのパス警報情報と、エラー検出部３４Ａ，３４Ｂからのエラー有無情報をもとに、パス切替情報を生成して選択制御部４０に供給する。図９は、選択制御部４０によるパス選択制御例を示す。同図中、αは通信路α側の選択を表し、βは通信路β側の選択を表し、Ｈは既選択系の保持を表している。
このように、Ｊ１バイトを用いて隣接伝送装置間のエラー検出が可能であるため、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認可能となり、冗長通信路部分より前で発生したエラーにより無用な冗長通信路の切替を防止することが可能となる。
なお、上記の実施例では、ＢＩＰ演算結果をそのままＪ１バイトに挿入するものとして説明したが、送信側回路のＪ１検出／挿入部２２で、ＢＩＰ演算結果をそのまま即ち偶パリティとして挿入するフレームと、ＢＩＰ演算結果を反転即ち奇パリティとして挿入するフレームとを１フレーム毎に交互に交替させる。そして、受信側回路のエラー検出部３４Ａ，３４Ｂで偶パリティ／奇パリティの同期を取り、偶パリティのフレームではＪ１バイトを反転させて比較し、奇パリティのフレームではＪ１バイトを反転させて比較するように構成する。この構成では、通信途中のパラレル処理をしている部分で、”０”または”１”固定となるような故障が発生しても、その故障を検出することが可能となる。
受信側回路のエラー検出部３４Ａ，３４Ｂでの、偶パリティ／奇パリティの同期方法としては、例えば前回のフレームでＢＩＰ演算結果とＪ１バイトが全ビット一致であり、今回のフレームで全ビット不一致という場合、前回は偶パリテイ、今回は奇パリテイと判断し、以降、全ビット不一致が２回連続しない限り、偶パリティ／奇パリティを交互に受信しているものとして、比較を行うようにすればよい。
ところで、近年、冗長通信路部分を無瞬断で切替る無瞬断切替方式を採用するシステムが多くなってきている。これは、送信側でＰＯＨの特定バイトにフレームの順番が認識できる情報を挿入し、受信側では、そのフレームの順番の同期をとり、メモリを使用してパス切替のセレクタの前で冗長通信路間の信号の順番を合わせておく。そして、各信号（パス）をＢ３バイトによりエラー監視を行い、選択系に１ビットでもエラーがあり、かつ、非選択系にエラーが無い場合には、即時パス切替を行うことにより、冗長通信路でのエラー発生時に瞬断を防止するような方法である。
図１０は、従来の無瞬断切替を行う送信側回路の一例のブロック図を示す。同図中、ポインタ検出部５０では、８ビットパラレルに供給される送信パスデータからＡＵＰＴＲを検出し、パス警報の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、Ｊ１検出／挿入部５２にパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部５４にパス警報情報とＢ３バイトの位相情報を供給する。
マルチフレーム発生部（ＭＦＧＥＮ）５６は、フレーム単位で図１１に示すような各１バイトのマルチフレームパターンを発生し、Ｊ１検出／挿入部５２に供給する。このマルチフレームパターンは、１〜６２フレームが全”０”で、６３フレームが”０１０１０１０１”、６４フレームが”１０１０１０１０”の固定パターンである。
Ｊ１検出／挿入部５２は、Ｊ１バイト以外の送信パスデータを、そのままＢ３検出／挿入部５４にスルーで供給する。Ｊ１検出／挿入部５２はポインタ検出部５０からの位相情報により、送信パスデータ中のＪ１バイトを保持し、その位相にマルチフレーム発生部５６からのマルチフレームパターンを挿入する。また、保持したＪ１バイトと挿入したマルチフレームパターンの差分情報、具体的にはビット単位のＥＯＲ演算結果をＢ３検出／挿入部５４に供給する。ただし、ポインタ検出部５０部からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢ３検出／挿入部５４にスルーで供給する。
Ｂ３検出／挿入部５４では、Ｂ３バイト以外の送信パスデータは、そのまま分配部５８にスルーで供給する。Ｂ３検出／挿入部５４はポインタ検出部５０部からの位相情報により、送信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部５２からの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。ただし、ポインタ検出部５０からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのまま分配部５８にスルーで供給する。分配部５８は、供給される信号をそのまま二分岐して通信路α、βに送出する。
図１２は、従来の無瞬断切替を行う受信側回路の一例のブロック図を示す。同図中、ポインタ検出部６０Ａは、通信路αから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ａに演算範囲情報を供給し、エラー検出部６４Ａにエラー検出タイミングを供給し、Ｊ１検出部６６Ａとマルチフレーム検出部（ＭＦＤＥＴ）７０Ａにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出部６８ＡにＢ３バイトの位相情報を供給し、書込制御部７２Ａにパス警報情報とポインタ値を供給し、選択制御部（ＳＥＬＣＯＮＴ）８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ａは、ポインタ検出部６０Ａからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ａに供給する。Ｂ３検出部６８Ａは、Ｂ３バイトの位相情報により受信パスデータ中のＢ３バイトを保持しエラー検出部６４Ａに供給する。エラー検出部６４Ａは、ＢＩＰ演算部６２Ａからの演算結果と、Ｂ３検出部６８ＡからのＢ３バイトとを比較し、その比較結果を選択制御部８０に供給する。
Ｊ１検出部６６Ａは、ポインタ検出部６０ＡからのＪ１バイトの位相情報により、受信パスデータ中のＪ１バイトを保持し、マルチフレーム検出部７０Ａに供給する。マルチフレーム検出部７０Ａは、ポインタ検出部６０ＡからのＪ１バイトの位相情報によりＪ１バイトに挿入されているマルチフレームの同期をとり、その同期情報を書込制御部７２Ａと比較制御部７６に供給する。書込制御部７２Ａはポインタ検出部６０Ａからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ａからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ａに供給する。
ポインタ検出部６０Ｂは、通信路βから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ｂに演算範囲情報を供給し、エラー検出部６４Ｂにエラー検出タイミングを供給し、Ｊ１検出部６６Ｂとマルチフレーム検出部（ＭＦＤＥＴ）７０Ｂにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出部６８ＢにＢ３バイトの位相情報を供給し、書込制御部７２Ｂにパス警報情報とポインタ値を供給し、選択制御部（ＳＥＬＣＯＮＴ）８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ｂは、ポインタ検出部６０Ｂからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ｂに供給する。Ｂ３検出部６８Ｂは、Ｂ３バイトの位相情報により受信パスデータ中のＢ３バイトを保持しエラー検出部６４Ｂに供給する。エラー検出部６４Ｂは、ＢＩＰ演算部６２Ｂからの演算結果と、Ｂ３検出部６８ＢからのＢ３バイトとを比較し、その比較結果を選択制御部８０に供給する。
Ｊ１検出部６６Ｂは、ポインタ検出部６０ＢからのＪ１バイトの位相情報により、受信パスデータ中のＪ１バイトを保持し、マルチフレーム検出部７０Ｂに供給する。マルチフレーム検出部７０Ｂは、ポインタ検出部６０ＢからのＪ１バイトの位相情報によりＪ１バイトに挿入されているマルチフレームの同期をとり、その同期情報を書込制御部７２Ｂに供給する。書込制御部７２Ｂはポインタ検出部６０Ｂからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ｂからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ｂに供給する。
比較処理部７６は、マルチフレーム検出部７０Ａ，７０Ｂからのマルチフレーム同期情報を比較して、同じ位相で読み出し可能な読み出し位相を決定し、読出制御部７８に供給する。読出制御部７８ではこの読み出し位相を基に生成したリードアドレス及びリードイネーブル情報をメモリ７４Ａ，７４Ｂに供給する。
選択制御部４０はポインタ検出部６０Ａ，６０Ｂからのパス警報情報と、エラー検出部６４Ａ，６４Ｂからのエラー有無情報を基にパス切替情報を生成してパス切替部８２に供給する。パス切替部８２は、選択制御部８０からの切替情報をもとに、パス切替を行う。
上記の従来方法でも、Ｂ３バイトによる１ビットエラー検出時に無瞬断切替が可能であるものの、あるビットを処理している部分が”０”となるような故障が発生した場合に、通常のＢＩＰ演算では検出できないという第１の問題、及び冗長通信路に至るまでのエラーにより無用なパス切替が発生するという第２の問題が生じる。この第１、第２の問題を解決するのが、次に説明する第２実施例である。
図１３は、本説明の無瞬断切替を行う送信側回路の第２実施例のブロック図を示す。この送信側回路は図３における伝送装置Ｂに設けられる。同図中、図１０と同一部分には同一符号を付す。図１３において、ポインタ検出部５０では、８ビットパラレルに供給される送信パスデータからＡＵＰＴＲを検出し、パス警報の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、Ｊ１検出／挿入部９０にパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部５４にパス警報情報とＢ３バイトの位相情報を供給し、ＢＩＰ演算部９２に演算範囲情報を供給する。
ＢＩＰ演算部９２は、ポインタ検出部５０からの演算範囲をもとにＢＩＰ演算を行い、その演算結果をＪ１検出／挿入部９０に供給する。マルチフレーム発生部９４は、１〜６４フレームを表すマルチフレーム情報をＪ１検出／挿入部９０に供給する。
Ｊ１検出／挿入部９０は、Ｊ１バイト以外の送信パスデータを、そのままＢ３検出／挿入部５４にスルーで供給する。Ｊ１検出／挿入部９０はポインタ検出部５０からの位相情報により送信パスデータ中のＪ１バイトを保持し、図１４に示すように、マルチフレーム発生部９４からのマルチフレームパターンが１〜６３フレームを表すとき、上記Ｊ１バイトの位相にＢＩＰ演算部９２から供給されるＢＩＰ演算結果を挿入し、マルチフレームパターンが６４フレームを表すとき、上記Ｊ１バイトの位相にＢＩＰ演算部９２から供給されるＢＩＰ演算結果を反転して挿入する。また、保持したＪ１バイトと挿入したＢＩＰ演算結果（またはその反転データ）の差分情報、具体的にはビット単位のＥＯＲ演算結果をＢ３検出／挿入部５４に供給する。ただし、ポインタ検出部５０部からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢ３検出／挿入部５４にスルーで供給する。
Ｂ３検出／挿入部５４では、Ｂ３バイト以外の送信パスデータは、そのまま分配部５８にスルーで供給する。Ｂ３検出／挿入部５４はポインタ検出部５０部からの位相情報により、送信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部９０からの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値を挿入したため、そのままでは受信側でＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようＢＩＰ演算値を挿入したＪ１バイトの値に応じてＢ３バイトの値を決定するためである。ところで、Ｂ３検出／挿入部５４は、ポインタ検出部５０からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのまま分配部５８にスルーで供給する。分配部５８は、供給される信号をそのまま二分岐して通信路α、βに送出する。
図１５は、本説明の無瞬断切替を行う受信側回路の第２実施例のブロック図を示す。この受信側回路は図３における伝送装置Ｃに設けられる。同図中、ポインタ検出部６０Ａは、通信路αから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ａに演算範囲情報を供給し、エラー検出部１００Ａにエラー検出タイミングを供給し、Ｊ１検出／挿入部１０２Ａとマルチフレーム検出部１０４Ａにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部１０６ＡにＢ３バイトの位相情報を供給し、書込制御部７２Ａにパス警報情報とポインタ値を供給し、選択制御部８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ａは、ポインタ検出部６０Ａからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ａに供給する。Ｊ１検出／挿入部１０２Ａは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部１０６Ａにスルーで供給する。Ｊ１検出／挿入部１０２Ａはポインタ検出部６０Ａからの位相情報により、受信パスデータ中のＪ１バイトを保持し、エラー検出部１００Ａに供給するとともに、そのＪ１バイトの位相に固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。これは送信側でＢＩＰ演算値が挿入されたＪ１バイトを元の値に戻すための操作である。なお、装置全体を制御する回路から端子１０３を介してＪ１バイトの元の値を示す固定データが設定される。
また、Ｊ１検出／挿入部１０２Ａは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、ビット単位のＥＯＲ演算結果をＢ３検出／挿入部１０６Ａに供給する。ただし、ポインタ検出部６０Ａからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部１０６Ａにスルーで供給する。
Ｂ３検出／挿入部１０６Ａは、ポインタ検出部６０Ｂからの位相情報により、受信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ｂからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値が挿入されていたため、そのままではＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようするためである。ところで、Ｂ３検出／挿入部１０６Ａは、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部８２にスルーで供給する。
エラー検出部１００Ａは、ＢＩＰ演算部６２Ａからの演算結果と、Ｊ１検出／挿入部１０２ＡからのＪ１バイトとを比較し、その比較結果つまりエラー状態をマルチフレーム検出部１０４Ａに供給する。なお、マルチフレーム検出部１０４Ａからのマルチフレーム情報を基に、１〜６３フレームではＪ１バイトをそのままＢＩＰ演算結果と比較し、６４フレームではＪ１バイトを反転してＢＩＰ演算結果と比較して選択制御部８０に供給する。
マルチフレーム検出部１０４Ａは、エラー検出部１００Ａからの比較結果から、例えば前フレームでは全ビット不一致で、現フレームでは全ビット一致であるとき、現フレームは１番目のフレームとしてマルチフレームの同期をとり、その同期情報を書込制御部７２Ａと比較制御部７６に供給する。なお、ポインタ検出部６０Ａからパス警報状態であるとの通知があった場合は、その時点のマルチフレーム同期状態を保持し、警報が解除した時点で、再度マルチフレーム同期をとる。
書込制御部７２Ａはポインタ検出部６０Ａからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ａからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ａに供給する。
ポインタ検出部６０Ｂは、通信路βから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ｂに演算範囲情報を供給し、エラー検出部１００Ｂにエラー検出タイミングを供給し、Ｊ１検出／挿入部１０２Ｂとマルチフレーム検出部１０４Ｂにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部１０６ＢにＢ３バイトの位相情報を供給し、書込制御部７２Ｂにパス警報情報とポインタ値を供給し、選択制御部８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ｂは、ポインタ検出部６０Ｂからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ｂに供給する。Ｊ１検出／挿入部１０２Ｂは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部１０６Ｂにスルーで供給する。Ｊ１検出／挿入部１０２Ｂはポインタ検出部６０Ｂからの位相情報により、受信パスデータ中のＪ１バイトを保持し、エラー検出部１００Ｂに供給するとともに、そのＪ１バイトの位相に固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。なお、装置全体を制御する回路から端子１０３を介してＪ１バイトの元の値を示す固定データが設定される。
また、Ｊ１検出／挿入部１０２Ｂは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、ビット単位のＥＯＲ演算結果をＢ３検出／挿入部１０６Ｂに供給する。ただし、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部１０６Ｂにスルーで供給する。
Ｂ３検出／挿入部１０６Ｂは、ポインタ検出部６０Ｂからの位相情報により、受信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ｂからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。ただし、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部８２にスルーで供給する。
エラー検出部１００Ｂは、ＢＩＰ演算部６２Ｂからの演算結果と、Ｊ１検出／挿入部１０２ＢからのＪ１バイトとを比較し、その比較結果つまりエラー状態をマルチフレーム検出部１０４Ｂに供給する。なお、マルチフレーム検出部１０４Ｂからのマルチフレーム情報を基に、１〜６３フレームではＪ１バイトをそのままＢＩＰ演算結果と比較し、６４フレームではＪ１バイトを反転してＢＩＰ演算結果と比較して選択制御部８０に供給する。
マルチフレーム検出部１０４Ｂは、エラー検出部１００Ｂからの比較結果から、例えば前回のフレームでは全ビット不一致で、今回のフレームでは全ビット一致であるとき、今回のフレームは１番目のフレームとしてマルチフレームの同期をとり、その同期情報を書込制御部７２Ｂと比較制御部７６に供給する。なお、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、その時点のマルチフレーム同期状態を保持し、警報が解除した時点で、再度マルチフレーム同期をとる。
書込制御部７２Ｂはポインタ検出部６０Ｂからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ｂからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ｂに供給する。
比較処理部７６は、マルチフレーム検出部１０４Ａ，１０４Ｂからのマルチフレーム同期情報を比較して、同じ位相で読み出し可能な読み出し位相を決定し、読出制御部７８に供給する。読出制御部７８ではこの読み出し位相を基に生成したリードアドレス及びリードイネーブル情報をメモリ７４Ａ，７４Ｂに供給する。
選択制御部４０はポインタ検出部６０Ａ，６０Ｂからのパス警報情報と、エラー検出部６４Ａ，６４Ｂからのエラー有無情報を基にパス切替情報を生成してパス切替部８２に供給する。パス切替部８２は、選択制御部８０からの切替情報をもとに、パス切替を行う。
上記の実施例では、冗長通信路に至るまでのエラーがあったとしても、Ｊ１バイトによる１ビットエラー検出を行うことにより、冗長通信路部分のみのエラー有無を確認可能となり、無用なパス切替をなくして無瞬断切替が可能である。
また、あるビットを処理している部分が”０”となるような故障が発生した場合に、送信側では１〜６３フレームでＪ１バイトにＢＩＰ演算結果を挿入し、６４フレームでＪ１バイトにＢＩＰ演算結果を反転して挿入しているため、上記の故障を検出することが可能となる。
なお、Ｊ１検出／挿入部２２，９０が請求項記載の第２所定バイト挿入手段に対応し、エラー検出部３４Ａ，３４Ｂ，１００Ａ，１００Ｂが第２所定バイト比較手段に対応し、Ｊ１検出／挿入部９０が反転手段を内蔵しており、マルチフレーム検出部１０４Ａ，１０４Ｂが同期手段に対応し、Ｂ３検出／挿入部２４，５４が第１補正手段に対応し、Ｂ３検出／挿入部３８Ａ，３８Ｂ，１０６Ａ，１０６Ｂが第２補正手段に対応し、Ｊ１検出／挿入部３６Ａ，３６Ｂ，１０２Ａ，１０２Ｂが固定値挿入手段を内蔵しており、ポインタ検出部２０，５０が第１パス警報検出手段に対応し、ポインタ検出部３０Ａ，３０Ｂ，６０Ａ，６０Ｂが第２パス警報検出手段に対応する。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、ＳＤＨのＳＴＭ−１インタフェースを説明するための図である。
図２は、ＢＩＰ演算範囲を示す図である。
図３は、一部に冗長通信路を持つネットワークの構成図である。
図４は、本発明の送信側回路の第１実施例のブロック図である。
図５は、送信側回路各部の信号タイミングチャートである。
図６は、ＥＯＲ演算の一例を示す図である。
図７は、本発明の受信側回路の第１実施例のブロック図である。
図８は、受信側回路各部の信号タイミングチャートである。
図９は、選択制御部によるパス選択制御例を示す図である。
図１０は、従来の無瞬断切替を行う送信側回路の一例のブロック図である。
図１１は、マルチフレーム発生部が発生するマルチフレームパターンを示す図である。
図１２は、従来の無瞬断切替を行う受信側回路の一例のブロック図である。
図１３は、本説明の無瞬断切替を行う送信側回路の第２実施例のブロック図である。
図１４は、本発明でＪ１バイトに挿入される内容を示す図である。
図１５は、本説明の無瞬断切替を行う受信側回路の第２実施例のブロック図である。
本発明は、パスエラー監視方法及びその装置に関し、通信路におけるエラーを適切に監視するパスエラー監視方法及びその装置に関する。
背景技術
通信の重要性が高くなるにつれ、品質の高い通信路が、安定的に提供されることへの要望が、強くなりつつある。そのため、通信路を冗長構成とするようなシステムが、一般的に採用され、また、通信路におけるエラーを適切に監視し、エラーを極力排除することが、重要になってきている。
近年、特に中継網においては、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）というインタフェースを用いることが同期網としては主流となっており、北米ではＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）として採用されている。ＳＤＨは、パス単位でのクロスコネクトや切り替えを行っている。
例えばＳＤＨのＳＴＭ−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｍｏｄｕｌｅ Ｌｅｖｅｌ １）インタフェース（１５５Ｍｂｐｓ）について図１に示す。ＳＴＭ−１インタフェースではＡＵ（Ａｄｍｉｓｔｒａｔｉｖｅ Ｕｎｉｔ）４を一つ、またはＡＵ３を３つ収容可能であり、図１ではＡＵ３を３つ収容する場合について示している。ＶＣ３（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ ３）＋ＦＳ（Ｆｉｘｅｄ Ｓｔａｆｆｂｙｔｅ）にＡＵＰＴＲ（ＡＵポインタ）を付加したものがＡＵ３であり、３つのＡＵ３はバイトインタリーブ多重される。なお、図中、ＳＯＨ（Ｓｅｃｔｉｏｎ ＯｖｅｒＨｅａｄ）内の破線×印は未使用である。
図中、ＳＯＨ内のＨ１，Ｈ２，Ｈ３バイトよりなるＡＵＰＴＲは、個々のＶＣ３＋ＦＳのフレーム、この場合はＳＯＨに対する相対位相（位置）を示し、具体的にはＰＯＨ（Ｐａｓｓ ＯｖｅｒＨｅａｄ）のＪ１バイトの位置が示される。また、ＰＯＨ内のＢ３バイトを用いて、パスのエラー監視を行っている。
図１の各ＶＣ３（＋ＦＳ）は、送信側のパス終端点において、図２（Ａ），（Ｂ）に梨地で示すような演算範囲で、ＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｐａｒｉｔｙ）を演算し、次フレームのＰＯＨのＢ３バイトに、その演算結果を挿入する。なお、図２（Ａ）はＳＤＨのＶＣ３の場合を示し、図２（Ｂ）はＳＯＮＥＴのＳＴＳ−１の場合を示している。
受信側のパス終端点において、送信側と同様のＢＩＰ演算を行い、その演算結果と受信したＢ３バイトを比較して、パス単位での通信路のエラーを監視している。ＢＩＰ演算は、図２（Ａ），（Ｂ）の演算範囲をバイト（８ビット）単位に区切り、各バイトの最下位ビットｂ０の偶パリティ演算結果をＢ３バイトの最下位ビットｂ０に挿入する。他のビットｂ１〜ｂ７についても、同様の処理を行う。また、あくまでＢ３バイトの挿入は、パス終端点の伝送装置のみであり、通信路の途中でパスのクロスコネクトや、切り替えを実施する伝送装置では、Ｂ３バイトの挿入は行わない。
伝送装置内の信号処理においては、２ｎ（多くは８）ビットのパラレル処理を行う部位が多数存在する。このパラレル処理をしている部分で例えば短絡等により、あるビットを処理している部分が”０”または”１”固定となるような故障が発生した場合に、通常のＢＩＰ演算では検出できないという第１の問題があった。
また、図３に示すように伝送装置Ａ，Ｂ，Ｃ，Ｄが接続されたネットワークにおいて、伝送装置Ｂ，Ｃ間は例えばＢＬＳＲ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ Ｌｉｎｅ Ｓｗｉｔｃｈｅｄ Ｒｉｎｇ：光双方向リング切り替え方式）等の冗長通信路で構成されている。ここで、伝送装置Ａ，Ｄにパス終端点が存在し、途中の伝送装置Ｂ，ＣはＢ３バイトをモニタし、パスエラー検出によるパス切替を行う。伝送装置Ａ，Ｂ間でエラーが発生した場合は、本来伝送装置Ｃでパス切替を行っても復旧できないために切替は必要ないが、実際には伝送装置Ｂ，Ｃ間の冗長通信路の遅延差により、伝送装置Ｃでのパスエラー検出にタイムラグが生じ、現用の通信路で先にエラーを検出した場合、まだエラーを検出していない予備の通信路に切り替えるという不要なパス切替が発生してしまう。この不要なパス切替は必要がないにも拘わらず管理者にシステム不具合として通知されるという第２の問題があった。
発明の開示
本発明は、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認でき、通信途中のパラレル処理をしている部分で、”０”または”１”固定となるような故障が発生しても、その故障を検出することが可能となるパスエラー監視方法及びその装置の提供を総括的な目的とする。
この目的を達成するため、本発明は、伝送情報のオーバーヘッド内の第１所定バイトに挿入した誤り検出符号を用いて同期網の通信パスのエラーを監視するパスエラー監視方法において、送信側で伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号を伝送情報のオーバーヘッド内の前記第１所定バイトとは異なる第２所定バイトに挿入して送信し、受信側で受信した伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号と受信した伝送情報の第２所定バイトとを比較して送受信間の通信パスのエラーを監視するよう構成される。
このようなパスエラー監視方法によれば、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認でき、冗長通信路部分より前で発生したエラーにより無用な冗長通信路の切替を防止できる。
発明を実施するための最良の形態
以下、本発明の実施例を図面に基づいて説明する。
本発明では、通信路途中の送信側では、通常のＢ３バイトを用いたＢＩＰ演算と同一（または異なる）演算範囲のＢＩＰ演算を行う演算回路と、それをＰＯＨ内のＪ１バイト等のＢ３バイト以外の未使用バイトに挿入する挿入回路を具備し、通信途中の受信側では、送信側で新たに挿入された、Ｊ１バイト等の未使用バイトとＢＩＰ演算結果を照合する回路を具備することにより、第２の問題を解決できる。また、この時、挿入／チェックするＢＩＰ演算結果を、周期的に、そのまま（偶パリティ）／反転（奇パリティ）することにより、第１の問題点も解決できる。これらは、通信路途中の伝送装置間に限らず、例えば、同一伝送装置の入力部と出力部間に採用することにより、装置内エラーの監視も可能である。
以下、通常のＢ３バイトを用いたＢＩＰ演算と演算範囲が同一で、それを次フレームのＰＯＨのＪ１バイトに挿入する場合を例に、本発明の説明を行う。
図４は、本発明の送信側回路の第１実施例のブロック図を示す。図５は、送信側回路各部の信号タイミングチャートを示す。この送信側回路は図３における伝送装置Ｂに設けられる。図４において、ポインタ検出部（ＰＴＲＤＥＴ）２０では、８ビットパラレルに供給される図５（Ａ）に示す送信パスデータからＡＵＰＴＲ（ＡＵポインタ）を検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、Ｊ１検出／挿入部（Ｊ１ＤＥＴ／Ｉｎｓ．）２２にパス警報情報と、図５（Ｂ）に示すＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部（Ｂ３ＤＥＴ／Ｉｎｓ．）２４にパス警報情報と、図５（Ｅ）に示すＢ３バイトの位相情報を供給し、ＢＩＰ演算部２６に演算範囲情報を供給する。
Ｊ１検出／挿入部２２は、Ｊ１バイト以外の送信パスデータを、そのままＢ３検出／挿入部２４にスルーで供給する。Ｊ１検出／挿入部２２はポインタ検出部２０からの図５（Ｂ）に示す位相情報により、送信パスデータ中の図５（Ｂ）に示すＪ１バイトを保持し、また、そのＪ１バイトの位相にＢＩＰ演算部２６からの図５（Ｂ）に示すＢＩＰ演算結果を挿入する。また、保持したＪ１バイトと挿入したＢＩＰ演算結果の差分情報（図５（Ｄ））、具体的にはビット単位のＥＯＲ（イクスクルーシブオア）演算結果をＢ３検出／挿入部２４に供給する。ただし、ポインタ検出部２０部からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢ３検出／挿入部２４にスルーで供給する。
Ｂ３検出／挿入部２４では、Ｂ３バイト以外の送信パスデータは、そのままＢＩＰ演算部２６と分配部（ＤＩＳ）２８にスルーで供給する。Ｂ３検出／挿入部２４はポインタ検出部２０からの図５（Ｅ）に示す位相情報により、図５（Ｆ）に示す送信パスデータ中のＢ３バイトを抜き出して保持し、このＢ３バイトにＪ１検出／挿入部２２からの図５（Ｄ）に示す差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、この図５（Ｇ）に示す差分を再度Ｂ３バイトに挿入して図５（Ｈ）に示す信号とする。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値を挿入したため、そのままでは受信側でＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようＢＩＰ演算値を挿入したＪ１バイトの値に応じてＢ３バイトの値を決定するためである。ところで、Ｂ３検出／挿入部２４は、ポインタ検出部２０からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢＩＰ演算部２６と分配部２８にスルーで供給する。
ＢＩＰ演算部２６では、ポインタ検出部２０からの演算範囲をもとに、ＢＩＰ演算を行い、図５（Ｉ）に示す演算結果をＪ１検出／挿入部２２に供給する。分配部２８では、図５（Ｈ）に示す信号を、そのまま二分岐して通信路α、βに送出するだけである。
ここで、図６に、ＥＯＲ演算の一例を示す。Ｊ１検出／挿入部２２は、図６（Ａ）に示すＪ１バイトと、図６（Ｂ）に示すＢＩＰ演算結果とのＥＯＲ演算により図６（Ｃ）に示す１バイトの差分情報を得る。そして、Ｂ３検出／挿入部２４は、図６（Ｃ）に示す差分情報と図６（Ｄ）に示すＢ３バイト保持データとのＥＯＲ演算により図６（Ｃ）に示す１バイトの差分を得て、再度Ｂ３バイトに挿入する。
図７は、本発明の受信側回路の第１実施例のブロック図を示す。図８は、受信側回路各部の信号タイミングチャートを示す。この受信側回路は図３における伝送装置Ｃに設けられる。図７において、ポインタ検出部３０Ａは、通信路αから８ビットパラレルに供給される図８（Ａ）に示す受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部３２Ａに演算範囲情報を供給し、エラー検出部（ＥＲＲＯＲＤＥＴ）３４Ａにエラー検出タイミングを供給し、Ｊ１検出／挿入部３６Ａにパス警報情報と図８（Ｄ）に示すＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部３８Ａにパス警報情報と図８（Ｈ）に示すＢ３バイトの位相情報を供給し、選択制御部（ＳＥＬＣＯＮＴ）４０にパス警報情報を供給する。
ＢＩＰ演算部３２Ａは、ポインタ検出部３０Ａからの演算範囲をもとに、ＢＩＰ演算を行い、図８（Ｂ）に示す演算結果をエラー検出部３４Ａに供給する。エラー検出部３４Ａは、ＢＩＰ演算部３２Ａからの演算結果と、Ｊ１検出／挿入部３６Ａで抜き出され保持された受信パスデータ中の図８（Ｆ）に示すＪ１バイトとを比較し、その比較結果である図８（Ｃ）に示すエラー有無を選択制御部４０に供給する。
Ｊ１検出／挿入部３６Ａは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部３８Ａにスルーで供給する。Ｊ１検出／挿入部３６Ａはポインタ検出部３０Ａからの位相情報により、受信パスデータ中のＪ１バイトを図８（Ｆ）に示すように保持し、エラー検出部３４Ａに供給するとともに、そのＪ１バイトの位相に図８（Ｅ）に示す固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。これは送信側でＢＩＰ演算値が挿入されたＪ１バイトを元の値に戻すための操作である。なお、装置全体を制御する回路から端子３７を介してＪ１バイトの元の値を示す固定データが設定される。つまり、Ｊ１バイトの元の値が例えば１６進表示の値「００」であれば、端子３７から１６進表示の値「００」が設定される。
また、Ｊ１検出／挿入部３６Ａは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、図８（Ｇ）に示すビット単位のＥＯＲ演算結果をＢ３検出／挿入部３８Ａに供給する。ただし、ポインタ検出部３０Ａからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部３８Ａにスルーで供給する。
Ｂ３検出／挿入部３８Ａでは、Ｂ３バイト以外の受信パスデータをそのままパス切替部（ＳＥＬ）にスルーで供給する。Ｂ３検出／挿入部３８Ａは、ポインタ検出部３０Ａからの図８（Ｈ）に示す位相情報により、受信パスデータ中の図８（Ｈ）に示すＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ａからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、この図８（Ｊ）に示す差分を再度Ｂ３バイトに挿入して図８（Ｋ）に示す信号とする。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値が挿入されていたため、そのままではＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようするためである。ところで、Ｂ３検出／挿入部３８Ａは、ポインタ検出部３０Ａからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部４２にスルーで供給する。
また、ポインタ検出部３０Ｂは、通信路βから８ビットパラレルに供給される図８（Ａ）に示す受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部３２Ｂに演算範囲情報を供給し、エラー検出部（ＥＲＲＯＲＤＥＴ）３４Ｂにエラー検出タイミングを供給し、Ｊ１検出／挿入部３６Ｂにパス警報情報と図８（Ｄ）に示すＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部３８Ｂにパス警報情報と図８（Ｈ）に示すＢ３バイトの位相情報を供給し、選択制御部（ＳＥＬＣＯＮＴ）４０にパス警報情報を供給する。
ＢＩＰ演算部３２Ｂは、ポインタ検出部３０Ｂからの演算範囲をもとに、ＢＩＰ演算を行い、図８（Ｂ）に示す演算結果をエラー検出部３４Ｂに供給する。エラー検出部３４Ｂは、ＢＩＰ演算部３２Ｂからの演算結果と、Ｊ１検出／挿入部３６Ｂで抜き出され保持された受信パスデータ中の図８（Ｆ）に示すＪ１バイトとを比較し、その比較結果である図８（Ｃ）に示すエラー有無を選択制御部４０に供給する。
Ｊ１検出／挿入部３６Ｂは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部３８Ｂにスルーで供給する。Ｊ１検出／挿入部３６Ｂはポインタ検出部３０Ｂからの位相情報により、受信パスデータ中のＪ１バイトを図８（Ｆ）に示すように保持し、エラー検出部３４Ｂに供給するとともに、そのＪ１バイトの位相に図８（Ｅ）に示す固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。なお、装置全体を制御する回路から端子３７を介してＪ１バイトの元の値を示す固定データが設定される。
また、Ｊ１検出／挿入部３６Ｂは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、図８（Ｇ）に示すビット単位のＥＯＲ演算結果をＢ３検出／挿入部３８Ｂに供給する。ただし、ポインタ検出部３０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部３８Ｂにスルーで供給する。
Ｂ３検出／挿入部３８Ｂでは、Ｂ３バイト以外の受信パスデータをそのままパス切替部（ＳＥＬ）４２にスルーで供給する。Ｂ３検出／挿入部３８Ｂは、ポインタ検出部３０Ｂからの図８（Ｈ）に示す位相情報により、受信パスデータ中の図８（Ｈ）に示すＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ｂからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、この図８（Ｊ）に示す差分を再度Ｂ３バイトに挿入して図８（Ｋ）に示す信号とする。ただし、ポインタ検出部３０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部４２にスルーで供給する。
パス切替部４２は、選択制御部４０からの切替情報をもとに、パス切替を行う。選択制御部４０はポインタ検出部３０Ａ，３０Ｂからのパス警報情報と、エラー検出部３４Ａ，３４Ｂからのエラー有無情報をもとに、パス切替情報を生成して選択制御部４０に供給する。図９は、選択制御部４０によるパス選択制御例を示す。同図中、αは通信路α側の選択を表し、βは通信路β側の選択を表し、Ｈは既選択系の保持を表している。
このように、Ｊ１バイトを用いて隣接伝送装置間のエラー検出が可能であるため、通信路途中に冗長通信路を持つ場合であっても冗長通信路部分のみのエラー有無を確認可能となり、冗長通信路部分より前で発生したエラーにより無用な冗長通信路の切替を防止することが可能となる。
なお、上記の実施例では、ＢＩＰ演算結果をそのままＪ１バイトに挿入するものとして説明したが、送信側回路のＪ１検出／挿入部２２で、ＢＩＰ演算結果をそのまま即ち偶パリティとして挿入するフレームと、ＢＩＰ演算結果を反転即ち奇パリティとして挿入するフレームとを１フレーム毎に交互に交替させる。そして、受信側回路のエラー検出部３４Ａ，３４Ｂで偶パリティ／奇パリティの同期を取り、偶パリティのフレームではＪ１バイトを反転させて比較し、奇パリティのフレームではＪ１バイトを反転させて比較するように構成する。この構成では、通信途中のパラレル処理をしている部分で、”０”または”１”固定となるような故障が発生しても、その故障を検出することが可能となる。
受信側回路のエラー検出部３４Ａ，３４Ｂでの、偶パリティ／奇パリティの同期方法としては、例えば前回のフレームでＢＩＰ演算結果とＪ１バイトが全ビット一致であり、今回のフレームで全ビット不一致という場合、前回は偶パリテイ、今回は奇パリテイと判断し、以降、全ビット不一致が２回連続しない限り、偶パリティ／奇パリティを交互に受信しているものとして、比較を行うようにすればよい。
ところで、近年、冗長通信路部分を無瞬断で切替る無瞬断切替方式を採用するシステムが多くなってきている。これは、送信側でＰＯＨの特定バイトにフレームの順番が認識できる情報を挿入し、受信側では、そのフレームの順番の同期をとり、メモリを使用してパス切替のセレクタの前で冗長通信路間の信号の順番を合わせておく。そして、各信号（パス）をＢ３バイトによりエラー監視を行い、選択系に１ビットでもエラーがあり、かつ、非選択系にエラーが無い場合には、即時パス切替を行うことにより、冗長通信路でのエラー発生時に瞬断を防止するような方法である。
図１０は、従来の無瞬断切替を行う送信側回路の一例のブロック図を示す。同図中、ポインタ検出部５０では、８ビットパラレルに供給される送信パスデータからＡＵＰＴＲを検出し、パス警報の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、Ｊ１検出／挿入部５２にパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部５４にパス警報情報とＢ３バイトの位相情報を供給する。
マルチフレーム発生部（ＭＦＧＥＮ）５６は、フレーム単位で図１１に示すような各１バイトのマルチフレームパターンを発生し、Ｊ１検出／挿入部５２に供給する。このマルチフレームパターンは、１〜６２フレームが全”０”で、６３フレームが”０１０１０１０１”、６４フレームが”１０１０１０１０”の固定パターンである。
Ｊ１検出／挿入部５２は、Ｊ１バイト以外の送信パスデータを、そのままＢ３検出／挿入部５４にスルーで供給する。Ｊ１検出／挿入部５２はポインタ検出部５０からの位相情報により、送信パスデータ中のＪ１バイトを保持し、その位相にマルチフレーム発生部５６からのマルチフレームパターンを挿入する。また、保持したＪ１バイトと挿入したマルチフレームパターンの差分情報、具体的にはビット単位のＥＯＲ演算結果をＢ３検出／挿入部５４に供給する。ただし、ポインタ検出部５０部からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢ３検出／挿入部５４にスルーで供給する。
Ｂ３検出／挿入部５４では、Ｂ３バイト以外の送信パスデータは、そのまま分配部５８にスルーで供給する。Ｂ３検出／挿入部５４はポインタ検出部５０部からの位相情報により、送信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部５２からの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。ただし、ポインタ検出部５０からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのまま分配部５８にスルーで供給する。分配部５８は、供給される信号をそのまま二分岐して通信路α、βに送出する。
図１２は、従来の無瞬断切替を行う受信側回路の一例のブロック図を示す。同図中、ポインタ検出部６０Ａは、通信路αから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ａに演算範囲情報を供給し、エラー検出部６４Ａにエラー検出タイミングを供給し、Ｊ１検出部６６Ａとマルチフレーム検出部（ＭＦＤＥＴ）７０Ａにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出部６８ＡにＢ３バイトの位相情報を供給し、書込制御部７２Ａにパス警報情報とポインタ値を供給し、選択制御部（ＳＥＬＣＯＮＴ）８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ａは、ポインタ検出部６０Ａからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ａに供給する。Ｂ３検出部６８Ａは、Ｂ３バイトの位相情報により受信パスデータ中のＢ３バイトを保持しエラー検出部６４Ａに供給する。エラー検出部６４Ａは、ＢＩＰ演算部６２Ａからの演算結果と、Ｂ３検出部６８ＡからのＢ３バイトとを比較し、その比較結果を選択制御部８０に供給する。
Ｊ１検出部６６Ａは、ポインタ検出部６０ＡからのＪ１バイトの位相情報により、受信パスデータ中のＪ１バイトを保持し、マルチフレーム検出部７０Ａに供給する。マルチフレーム検出部７０Ａは、ポインタ検出部６０ＡからのＪ１バイトの位相情報によりＪ１バイトに挿入されているマルチフレームの同期をとり、その同期情報を書込制御部７２Ａと比較制御部７６に供給する。書込制御部７２Ａはポインタ検出部６０Ａからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ａからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ａに供給する。
ポインタ検出部６０Ｂは、通信路βから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ｂに演算範囲情報を供給し、エラー検出部６４Ｂにエラー検出タイミングを供給し、Ｊ１検出部６６Ｂとマルチフレーム検出部（ＭＦＤＥＴ）７０Ｂにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出部６８ＢにＢ３バイトの位相情報を供給し、書込制御部７２Ｂにパス警報情報とポインタ値を供給し、選択制御部（ＳＥＬＣＯＮＴ）８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ｂは、ポインタ検出部６０Ｂからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ｂに供給する。Ｂ３検出部６８Ｂは、Ｂ３バイトの位相情報により受信パスデータ中のＢ３バイトを保持しエラー検出部６４Ｂに供給する。エラー検出部６４Ｂは、ＢＩＰ演算部６２Ｂからの演算結果と、Ｂ３検出部６８ＢからのＢ３バイトとを比較し、その比較結果を選択制御部８０に供給する。
Ｊ１検出部６６Ｂは、ポインタ検出部６０ＢからのＪ１バイトの位相情報により、受信パスデータ中のＪ１バイトを保持し、マルチフレーム検出部７０Ｂに供給する。マルチフレーム検出部７０Ｂは、ポインタ検出部６０ＢからのＪ１バイトの位相情報によりＪ１バイトに挿入されているマルチフレームの同期をとり、その同期情報を書込制御部７２Ｂに供給する。書込制御部７２Ｂはポインタ検出部６０Ｂからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ｂからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ｂに供給する。
比較処理部７６は、マルチフレーム検出部７０Ａ，７０Ｂからのマルチフレーム同期情報を比較して、同じ位相で読み出し可能な読み出し位相を決定し、読出制御部７８に供給する。読出制御部７８ではこの読み出し位相を基に生成したリードアドレス及びリードイネーブル情報をメモリ７４Ａ，７４Ｂに供給する。
選択制御部４０はポインタ検出部６０Ａ，６０Ｂからのパス警報情報と、エラー検出部６４Ａ，６４Ｂからのエラー有無情報を基にパス切替情報を生成してパス切替部８２に供給する。パス切替部８２は、選択制御部８０からの切替情報をもとに、パス切替を行う。
上記の従来方法でも、Ｂ３バイトによる１ビットエラー検出時に無瞬断切替が可能であるものの、あるビットを処理している部分が”０”となるような故障が発生した場合に、通常のＢＩＰ演算では検出できないという第１の問題、及び冗長通信路に至るまでのエラーにより無用なパス切替が発生するという第２の問題が生じる。この第１、第２の問題を解決するのが、次に説明する第２実施例である。
図１３は、本説明の無瞬断切替を行う送信側回路の第２実施例のブロック図を示す。この送信側回路は図３における伝送装置Ｂに設けられる。同図中、図１０と同一部分には同一符号を付す。図１３において、ポインタ検出部５０では、８ビットパラレルに供給される送信パスデータからＡＵＰＴＲを検出し、パス警報の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、Ｊ１検出／挿入部９０にパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部５４にパス警報情報とＢ３バイトの位相情報を供給し、ＢＩＰ演算部９２に演算範囲情報を供給する。
ＢＩＰ演算部９２は、ポインタ検出部５０からの演算範囲をもとにＢＩＰ演算を行い、その演算結果をＪ１検出／挿入部９０に供給する。マルチフレーム発生部９４は、１〜６４フレームを表すマルチフレーム情報をＪ１検出／挿入部９０に供給する。
Ｊ１検出／挿入部９０は、Ｊ１バイト以外の送信パスデータを、そのままＢ３検出／挿入部５４にスルーで供給する。Ｊ１検出／挿入部９０はポインタ検出部５０からの位相情報により送信パスデータ中のＪ１バイトを保持し、図１４に示すように、マルチフレーム発生部９４からのマルチフレームパターンが１〜６３フレームを表すとき、上記Ｊ１バイトの位相にＢＩＰ演算部９２から供給されるＢＩＰ演算結果を挿入し、マルチフレームパターンが６４フレームを表すとき、上記Ｊ１バイトの位相にＢＩＰ演算部９２から供給されるＢＩＰ演算結果を反転して挿入する。また、保持したＪ１バイトと挿入したＢＩＰ演算結果（またはその反転データ）の差分情報、具体的にはビット単位のＥＯＲ演算結果をＢ３検出／挿入部５４に供給する。ただし、ポインタ検出部５０部からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのままＢ３検出／挿入部５４にスルーで供給する。
Ｂ３検出／挿入部５４では、Ｂ３バイト以外の送信パスデータは、そのまま分配部５８にスルーで供給する。Ｂ３検出／挿入部５４はポインタ検出部５０部からの位相情報により、送信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部９０からの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値を挿入したため、そのままでは受信側でＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようＢＩＰ演算値を挿入したＪ１バイトの値に応じてＢ３バイトの値を決定するためである。ところで、Ｂ３検出／挿入部５４は、ポインタ検出部５０からパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信パスデータは、そのまま分配部５８にスルーで供給する。分配部５８は、供給される信号をそのまま二分岐して通信路α、βに送出する。
図１５は、本説明の無瞬断切替を行う受信側回路の第２実施例のブロック図を示す。この受信側回路は図３における伝送装置Ｃに設けられる。同図中、ポインタ検出部６０Ａは、通信路αから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ａに演算範囲情報を供給し、エラー検出部１００Ａにエラー検出タイミングを供給し、Ｊ１検出／挿入部１０２Ａとマルチフレーム検出部１０４Ａにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部１０６ＡにＢ３バイトの位相情報を供給し、書込制御部７２Ａにパス警報情報とポインタ値を供給し、選択制御部８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ａは、ポインタ検出部６０Ａからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ａに供給する。Ｊ１検出／挿入部１０２Ａは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部１０６Ａにスルーで供給する。Ｊ１検出／挿入部１０２Ａはポインタ検出部６０Ａからの位相情報により、受信パスデータ中のＪ１バイトを保持し、エラー検出部１００Ａに供給するとともに、そのＪ１バイトの位相に固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。これは送信側でＢＩＰ演算値が挿入されたＪ１バイトを元の値に戻すための操作である。なお、装置全体を制御する回路から端子１０３を介してＪ１バイトの元の値を示す固定データが設定される。
また、Ｊ１検出／挿入部１０２Ａは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、ビット単位のＥＯＲ演算結果をＢ３検出／挿入部１０６Ａに供給する。ただし、ポインタ検出部６０Ａからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部１０６Ａにスルーで供給する。
Ｂ３検出／挿入部１０６Ａは、ポインタ検出部６０Ｂからの位相情報により、受信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ｂからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。
このように、Ｂ３バイトに差分情報をＥＯＲ演算して反映させるのは、Ｂ３バイトの演算範囲内にあるＪ１バイトにＢＩＰ演算値が挿入されていたため、そのままではＢ３バイトのエラーとなるので、上記Ｂ３バイトのエラーが発生しないようするためである。ところで、Ｂ３検出／挿入部１０６Ａは、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部８２にスルーで供給する。
エラー検出部１００Ａは、ＢＩＰ演算部６２Ａからの演算結果と、Ｊ１検出／挿入部１０２ＡからのＪ１バイトとを比較し、その比較結果つまりエラー状態をマルチフレーム検出部１０４Ａに供給する。なお、マルチフレーム検出部１０４Ａからのマルチフレーム情報を基に、１〜６３フレームではＪ１バイトをそのままＢＩＰ演算結果と比較し、６４フレームではＪ１バイトを反転してＢＩＰ演算結果と比較して選択制御部８０に供給する。
マルチフレーム検出部１０４Ａは、エラー検出部１００Ａからの比較結果から、例えば前フレームでは全ビット不一致で、現フレームでは全ビット一致であるとき、現フレームは１番目のフレームとしてマルチフレームの同期をとり、その同期情報を書込制御部７２Ａと比較制御部７６に供給する。なお、ポインタ検出部６０Ａからパス警報状態であるとの通知があった場合は、その時点のマルチフレーム同期状態を保持し、警報が解除した時点で、再度マルチフレーム同期をとる。
書込制御部７２Ａはポインタ検出部６０Ａからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ａからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ａに供給する。
ポインタ検出部６０Ｂは、通信路βから８ビットパラレルに供給される受信パスデータからＡＵポインタを検出し、ＡＵＰＴＲが全”１”のときパス警報（ＡＵ−ＡＩＳ，ＡＵ−ＬＯＰ）の検出を行う。また、パス警報の無い場合はポインタ値から各種タイミングを生成する。その結果、ＢＩＰ演算部６２Ｂに演算範囲情報を供給し、エラー検出部１００Ｂにエラー検出タイミングを供給し、Ｊ１検出／挿入部１０２Ｂとマルチフレーム検出部１０４Ｂにパス警報情報とＪ１バイトの位相情報を供給し、Ｂ３検出／挿入部１０６ＢにＢ３バイトの位相情報を供給し、書込制御部７２Ｂにパス警報情報とポインタ値を供給し、選択制御部８０にパス警報情報を供給する。
ＢＩＰ演算部６２Ｂは、ポインタ検出部６０Ｂからの演算範囲をもとに、ＢＩＰ演算を行い、演算結果をエラー検出部６４Ｂに供給する。Ｊ１検出／挿入部１０２Ｂは、Ｊ１バイト以外の受信パスデータを、そのままＢ３検出／挿入部１０６Ｂにスルーで供給する。Ｊ１検出／挿入部１０２Ｂはポインタ検出部６０Ｂからの位相情報により、受信パスデータ中のＪ１バイトを保持し、エラー検出部１００Ｂに供給するとともに、そのＪ１バイトの位相に固定データ（例えば１６進表示の値「ＦＦ」）を挿入する。なお、装置全体を制御する回路から端子１０３を介してＪ１バイトの元の値を示す固定データが設定される。
また、Ｊ１検出／挿入部１０２Ｂは保持したＪ１バイトと挿入した固定データの差分情報、具体的には、ビット単位のＥＯＲ演算結果をＢ３検出／挿入部１０６Ｂに供給する。ただし、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての送信データは、そのままＢ３検出／挿入部１０６Ｂにスルーで供給する。
Ｂ３検出／挿入部１０６Ｂは、ポインタ検出部６０Ｂからの位相情報により、受信パスデータ中のＢ３バイトを抜き出して保持し、Ｊ１検出／挿入部３６Ｂからの差分情報との差分をとって反映させる。具体的にはビット単位のＥＯＲ演算を行い、差分を再度Ｂ３バイトに挿入する。ただし、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、上記操作は行われず、全ての受信パスデータを、そのままパス切替部８２にスルーで供給する。
エラー検出部１００Ｂは、ＢＩＰ演算部６２Ｂからの演算結果と、Ｊ１検出／挿入部１０２ＢからのＪ１バイトとを比較し、その比較結果つまりエラー状態をマルチフレーム検出部１０４Ｂに供給する。なお、マルチフレーム検出部１０４Ｂからのマルチフレーム情報を基に、１〜６３フレームではＪ１バイトをそのままＢＩＰ演算結果と比較し、６４フレームではＪ１バイトを反転してＢＩＰ演算結果と比較して選択制御部８０に供給する。
マルチフレーム検出部１０４Ｂは、エラー検出部１００Ｂからの比較結果から、例えば前回のフレームでは全ビット不一致で、今回のフレームでは全ビット一致であるとき、今回のフレームは１番目のフレームとしてマルチフレームの同期をとり、その同期情報を書込制御部７２Ｂと比較制御部７６に供給する。なお、ポインタ検出部６０Ｂからパス警報状態であるとの通知があった場合は、その時点のマルチフレーム同期状態を保持し、警報が解除した時点で、再度マルチフレーム同期をとる。
書込制御部７２Ｂはポインタ検出部６０Ｂからのパス警報情報とポインタ値、及びマルチフレーム検出部７０Ｂからのマルチフレーム同期情報を基に生成したライトアドレス及びライトイネーブルをメモリ７４Ｂに供給する。
比較処理部７６は、マルチフレーム検出部１０４Ａ，１０４Ｂからのマルチフレーム同期情報を比較して、同じ位相で読み出し可能な読み出し位相を決定し、読出制御部７８に供給する。読出制御部７８ではこの読み出し位相を基に生成したリードアドレス及びリードイネーブル情報をメモリ７４Ａ，７４Ｂに供給する。
選択制御部４０はポインタ検出部６０Ａ，６０Ｂからのパス警報情報と、エラー検出部６４Ａ，６４Ｂからのエラー有無情報を基にパス切替情報を生成してパス切替部８２に供給する。パス切替部８２は、選択制御部８０からの切替情報をもとに、パス切替を行う。
上記の実施例では、冗長通信路に至るまでのエラーがあったとしても、Ｊ１バイトによる１ビットエラー検出を行うことにより、冗長通信路部分のみのエラー有無を確認可能となり、無用なパス切替をなくして無瞬断切替が可能である。
また、あるビットを処理している部分が”０”となるような故障が発生した場合に、送信側では１〜６３フレームでＪ１バイトにＢＩＰ演算結果を挿入し、６４フレームでＪ１バイトにＢＩＰ演算結果を反転して挿入しているため、上記の故障を検出することが可能となる。
なお、Ｊ１検出／挿入部２２，９０が請求項記載の第２所定バイト挿入手段に対応し、エラー検出部３４Ａ，３４Ｂ，１００Ａ，１００Ｂが第２所定バイト比較手段に対応し、Ｊ１検出／挿入部９０が反転手段を内蔵しており、マルチフレーム検出部１０４Ａ，１０４Ｂが同期手段に対応し、Ｂ３検出／挿入部２４，５４が第１補正手段に対応し、Ｂ３検出／挿入部３８Ａ，３８Ｂ，１０６Ａ，１０６Ｂが第２補正手段に対応し、Ｊ１検出／挿入部３６Ａ，３６Ｂ，１０２Ａ，１０２Ｂが固定値挿入手段を内蔵しており、ポインタ検出部２０，５０が第１パス警報検出手段に対応し、ポインタ検出部３０Ａ，３０Ｂ，６０Ａ，６０Ｂが第２パス警報検出手段に対応する。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、ＳＤＨのＳＴＭ−１インタフェースを説明するための図である。
図２は、ＢＩＰ演算範囲を示す図である。
図３は、一部に冗長通信路を持つネットワークの構成図である。
図４は、本発明の送信側回路の第１実施例のブロック図である。
図５は、送信側回路各部の信号タイミングチャートである。
図６は、ＥＯＲ演算の一例を示す図である。
図７は、本発明の受信側回路の第１実施例のブロック図である。
図８は、受信側回路各部の信号タイミングチャートである。
図９は、選択制御部によるパス選択制御例を示す図である。
図１０は、従来の無瞬断切替を行う送信側回路の一例のブロック図である。
図１１は、マルチフレーム発生部が発生するマルチフレームパターンを示す図である。
図１２は、従来の無瞬断切替を行う受信側回路の一例のブロック図である。
図１３は、本説明の無瞬断切替を行う送信側回路の第２実施例のブロック図である。
図１４は、本発明でＪ１バイトに挿入される内容を示す図である。
図１５は、本説明の無瞬断切替を行う受信側回路の第２実施例のブロック図である。
Claims (10)
- 伝送情報のオーバーヘッド内の第１所定バイトに挿入した誤り検出符号を用いて同期網の通信パスのエラーを監視するパスエラー監視方法において、
送信側で伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号を伝送情報のオーバーヘッド内の前記第１所定バイトとは異なる第２所定バイトに挿入して送信し、受信側で受信した伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号と受信した伝送情報の第２所定バイトとを比較して送受信間の通信パスのエラーを監視するパスエラー監視方法。 - 伝送情報のオーバーヘッド内の第１所定バイトに挿入した誤り検出符号を用いて同期網の通信パスのエラーを監視するパスエラー監視方法を適用した送信側装置において、
伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号を伝送情報のオーバーヘッド内の前記第１所定バイトとは異なる第２所定バイトに挿入する第２所定バイト挿入手段を有する送信側装置。 - 伝送情報のオーバーヘッド内の第１所定バイトに挿入した誤り検出符号を用いて同期網の通信パスのエラーを監視するパスエラー監視方法を適用した受信側装置において、
受信した伝送情報の所定範囲について誤り検出符号演算を行い、得られた誤り検出符号と受信した伝送情報の第２所定バイトとを比較する第２所定バイト比較手段を有する受信側装置。 - 請求項２記載の送信側装置において、
前記第２所定バイト挿入手段は、演算により得られた誤り検出符号を所定周期毎に反転して前記第２所定バイトに挿入する反転手段を有する送信側装置。 - 請求項３記載の受信側装置において、
前記第２所定バイト比較手段の比較結果が全ビット一致と不一致との切り替わりで同期をとる同期手段を有する受信側装置。 - 請求項２記載の送信側装置において、
前記第２所定バイトが前記第１所定バイトの演算範囲内にあり、
元の第２所定バイトの内容と前記誤り検出符号演算で得られた誤り検出符号との差分情報を求め、前記差分と元の第１所定バイトの内容との差分を前記第１所定バイトに挿入して前記第１所定バイトの内容を補正する第１補正手段を有する送信側装置。 - 請求項３記載の受信側装置において、
前記第２所定バイトが前記第１所定バイトの演算範囲内にあり、
受信した伝送情報の第２所定バイトの内容と前記誤り検出符号演算で得られた誤り検出符号との差分情報を求め、前記差分と受信した伝送情報の第１所定バイトの内容との差分を前記第１所定バイトに挿入して前記第１所定バイトの内容を補正する第２補正手段と、
前記受信した伝送情報の第２所定バイトに固定値を挿入する固定値挿入手段を有する受信側装置。 - 請求項７記載の受信側装置において、
前記固定値挿入手段は、前記固定値を可変設定できる受信側装置。 - 請求項６記載の送信側装置において、
伝送情報のオーバーヘッドの内容からパス警報を検出する第１パス警報検出手段を有し、
前記パス警報の検出時には前記第２所定バイト挿入手段及び第１補正手段の動作を停止させる送信側装置。 - 請求項３記載の受信側装置において、
受信した伝送情報のオーバーヘッドの内容からパス警報を検出する第２パス警報検出手段を有し、
前記パス警報の検出時には前記第２補正手段及び固定値挿入手段の動作を停止させる受信側装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2000/009312 WO2002056513A1 (fr) | 2000-12-27 | 2000-12-27 | Procede de detection d'erreurs de voie et dispositif correspondant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2002056513A1 true JPWO2002056513A1 (ja) | 2004-05-20 |
Family
ID=11736846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002557051A Withdrawn JPWO2002056513A1 (ja) | 2000-12-27 | 2000-12-27 | パスエラー監視方法及びその装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6920603B2 (ja) |
| JP (1) | JPWO2002056513A1 (ja) |
| WO (1) | WO2002056513A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738395B1 (en) * | 2000-09-15 | 2004-05-18 | Nortel Networks Limited | Pointer processing and path BIP-8 computation for large concatenated payloads |
| US6558426B1 (en) | 2000-11-28 | 2003-05-06 | Medidea, Llc | Multiple-cam, posterior-stabilized knee prosthesis |
| IL151796A0 (en) * | 2002-09-18 | 2003-04-10 | Lightscape Networks Ltd | Method for protection of ethernet traffic in optical ring networks |
| JP4899398B2 (ja) * | 2005-09-29 | 2012-03-21 | 富士通株式会社 | 冗長機能制御方法及びそれを用いた伝送装置 |
| US20110035018A1 (en) * | 2007-09-25 | 2011-02-10 | Depuy Products, Inc. | Prosthesis with composite component |
| US8128703B2 (en) | 2007-09-28 | 2012-03-06 | Depuy Products, Inc. | Fixed-bearing knee prosthesis having interchangeable components |
| US20110035017A1 (en) * | 2007-09-25 | 2011-02-10 | Depuy Products, Inc. | Prosthesis with cut-off pegs and surgical method |
| US8632600B2 (en) | 2007-09-25 | 2014-01-21 | Depuy (Ireland) | Prosthesis with modular extensions |
| US8715359B2 (en) | 2009-10-30 | 2014-05-06 | Depuy (Ireland) | Prosthesis for cemented fixation and method for making the prosthesis |
| US9204967B2 (en) | 2007-09-28 | 2015-12-08 | Depuy (Ireland) | Fixed-bearing knee prosthesis having interchangeable components |
| US8828086B2 (en) | 2008-06-30 | 2014-09-09 | Depuy (Ireland) | Orthopaedic femoral component having controlled condylar curvature |
| US9168145B2 (en) | 2008-06-30 | 2015-10-27 | Depuy (Ireland) | Posterior stabilized orthopaedic knee prosthesis having controlled condylar curvature |
| US8187335B2 (en) | 2008-06-30 | 2012-05-29 | Depuy Products, Inc. | Posterior stabilized orthopaedic knee prosthesis having controlled condylar curvature |
| US8206451B2 (en) | 2008-06-30 | 2012-06-26 | Depuy Products, Inc. | Posterior stabilized orthopaedic prosthesis |
| US8236061B2 (en) | 2008-06-30 | 2012-08-07 | Depuy Products, Inc. | Orthopaedic knee prosthesis having controlled condylar curvature |
| US8192498B2 (en) | 2008-06-30 | 2012-06-05 | Depuy Products, Inc. | Posterior cructiate-retaining orthopaedic knee prosthesis having controlled condylar curvature |
| US9119723B2 (en) | 2008-06-30 | 2015-09-01 | Depuy (Ireland) | Posterior stabilized orthopaedic prosthesis assembly |
| EP2282428B1 (de) * | 2009-07-17 | 2013-06-05 | Albis Technologies AG | Verfahren und System zur Umschaltung von Pfaden |
| JP5436233B2 (ja) * | 2010-01-12 | 2014-03-05 | 富士通テレコムネットワークス株式会社 | Ｓｄｈ／ｓｏｎｅｔ伝送装置間の故障区間探索方法 |
| US9011547B2 (en) * | 2010-01-21 | 2015-04-21 | Depuy (Ireland) | Knee prosthesis system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4964112A (en) * | 1988-06-01 | 1990-10-16 | Siemens Aktiengesellschaft | Method for monitoring the quality of a digital signal in sections of a data transmission circuit |
| JPH034623A (ja) | 1989-05-31 | 1991-01-10 | Nec Corp | 直列データ伝送システム |
| JPH04267631A (ja) | 1991-02-21 | 1992-09-24 | Fujitsu Ltd | パリティビット付加方式 |
| FR2707819B1 (fr) * | 1993-07-12 | 1995-09-15 | Tremel Jean Yves | Procédé et dispositif de surveillance et/ou de test d'un réseau de télécommunication de type ATM. |
| US5631896A (en) * | 1994-07-18 | 1997-05-20 | Nippon Telegraph And Telephone Corporation | Hitless path switching apparatus and method |
| EP0792545B1 (en) * | 1994-09-12 | 2005-11-16 | Alcatel USA, Inc. | Integrated communication links for a distributed digital cross-connect with multiple fabrics |
| JPH09172423A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 伝送装置、ｓｄｈ伝送装置および、ｓｄｈ伝送システム |
| US6243844B1 (en) * | 1997-01-17 | 2001-06-05 | Ascom Tech Ag | Signal transmitter used in the transmission of data in a communication system |
| JP3246473B2 (ja) * | 1999-05-26 | 2002-01-15 | 日本電気株式会社 | パス切替制御システム及びパス切替制御方法 |
-
2000
- 2000-12-27 WO PCT/JP2000/009312 patent/WO2002056513A1/ja active Application Filing
- 2000-12-27 JP JP2002557051A patent/JPWO2002056513A1/ja not_active Withdrawn
-
2003
- 2003-06-25 US US10/609,491 patent/US6920603B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6920603B2 (en) | 2005-07-19 |
| US20040015770A1 (en) | 2004-01-22 |
| WO2002056513A1 (fr) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631896A (en) | Hitless path switching apparatus and method | |
| JPWO2002056513A1 (ja) | パスエラー監視方法及びその装置 | |
| US6721268B1 (en) | Method and apparatus for multiplex transmission | |
| JP3775859B2 (ja) | 非同期（ｐｄｈ）サブネットワークを含む同期（ｓｄｈ）ネットワークにおけるパス・スイッチ・リング制御装置 | |
| US5822299A (en) | Path protection in a telecommunications network | |
| US7346081B2 (en) | Traffic handling in a protected synchronous communication network | |
| US6917584B2 (en) | Channel reassignment method and circuit for implementing the same | |
| JP2933479B2 (ja) | デジタル信号伝送装置 | |
| US20070081466A1 (en) | ATM cell service apparatus accommodating an ATM cell in an optical asynchronous communications network through a North America asynchronous communications network | |
| JP4845582B2 (ja) | 光伝送装置用プラグインカード | |
| JP4244150B2 (ja) | 双方向線路切替えリングネットワーク | |
| JP2874112B2 (ja) | 伝送路の無瞬断切替装置および方法 | |
| US7447239B2 (en) | Transmission path monitoring | |
| JPH11266218A (ja) | 位相制御装置及び位相制御方法 | |
| JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| JP3246473B2 (ja) | パス切替制御システム及びパス切替制御方法 | |
| US6222892B1 (en) | Synchronization message reception processing apparatus | |
| JP4679090B2 (ja) | 送端切替方法およびセット予備端局装置 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| US6870829B1 (en) | Message signalling in a synchronous transmission apparatus | |
| JP5533433B2 (ja) | 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 | |
| JPH1093536A (ja) | 伝送装置のユニット間インタフェース方式 | |
| JP2002164907A (ja) | パスルート切替装置およびパスプロテクション方法 | |
| JPH0936904A (ja) | Ｓｄｈリング型網のパス切替方式 | |
| JPWO2004004237A1 (ja) | ノード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |