JPWO2004004237A1 - ノード装置 - Google Patents

Abstract

故障発生時に現用系から予備系に切替を行うノード装置に関し、伝送品質を劣化させる障害がノード装置又は伝送路のいずれで発生したかを判別するために、相対位相差検出部が、現用伝送路及び予備伝送路の伝送遅延の相対位相差を検出し、パス誤り検出部が各伝送路を経由するパスの誤りを検出し、主信号誤り演算部が各伝送路からの主信号の誤り演算を行い、相対位相差に基づき同一位相にした各パス誤り及び各主信号誤り演算結果に基づき障害が発生した個所を特定する。

Description

本発明はノード装置に関し、特に、故障発生時に現用系から予備系に切替を行うノード装置に関する。
近年、通信の発達に伴い、情報の高速化、大容量化、及びマルチメディア化が進んでいる。このような情報を伝送するネットワークにおいては、ネットワークの信頼性及び運用性の向上のために、発生した故障個所を如何に速く特定してネットワークを復旧させるかが重要である。

図１０は、リング切替方式を採用した一般的なネットワークを示している。このネットワークは、挿入分岐多重変換ノード装置（ＡＤＭ：Ａｄｄ／Ｄｒｏｐ ｍｕｌｔｉｐｌｅｘｅｒ）１０１，２０１及び中継ノード装置（以下、ＴＨＲＵノードと称することがある。）３００＿１，３００＿２を備えている。
挿入分岐多重変換ノード装置１０１，２０１は共に挿入及び分岐機能を備えている。同図においては、特に、ノード装置１０１からノード装置２０１に信号を送信する場合が示されており、ノード装置（以下、ＡＤＤノードと称することがある。）１０１には、挿入機能のみが示され、ノード装置（以下、ＤＲＯＰノードと称することがある。）２０１には、分岐機能のみが示されている。
ＡＤＤノード１０１、ＴＨＲＵノード３００＿１、ＤＲＯＰノード２０１、及びＴＨＲＵノード３００＿２は、この順に外回り高速伝送路（ｌｉｎｅ又はＳｅｃｔｉｏｎ）４００＿１〜４００＿４（以後、符号４００で総称することがある。）でリング状に接続され、逆の順に内回り高速伝送路５００＿１〜５００＿４（以後、符号５００で総称することがある。）でリング状に接続されている。
ＡＤＤノード１０１は、現用低速インタフェース２０＿１、予備低速インタフェース２０＿２、セレクタ２４、及び挿入機能部１１０を備え、ＤＲＯＰノード２０１は、分岐機能部２１０、セレクタ４１、現用低速インタフェース４０＿１、及び予備低速インタフェース４０＿２を備えている。また、ＡＤＤノード１０１には、オペレーション端末７００が接続されている。
ＡＤＤノード１０１において、低速伝送路６００＿１，６００＿２から入力されたパス単位の主信号（例えば、ＶＣ３／ＶＣ４／ＶＣ４−４Ｃ）は、それぞれ、低速インタフェース２０＿１，２０＿２を経由してセレクタ２４に与えられる。
セレクタ２４は、現用低速インタフェース２０＿１からの主信号を選択し、この選択した主信号を挿入機能部１１０を経由して外回り高速伝送路４００＿１及び内回り高速伝送路５００＿１に送出する。
外回り高速伝送路４００＿１に送出された主信号は、ＴＨＲＵノード３００＿１、伝送路４００＿２を経由してＤＲＯＰノード２０１に伝送され、内回り高速伝送路５００＿１に送出された主信号は、ＴＨＲＵノード３００＿２、内回り高速伝送路５００＿２を経由してＤＲＯＰノード２０１に伝送される。
ＤＲＯＰノード２０１において、分岐機能部２１０は、伝送路４００＿２，５００＿２から分離した主信号をセレクタ４１に与える。セレクタ４１は、例えば、現用の伝送路４００＿２から分離した主信号を選択して、現用低速インタフェース４０＿１及び予備低速インタフェース４０＿２を経由して低速伝送路６００＿３，６００＿４に送出する。
これにより、低速伝送路６００＿１から入力された主信号は、現用低速インタフェース２０＿１、現用の伝送路４００＿１，４００＿２、及び現用低速インタフェース４０＿１を経由して低速伝送路６００＿３に送出される。
また、同一の主信号は、予備用インタフェース４０＿２を経由して低速伝送路６００＿４に送出される。
ＤＲＯＰノード２０１は、パス単位で伝送品質を監視しており、現用の高速伝送路４００＿１又は４００＿２に異常（信号の劣化等）が発生した場合、セレクタ４１に対して品質の良い（障害の発生していない）予備の高速伝送路５００＿１，５００＿２経由の主信号を選択するように指示する。これにより、品質の良い安定したサービスを提供することが可能になる。
しかしながら、ＡＤＤノード１０１において、現用低速インタフェース２０＿１の異常に起因するエラーが主信号に発生した場合、このエラーを含む主信号は、現用の伝送路４００＿１及び予備の伝送路５００＿１に共に送出される。
ＤＲＯＰノード２０１において、セレクタ４１が、伝送路４００＿２を経由した主信号から伝送路５００＿２を経由した主信号に切り替えても伝送路５００＿１，５００＿２を経由した主信号にもエラーが含まれているため、主信号エラーは継続する。また、この無意味な切替は伝送品質を著しく劣化させてしまう。
また、外回り／内回り伝送路長（現用／予備伝送路長）による主信号遅延（ＡＤＤノード１０１からＤＲＯＰノード２０１に到達する迄の時間差）に起因する主信号抽出伝送路の切替が交互に発生し続け、オペレーションシステムへの切替通知の多発により制御通信トラフィックの増大および保守作業の混乱を招く可能性がある。
従って本発明では、故障発生時に現用系から予備系に切替を行うノード装置において、伝送品質を劣化させる障害がノード装置又は伝送路のいずれで発生したかを判別することを課題とする。

（１）上記の課題を解決するため、本発明のノード装置（例えば、ＤＲＯＰノード）は、対向するノード装置（例えば、ＡＤＤノード）から現用伝送路及び予備伝送路に同時に送出された主信号を受信して両者の相対位相差を検出する相対位相差検出部と、各伝送路を経由するパス誤りを検出するパス誤り検出部と、該相対位相差及び各パス誤りを該対向ノード装置（ＡＤＤノード）に送信する送信部と、を備えたことを特徴としている。
すなわち、図３において、例えば、ＤＲＯＰノード２００は対向するＡＤＤノード１００に“相対位相差”及び“パス誤り”を送信することができる。
相対位相差検出部３７は、ＡＤＤノード１００から現用伝送路４００及び予備伝送路５００に同時に送出された主信号の相対位相差を検出する。パス誤り検出部は両伝送路のパス誤り、例えば、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）におけるＰＯＨ（ＰａｔｈＯｖｅｒＨｅａｄ）のＢ３バイトの誤り数を検出し、送信部は、相対位相差及び各パス誤りを、例えばＧ１バイトでＡＤＤノード１００に送信する。
これにより、ＡＤＤノード１００は、相対位相差及び各パス誤りに基づき、現用伝送路、予備伝送路、又は自装置自身に障害が発生したか否かを判別することが可能になる。
すなわち、ＡＤＤノード１００では、相対位相差に基づいて、両パス誤りを同位相で比較する。そして、ＡＤＤノード１００は、例えば▲１▼各パス誤りが“誤り”を示さないとき、現用／予備伝送路及び自装置が共に正常であると判定し、▲２▼一方のパス誤りのみが“誤り”を示すとき、このパス誤りに対応する伝送路に障害が発生したと判定し、▲３▼各パス誤りが同じ“誤り”を示すとき、自装置自身で障害が発生したものと判定できる。
従って、この判定は、同位相の各パス誤りに基づいて行われているため、現用及び予備伝送路の伝送遅延差に起因する切替誤りを無くすことが可能となる。
（２）また、本発明は上記の本発明において、該現用伝送路及び該予備伝送路からの各主信号の誤り演算を行う主信号誤り演算部をさらに有し、該送信部が、該相対位相差、各パス誤り、各主信号誤り演算結果を該対向ノード装置（ＡＤＤノード）に送信することが可能である。
すなわち、図３において、例えば、ＤＲＯＰノード２００は対向するＡＤＤノード１００に“相対位相差”、“パス誤り”、及び“主信号誤り演算結果”を送信することができる。
ＡＤＤノード１００が現用伝送路及び予備伝送路に主信号を同時に送出する。これを受信したＤＲＯＰノード２００では、相対位相差検出部３７が、両主信号の相対位相差を検出する。
主信号誤り演算部は、現用伝送路又は予備伝送路から受信した各主信号の誤り演算、例えばＣＲＣ演算をそれぞれ行う。パス誤り検出部は、現用伝送路及び予備伝送路を経由するパス誤りを検出する。送信部は、相対位相差、２つのパス誤り、及び２つの主信号誤り演算結果を対向するＡＤＤノード１００に送信する。
これらの相対位相差、パス誤り、及び主信号誤り演算結果に基づき、対向ＡＤＤノード１００は、自装置自身が障害を発生しているか否かを判定することが可能になる。
なお、主信号誤り演算部は、必ずしも主信号が誤り無く伝送されているか否かを演算するものではなく、例えば、２つの主信号のＣＲＣ演算による余りが等しいことにより２つの主信号が等しいと判断するために演算を行ってもよい。
２つの主信号に同じ誤りが発生している場合、２つの主信号のＣＲＣ演算結果（余り）は同じになる。
（３）また、本発明に係るノード装置（例えば、ＤＲＯＰノード２００）は、対向するノード装置（例えば、ＡＤＤノード１００）から現用伝送路及び予備伝送路に同時に送出された主信号を受信して両者の相対位相差を検出する相対位相差検出部と、各伝送路のパス誤りを検出するパス誤り検出部と、該相対位相差及び各パス誤りに基づき、障害を検出する障害検出部と、該対向ノード装置（ＡＤＤノード１００）に該障害を通知する送信部と、を備えたことを特徴としている。
すなわち、同図において、例えば、ＤＲＯＰノード２００は、“相対位相差”及び“パス誤り”に基づき障害を検出し、この障害（例えば、伝送路障害、対向するＡＤＤノードの障害）を対向するＡＤＤノード１００に通知することができる。
上記の請求の範囲１の発明と同様に、相対位相差検出部が相対位相差を検出し、パス誤り検出部が両伝送路のパス誤りを検出する。本発明が請求の範囲１の発明と異なる点は、ＡＤＤノード１００が、自装置の障害を判定する代わりに、障害検出部が、例えば、ＡＤＤノード１００の障害を検出し、この障害を送信部がＡＤＤノード１００に通知することである。
これにより、ＡＤＤノード１００は、自装置に障害が発生した否かを知ることが可能になる。
なお、例えば、ネットワーク構成が、ＡＤＤノード１００も現用伝送路と予備伝送路の切替に関わっているような場合、ＤＲＯＰノード２００の障害検出部は、現用伝送路又は予備伝送路の障害を検出して、この障害をＡＤＤノード１００に通知する。これにより、ＡＤＤノード１００は、現用伝送路及び予備伝送路の切替が可能になる。
（４）また、本発明は、上記の本発明において、各伝送路からの主信号の誤り演算を行う主信号誤り演算部をさらに有し、該障害検出部が、該相対位相差、各パス誤り及び各主信号誤り演算結果に基づき障害を検出し、該送信部が該障害を該対向ノード装置（例えば、ＡＤＤノード１００）に通知することができる。
すなわち、同図において、例えば、ＤＲＯＰノード２００は対向するＡＤＤノード１００に“相対位相差”、“パス誤り”、及び“主信号誤り演算結果”に基づき障害を判定し、この障害をＡＤＤノード１００に通知することができる。
上記の請求の範囲３の発明において、さらに、主信号誤り演算部が、現用伝送路及び予備伝送路からの各主信号の誤り演算を行い、障害検出部が、相対位相差、各パス誤り、及び各主信号誤り演算結果に基づき、ＡＤＤノード１００、現用伝送路、又は予備伝送路の障害を検出し、送信部が該障害をＡＤＤノード１００に通知する。
これによっても、ＡＤＤノード１００は、自装置自身の障害を知ることが可能になる。
（５）また、本発明は、上記の本発明において、該送信部が、相対位相差をパスオーバヘッドの未使用部を使用して送信してもよい。
（６）また、本発明に係るノード装置（例えば、ＡＤＤノード１００）は、対向するノード装置（例えば、ＤＲＯＰノード２００）から送られて来る現用伝送路及び予備伝送路間の相対位相差及び各伝送路のパス誤りを受信する受信部と、該相対位相差に基づき、各パス誤りの位相合わせを行う遅延制御部と、同一位相の各パス誤りに基づき自装置に障害が発生したか否かを判定する故障判定部とを備えることができる。
すなわち、同図において、例えば、ＡＤＤノード１００は、対向するＤＲＯＰノード２００から送信されて来た“相対位相差”及び“パス誤り”に基づき自装置自身の障害を判定することができる。
ＡＤＤノード１００の受信部は、ＤＲＯＰノード２００から送られて来る現用伝送路及び予備伝送路の相対位相差、及び各伝送路のパス誤りを受信する。ＡＤＤノード１００の遅延制御部は、相対位相差に基づき両パス誤りの位相を合わせ、ＡＤＤノード１００の故障判定部は、同一位相の各パス誤りに基づき自装置の、例えば現用主信号送信部に障害が発生したか否かを判定する。
これにより、ＡＤＤノード１００は、自装置に障害が発生したことを判別することが可能になる。
（７）また、本発明は、上記の本発明において、該受信部が、さらに該対向ノード装置（ＤＲＯＰノード２００）から各伝送路の主信号誤り演算結果を受信し、該遅延制御部が、該相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、該故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき障害が発生したか否かを判別することが可能である。
すなわち、同図において、ＡＤＤノード１００は、対向するＤＲＯＰノード２００から送信されて来た“相対位相差”、“パス誤り”、及び“主信号誤り演算結果”に基づき、自装置の障害を判定することができる。
ＡＤＤノード１００において、受信部は、対向するＤＲＯＰノード２００からさらに現用伝送路及び予備伝送路の各主信号誤り演算結果を受信する。遅延制御部は、該相対位相差、各主信号誤り演算結果、及び各パス誤りの位相を合わせる。
故障判定部は、遅延制御部の出力、すなわち同位相の両主信号誤り演算結果及び両パス誤りに基づき、例えば、自装置に障害が発生したか否かを判別する。
すなわち、故障判定部は、例えば、両主信号誤り演算結果を比較し、その結果＝“一致”であるとき、伝送路に障害が発生していないと認識し、さらに、パス誤りが“誤り”を示すとき、自装置の現用主信号送信部（例えばインタフェース部）に障害が発生したと認識することが可能である。
なお、故障判定部は、現用伝送路又は予備伝送路の障害が発生した否かを判定することも可能である。
ここで、ＡＤＤノード１００において、低速伝送路６００から入力された主信号パスに既にエラーが発生している場合、現用低速インタフェース２０＿１の故障と判定されしまう。そこで、低速インタフェース２０のパス誤りを検出した場合、現用低速インタフェース２０＿１の故障判定を除いておく必要がある。
（８）そこで、本発明は、上記の本発明において、該パスの低速伝送路側の誤りを検出するパス誤り検出部と、該相対位相差を第１の相対位相差としたとき、該低速伝送路側パス誤りと該対向ノード装置（ＤＲＯＰノード２００）からの該パス誤りとの相対位相差を示す第２の相対位相差を検出する相対位相差検出部と、該遅延制御部を第１の遅延制御部としたとき、該第２の相対位相差に基づき、該対向ノード装置（ＤＲＯＰノード２００）からの該パス誤りと該低速伝送路側パス誤りとの位相を合わせる第２の遅延制御部とをさらに有し、該故障判定部は、同一位相の各パス誤りに基づき、自装置に障害が発生したか否かを判定することが可能である。
すなわち、同図において、例えば、ＡＤＤノード１００は、対向のＤＲＯＰノード２００から与えられた“第１の相対位相差”及び“パス誤り”と、自装置で検出した“第２の相対位相差”及び“低速側パス誤り”に基づき自装置の障害を判定する。
ＡＤＤノード１００は、パス誤り検出部、相対位相差検出部、及び第２の遅延制御部をさらに備えている。パス誤り検出部は、現用／予備伝送路のパスと同じパスの低速伝送路側のパス誤りを検出する。
相対位相差検出部は、低速伝送路側パス誤りとＤＲＯＰノード２００からの各パス誤りとの相対位相差を示す第２の相対位相差を検出する。第２の遅延制御部は、第２の相対位相差に基づき、ＤＲＯＰノード２００からのパス誤りと低速伝送路側パス誤りとの位相を合わせる。
故障判定部は、ＤＲＯＰノード２００からの各パス誤り及び低速伝送路側パス誤りに基づき、自装置に障害が発生したか否かを判定する。
このとき、故障判定部は、低速伝送路側パス誤りが“誤り”を示すとき、例えば、自装置に障害が発生していないものとする。
これにより、故障判定部は、低速伝送路側でのパス誤り障害を排除した状態でＡＤＤノード又は伝送路の障害を上記と同様に検出することができる。
（９）また、本発明は、上記の本発明において、該受信部が、さらに該対向ノード装置（ＤＲＯＰノード２００）から各伝送路の主信号誤り演算結果を受信し、該第１の遅延制御部が、該第１の相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき自装置に障害が発生したか否かを判定することが可能である。
すなわち、例えば、ＡＤＤノード１００は、対向するＤＲＯＰノード２００から与えられた“第１の相対位相差”、“パス誤り”、及び“主信号誤り演算結果”と、自装置で検出した“第２の相対位相差”及び“低速側パス誤り”に基づき障害判定する。
ＡＤＤノード１００において、受信部は、ＤＲＯＰノード２００から“第１の相対位相差”、各パス誤り、及び各主信号誤り演算結果を受信する。第１の遅延制御部は、第１の相対位相差に基づき各パス誤り及び各主信号誤り演算結果の位相を同一にする。
第２の遅延制御部は、第２の相対位相差に基づき、低速伝送路側のパス誤りをＤＲＯＰノード２００からの各パス誤りと同一位相にする。
故障判定部は、同一位相の低速伝送路側のパス誤り、ＤＲＯＰノード２００からの各パス誤り及び各主信号誤り演算結果に基づき自装置に障害が発生したか否かを判定する。このとき、故障判定部は、低速伝送路側パス誤りが“誤り”を示すとき、例えば、自装置に障害が発生していないものとする。
これにより、ＡＤＤノード１００は、低速伝送路側から入力された主信号パスに既に誤りが発生している場合、このパス誤りに基づき自装置に障害が発生したと判定することが無くなる。
（１０）さらに、本発明のノード装置（例えば、ＡＤＤノード１００）は、低速伝送路からの各主信号を受信する現用インタフェース及び予備インタフェースと、対向するノード装置（例えば、ＤＲＯＰノード２００）から送信されて来る障害情報に基づき、各インタフェースからの主信号の内のいずれか一方を選択するセレクタとを備えることができる。

図１は、本発明に係るノード装置、特にＡＤＤノードの構成実施例を示したブロック図である。
図２は、本発明に係るノード装置、特にＤＲＯＰノードの構成実施例を示したブロック図である。
図３は、本発明に係るノード装置（ＡＤＤノード及びＤＲＯＰノード）を用いたリングネットワークにおけるＡＤＤノードからＤＲＯＰノードに伝送される制御情報の処理動作を示した図である。
図４は、本発明に係るノード装置を用いたリングネットワークにおける伝送遅延を求めるためのマルチフレームのデータ例を示した図である。
図５は、本発明に係るノード装置（ＡＤＤノード及びＤＲＯＰノード）を用いたリングネットワークにおけるＤＲＯＰノードからＡＤＤノードに伝送される制御情報の処理動作を示した図である。
図６は、本発明に係るノード装置（ＡＤＤノード）が受信したマルチフレーム例を示した図である。
図７は、本発明に係るノード装置の動作実施例（１）におけるＡＤＤノードの故障判定部の判定例を示した図である。
図８は、本発明に係るノード装置の動作実施例（２）における伝送路一周伝送遅延量判定例を示した図である。
図９は、本発明に係るノード装置の動作実施例（２）におけるＡＤＤノードの故障判定部の判定例を示した図である。
図１０は、従来のノード装置で構成された一般的なリング型ネットワークを示したブロック図である。

符号の説明

１００，１０１ ＡＤＤノード １１０ 挿入機能部
２００，２０１ ＤＲＯＰノード ２１０ 分岐機能部
３００＿１，３００＿２ ＴＨＲＵノード
４００，４００＿１〜４００＿４ 外回り高速伝送路
５００，５００＿１〜５００＿４ 内回り高速伝送路
６００，６００＿１〜６００＿４ 低速伝送路 ７００ オペレーション端末
１０＿１ 外回り検出制御部 １０−２ 内回り検出制御部
１１，１１’ ＭＦバイト検出部 １２ ＣＲ／ＬＦ検出部
１３ 相対遅延検出部 １４ 伝送路遅延検出部
１５，１５’ ＣＲＣ検出部 １６，１６’ 対向Ｂ３検出部
１７，１７’ ＣＲＣ遅延制御部 １８，１８’ Ｂ３遅延制御部
１９ 遅延制御部 ２０，２０＿１，２０＿２ 低速インタフェース
２１ 送信Ｊ１ＭＦ制御部 ２２ セクション多重部
２３ 故障判定部 ２４ セレクタ
２５ 低速入力Ｂ３エラー検出部 ２６，２６’制御情報検出部
２７ 相対遅延検出部
３１＿１，３１＿２ 主信号検出部 ３２＿１，３２＿２ ＣＲＣ演算部
３３＿１，３３＿２ Ｂ３演算部 ３４＿１，３４＿２ 制御情報挿入部
３５＿１，３５＿２ Ｊ１ＭＦ検出部 ３６＿１，３６＿２ ＣＲ／ＬＦ検出部
３７ 相対位相差検出部 ３８＿１，３８＿２制御情報挿入部
３９ セクション多重部
４０＿１ 現用低速インタフェース ４０＿２ 予備低速インタフェース
４１ セレクタ
Ｄ１〜Ｄ４ 制御情報
Ｄ３ａ 外回りＣＲＣ値 Ｄ３ｂ 外回りＢ３エラービット数
Ｄ４ａ 内回りＣＲＣ値 Ｄ４ｂ 内回りＢ３エラービット数
Ｄ５ｂ 低速Ｂ３エラービット数
図中、同一符号は同一又は相当部分を示す。

図１は、本発明に係るノード装置、特に主信号を対向ノード装置に送信するＡＤＤノード１００の実施例を示している。この実施例では、ＡＤＤノード１００が低速伝送路６００及び高速伝送路４００，５００から受信した制御信号を処理する機能部のみが示され、主信号を処理する機能部は省略されている。
ＡＤＤノード１００は、内回り高速伝送路５００に接続された内回り検出制御部１０＿２、外回り高速伝送路４００に接続された外回り検出制御部１０＿１、高速伝送路４００，５００共に接続されたセクション多重部２２、並びに検出制御部１０＿１，１０＿２及びセクション多重部２２に接続された送信Ｊ１ＭＦ制御部２１、低速インタフェース２０＿１，２０＿２（以後、符号２０で総称することがある。）に接続されたセレクタ２４、並びに検出制御部１０＿１，１０＿２及びセレクタ２４にそれぞれ接続された故障判定部２３及び低速入力Ｂ３エラー検出部２５を備えている。
検出制御部１０＿２は、内回り高速伝送路５００からそれぞれＪ１ＭＦバイト（Ｊ１マルチフレームバイト）、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）値、及びＢ３バイトを検出するＭＦバイト検出部１１、ＣＲＣ検出部１５、及び対向Ｂ３検出部１６、並びにＭＦバイト検出部１１が検出したＪ１ＭＦバイトから“ＣＲ”及び“ＬＦ”コードを検出するＣＲ／ＬＦ検出部１２、このＣＲ／ＬＦ検出部１２の検出結果から内回り／外回りの相対遅延を検出する相対遅延検出部１３を備えている。
また、内回り検出制御部１０＿２は、送信Ｊ１ＭＦ制御部２１、ＣＲ／ＬＦ検出部１２、及び相対遅延検出部１３からの信号に基づき伝送路の遅延を検出する伝送路遅延検出部１４、この検出した伝送路遅延量だけ、ＣＲＣ検出部１５、対向Ｂ３検出部１６、及び低速入力Ｂ３エラー検出部２５で検出した信号をそれぞれ遅延させて故障判定部２３に与える遅延制御部１７〜１９を備えている。
外回り検出制御部１０＿１は、内回り検出制御部１０＿２と同様の構成であるが、ＭＦバイト検出部１１、ＣＲＣ検出部１５、及び対向Ｂ３検出部１６が、それぞれ内回り高速伝送路５００からＪ１ＭＦバイト、ＣＲＣ値、対向Ｂ３バイトを検出することが異なっている。
図２は、本発明に係るノード装置、対向ノード装置（ＡＤＤノード）から主信号を受信するＤＲＯＰノード２００の実施例を示している。この実施例では、特に、対向ノード装置から受信した制御信号を処理する機能部のみが示され、主信号を処理する機能部は省略されている。
このＤＲＯＰノード２００は、外回り高速伝送路４００から主信号及びＪ１ＭＦバイトをそれぞれ検出する主信号検出部３１＿１及びＪ１ＭＦ検出部３５＿１、検出された主信号のＣＲＣ値Ｄ３ａ及びＢ３バイトＤ３ｂをそれぞれ演算するＣＲＣ演算部３２＿１及びＢ３演算部３３＿１、演算されたＣＲＣ値Ｄ４ａ及びＢ３バイトＤ４ｂ（以下、ＣＲＣ値Ｄ３ａ及びＢ３バイトＤ３ｂを制御情報Ｄ３と称することがある。）を未使用バイト３に挿入する制御情報挿入部３４＿１、Ｊ１マルチフレームから“ＣＲ”＋“ＬＦ”コードを検出するＣＲ／ＬＦ検出部３６＿１を備えている。
また、ＤＲＯＰノード２００は、主信号検出部３１＿２、Ｊ１ＭＦ検出部３５＿２、ＣＲＣ演算部３２＿２、制御情報挿入部３４＿２、Ｂ３演算部３３＿２、及びＣＲ／ＬＦ検出部３６＿２を備えている。これらの機能は、それぞれ上記の主信号検出部３１＿１、Ｊ１ＭＦ検出部３５＿１、ＣＲＣ演算部３２＿１、制御情報挿入部３４＿１、Ｂ３演算部３３＿１、及びＣＲ／ＬＦ検出部３６＿１と同様であるが、主信号検出部３１＿２及びＪ１ＭＦ検出部３５＿２がそれぞれ外回り高速伝送路４００の代わりに内回り高速伝送路５００の主信号及びＪ１マルチフレームを検出することと、制御情報挿入部３４＿２がＣＲＣ値Ｄ４ａ及びＢ３バイトＤ４ｂ（以下、ＣＲＣ値Ｄ４ａ及びＢ３バイトＤ４ｂを制御情報Ｄ４と称することがある。）を未使用バイト４に挿入することが異なっている。
さらに、ＤＲＯＰノード２００は、ＣＲ／ＬＦ検出部３６＿１で検出した“ＣＲ”＋“ＬＦ”とＣＲ／ＬＦ検出部３６＿１で検出した“ＣＲ”＋“ＬＦ”との位相差を検出する相対位相差検出部３７と、ＣＲ／ＬＦ検出部３６＿１で検出した“ＣＲ”＋“ＬＦ”と“位相差”（以下、“ＣＲ”＋“ＬＦ”＋“位相差”を制御情報Ｄ１と称することがある。）を未使用のＭＦバイト１に挿入する制御情報挿入部３８＿１と、ＣＲ／ＬＦ検出部３６＿２で検出した“ＣＲ”＋“ＬＦ”と位相差（以下、“ＣＲ”＋“ＬＦ”と位相差を制御情報Ｄ２と称することがある。）を未使用のＭＦバイト２に挿入する制御情報挿入部３８＿２と、制御情報Ｄ１〜Ｄ４をセクションに多重するセクション多重部３９とを備えている。
動作実施例（１）
本発明のＡＤＤノード１００（図１参照）及びＤＲＯＰノード２００（図２参照）を図１０に示したネットワークに適用した場合における動作実施例（１）を図３〜図７を参照して以下に説明する。
図３は、ＡＤＤノード１００からＤＲＯＰノード２００への制御信号の流れを示している。
ＡＤＤノード１００において、現用低速インタフェース２０＿１及び予備低速インタフェース２０＿１は、それぞれ、低速伝送路６００＿１，６００＿２から受信した制御信号をセレクタ２４に与える。セレクタ２４は、現用低速インタフェース２０＿１からの制御信号を選択して送信Ｊ１ＭＦ制御部２１に与える。
送信Ｊ１ＭＦ制御部２１は、例えば、６４フレームのＪ１マルチフレームを作成し、このＪ１マルチフレームの３０フレーム目及び３１フレーム目にそれぞれ“ＣＲ”コード及び“ＬＦ”コードを挿入する。図４（１）は、送信Ｊ１ＭＦ制御部２１が作成したＪ１マルチフレームを示している。
送信Ｊ１ＭＦ制御部２１は、外回り高速伝送路４００及び内回り高速伝送路５００に同一のマルチフレームを送出する。
ＤＲＯＰノード２００において、Ｊ１ＭＦ検出部３５＿１，３５＿２は、それぞれ、外回り高速伝送路４００，５００から受信した主信号パスに含まれるＪ１マルチフレームを抽出する。ＣＲ／ＬＦ検出部３６＿１，３６＿２はＪ１マルチフレームに挿入された“ＣＲ”及び“ＬＦ”を検出する。
同図（２）及び（３）は、Ｊ１ＭＦ検出部３５＿２，３５＿１が、それぞれ抽出したＪ１マルチフレームとそれらに挿入された“ＣＲ”及び“ＬＦ”の受信タイミング例を示している。
外回り高速伝送路４００と内回り高速伝送路５００との伝送遅れは異なるため、同図（３）の外回り“ＣＲ”コード及び“ＬＦ”コードが、それぞれ、同図（２）の内回りの“ＣＲ”コード及び“ＬＦ”コードより、１フレーム分だけ遅れて受信されている。
相対位相差検出部３７は、外回りと内回りの相対的な位相差を求める。すなわち、検出部３７は、早く受信した内回り“ＣＲ”コード及び“ＬＦ”コードを基準として、遅く受信した外回り“ＣＲ”コード及び“ＬＦ”コードがどの程度遅れているかを検出する。
制御情報挿入部３８＿１，３８＿２は、それぞれ、Ｊ１ＭＦ検出部３５＿１，３５＿２で抽出されたＪ１マルチフレームバイトをフレーム毎に未使用マルチフレームバイト（内回り位相差情報）及び未使用マルチフレームバイト（外回り位相差情報）にコピーすると共に、相対位相差検出部３７で検出した相対位相差情報を、例えば“ＣＲ”“ＬＦ”の次のフレーム（フレーム番号３２）に多重する。
同図（４）及び（５）は、位相差情報が挿入された内回りフレーム及び外回りフレーム例を示しており、それぞれフレーム番号３２に“０”及び“１”が挿入されている。以後、同図（４）及び（５）にそれぞれ示された内回り／外回り伝送路遅延情報を制御情報Ｄ２，Ｄ１と称することがある。
ＣＲＣ演算部３２＿１及びＢ３演算部３３＿１は、それぞれ、外回り高速伝送路４００から受信した主信号のＣＲＣ値Ｄ３ａ及びＢ３バイトのエラービット数Ｄ３ｂを演算する。制御情報挿入部３４＿１は、ＣＲＣ値Ｄ３ａ及びＢ３エラービット数Ｄ３ｂを制御情報Ｄ３に挿入する。
同様に、ＣＲＣ演算部３２＿２及びＢ３演算部３３＿２は、それぞれ内回り高速伝送路５００から受信した主信号のＣＲＣ値Ｄ４ａ及びＢ３バイトのエラービット数Ｄ４ｂを演算し、制御情報挿入部３４＿２は、ＣＲＣ値Ｄ４ａ及びＢ３エラービット数Ｄ４ｂを制御情報Ｄ４に挿入する。
セクション多重部３９は、制御情報Ｄ１，Ｄ２をマルチフレームの未使用バイトに多重し、制御情報Ｄ３，Ｄ４を未使用バイトに多重した信号を外回り高速伝送路４００及び内回り高速伝送路５００共に送出する。
図５は、制御情報Ｄ１〜Ｄ４が、ＤＲＯＰノード２００（図２参照）からＡＤＤノード１００（図１参照）に送信され、ＡＤＤノード１００において処理される動作を示している。
制御情報Ｄ１〜Ｄ４は、ＤＲＯＰノード２００からＡＤＤノード１００に外回り高速伝送路４００＿３，４００＿４経由及び内回り高速伝送路５００＿３，５００＿４経由で伝送される。
ＡＤＤノード１００において、ＭＦバイト検出部１１，１１’は、それぞれ、内回り高速伝送路５００，外回り高速伝送路４００から制御情報Ｄ１〜Ｄ４を受信する。
ＡＤＤノード１００においては、ＭＦバイト検出部１１，１１’の一方が受信した制御情報Ｄ１〜Ｄ４に基づき遅延制御及びデータ処理することが可能である。
同図においては、ＭＦバイト検出部１１が、内回り高速伝送路５００より受信した制御情報Ｄ１〜Ｄ４を遅延制御及びデータ処理している。
相対遅延検出部２７（図１の検出部１２〜１４に相当する）は、制御情報Ｄ１，Ｄ２を検出し、これらの制御情報Ｄ１，Ｄ２に基づき内回り高速伝送路５００と外回り高速伝送路４００の相対位相（遅延時間）差を抽出する。
図６（１）及び（２）は、それぞれ相対遅延検出部２７が受信した制御情報Ｄ２，Ｄ１を示している。相対遅延検出部２７は、マルチフレーム番号をカウントする６４進カウンタ（図示せず）を備え、それぞれ、カウント数＝“３０”、“３１”、及び“３２”のタイミングで内回りＪ１バイト＝“ＣＦ”、“ＬＦ”、及び“内回りと外回りの位相差情報＝０”を抽出する。
相対遅延検出部２７は、位相差情報＝“０”であることにより、内回り主信号の方が外回り主信号より先にＤＲＯＰノード２００に到達したと認識する。
なお、６４進カウンタは自走しているカウンタであり、そのカウント数（同図に示したマルチフレーム番号）はＤＲＯＰノード２００のマルチフレーム番号とは無関係であるが、同図ではＤＲＯＰノード２００のマルチフレーム番号と同じ番号になった場合を示している。
また、相対遅延検出部２７は、マルチフレーム番号＝“３１”、“３２”、及び“３３”のタイミングで外回りＪ１バイト＝“ＣＲ”、“ＬＦ”、“内回りと外回りの位相差情報＝１”を抽出する。
これにより、相対遅延検出部２７は、外回り主信号の方が内回り主信号より後にＤＲＯＰノード２００に到達し、その差（相対位相差）は１フレームであると認識する。
制御情報検出部２６（図１のＣＲＣ検出部１５及び対向Ｂ３検出部１６に相当する。）は、制御情報Ｄ３（“外回りＣＲＣ値Ｄ３ａ”＋“外回りＢ３エラービット数Ｄ３ｂ”）を検出し、それぞれ“ＣＲＣ値Ｄ３ａ”及び“Ｂ３エラービット数Ｄ３ｂ”をＣＲＣ遅延制御部１７及びＢ３遅延制御部１８に与える。
ＣＲＣ遅延制御部１７及びＢ３遅延制御部１８は、それぞれ、“外回りＣＲＣ値”及び“外回りＢ３エラービット数”を遅延制御せずに故障判定部２３に与える。
同様に、制御情報検出部２６’（図１のＣＲＣ検出部１５’及び対向Ｂ３検出部１６’に相当する。）は、制御情報Ｄ４（“内回りＣＲＣ値Ｄ４ａ”＋“内回りＢ３エラービット数Ｄ４ｂ”）を検出し、それぞれ、“内回りＣＲＣ値Ｄ４ａ”＋“内回りＢ３エラービット数Ｄ４ｂ”をＣＲＣ遅延制御部１７’及びＢ３遅延制御部１８’に与える。
ＣＲＣ遅延制御部１７’及びＢ３遅延制御部１８’は、それぞれ“内回りＣＲＣ値Ｄ４ａ”＋“内回りＢ３エラービット数Ｄ４ｂ”を１フレーム分だけ遅延制御した後故障判定部２３に与えられる。
これにより、“外回りＣＲＣ値Ｄ３ａ”及び“外回りＢ３エラービット数Ｄ３ｂ”と“内回りＣＲＣ値Ｄ４ａ”及び“内回りＢ３エラービット数Ｄ４ｂ”の位相差が無くなる。
図７は、遅延制御部１７，１７’，１８，１８’における遅延制御及び故障判定部２３の判定を示している。
同図（１）は、データＤＡＴＡ０＿１〜ＤＡＴＡ９＿１に含まれる制御情報（内回りＣＲＣ値Ｄ４ａ及び内回りＢ３エラービット数Ｄ４ｂ）Ｄ４を示し、同図（２）は、データＤＡＴＡ０＿２〜ＤＡＴＡ８＿２に含まれる制御情報（外回りＣＲＣ値Ｄ３ａ及び外回りＢ３エラービット数Ｄ３ｂ）Ｄ３を示している。
故障判定部２３は、同図（１）の制御情報Ｄ４を１フレーム分だけ遅延制御した同図（４）に示す制御情報Ｄ４を受信し、制御情報Ｄ３を遅延制御せずに受信する。これにより、故障判定部２３は、ＤＲＯＰノード２００に到達時点における同一（外回り高速伝送路４００と内回り高速伝送路５００の遅延差（位相差）を吸収した同相）の主信号をＣＲＣ値に基づき間接的に比較（同図（３））を行うことが可能になる。
同図（５）は、外回りＣＲＣ値Ｄ３ａと内回りＣＲＣ値Ｄ４ａの比較結果（“一致”又は“不一致”）を示している。同図（６）は、“外回りＢ３エラービット数Ｄ３ｂ”と“内回りＢ３エラービット数Ｄ４ｂ”との論理和演算結果に基づき判定したＢ３エラーの有無（論理和＝“０：エラー無し”、“０以外：エラー有り”）を示している。
同図（７）は、故障判定部２３が、同図（５）の比較結果及び同図（６）の判定結果に基づき、故障判定した判定結果（Ａ１）〜（Ａ４）を示している。
（Ａ１）：「比較結果一致」＆「エラー無し」＝「送出元正常」及び「伝送路正常」と判定
（Ａ２）：「比較結果不一致」＆「エラー有り」＝「外回り高速伝送路４００又は内回り高速伝送路５００に障害発生」と判定→従来のリング切替で対応
（Ａ３）：「比較結果一致」＆「エラー有り」＝「現用低速インタフェース２０＿１の異常」と判定（保護時間中：この実施例では保護段数＝“３”を設定している）
（Ａ４）：「比較結果一致」＆「エラー有り」＝「ＡＤＤノード１００のパッケージの異常」と判定（保護時間経過）→セレクタ２４を制御して、現用低速インタフェース２０＿１から予備低速インタフェース２０＿２に切替。
動作実施例（２）
上記の実施例（１）においては、ＡＤＤノード１００側で既に主信号エラーが発生したか否か及び高速伝送路の障害によりエラーが発生したか否かを判定し、この判定結果に基づき、ＡＤＤノード１００の低速インタフェース２０＿１，２０＿２を切り替えるか、又は高速伝送路４００，５００の切り替えている。
しかしながら、ＡＤＤノード１００において、低速伝送路６００から入力された主信号に既にエラーが発生している場合、現用低速インタフェース２０＿１及び切替後の予備低速インタフェース２０＿２の故障と判定され、故障が発生していない低速インタフェース２０の切替動作が繰り返されることになる。
したがって、低速伝送路６００より入力された主信号にエラーが発生している場合、低速インタフェース２０の故障判定を行わず、低速インタフェース２０の切替を抑止する必要がある。
故障判定部２３が、低速伝送路６００の主信号にエラーがある場合、現用低速インタフェース２０の切替を抑止する動作を以下に説明する。
図５において、低速入力Ｂ３エラー検出部２５は、低速伝送路６００から入力された主信号のＢ３演算し、低速Ｂ３エラービット数Ｄ５ｂを検出する。
相対遅延検出部２７は、リング一周の遅延量を検出し、この遅延量をＢ３遅延制御部１９に与える。Ｂ３遅延制御部１９は、他の“ＣＲＣ値Ｄ３ａ，Ｄ４ａ”、“Ｂ３エラービット数Ｄ３ｂ，Ｄ４ｂ”と同一タイミングになるように、すなわち、同一フレームの情報となるように、低速Ｂ３エラービット数Ｄ５ｂを遅延制御して故障判定部２３に与える。
図８（１）は、ＡＤＤノード１００において、送信Ｊ１ＭＦ制御部２１（図１参照）が、セクション多重部２２を経由して内回り高速伝送路５００にデータ“ＣＲ”＋“ＬＦ”挿入するタイミングを示している。このタイミングは、送信Ｊ１ＭＦ制御部２１から伝送路遅延検出部１４に通知される。
同図（２）は、ＣＲ／ＬＦ検出部１２（図１参照）が、ＭＦバイト検出部１１を経由して内回り高速伝送路（ＡＤＤノード１００→ＤＲＯＰノード２００→ＡＤＤノード１００）５００を一周して戻って来たデータ“ＣＲ”＋“ＬＦ”を抽出するタイミングを示している。このタイミングも、ＣＲ／ＬＦ検出部１２から伝送路遅延検出部１４に通知される。
伝送路遅延検出部１４は、２つのタイミングを比較することにより内回り高速伝送路５００の一周の伝送遅延時間（位相差）を判定することができる。すなわち、一周伝送遅延量＝６１−１＝６０フレームであることが分かる。
この一周伝送遅延量に基づき、次の遅延制御を行うことにより、ＡＤＤノード１００及びＤＲＯＰノード２００で受信したときの同一主信号成分のＢ３エラービット数を比較することが可能となる。
例えば、制御情報Ｄ２（内回り情報位相差）＝０フレーム、及び制御情報Ｄ１（外回り情報位相差）＝１フレームである場合、外回り制御情報Ｄ１の“１”フレーム分の遅延制御がさらに必要となるため、Ｂ３遅延制御部１９は、“低速Ｂ３エラービット数Ｄ５ｂ”に対して“６０フレーム（リング一周分）＋１フレーム”分の遅延制御を行う。
さらに、実施例（１）と同様に、下記の遅延制御（１）〜（４）を行うことにより、全ての情報を同一主信号フレーム情報として扱うことが可能になる。
（１）内回りＣＲＣ値を＋１フレーム分遅延、（２）内回りＢ３エラービット数を＋１フレーム分遅延、（３）外回りＣＲＣ値の遅延無し、及び（４）外回りＢ３エラービット数の遅延無し
なお、逆に制御情報Ｄ２（内回り情報位相差）＝１フレーム、及び制御情報Ｄ１（外回り情報位相差）＝０フレームの場合、下記の遅延制御（１）〜（５）を行う。
（１）内回りＣＲＣ値の遅延制御無し、（２）内回りＢ３エラービット数の遅延制御無し、（３）外回りＣＲＣ値を１フレーム分の遅延制御、（４）外回りＢ３エラービット数を１フレーム分の遅延制御、及び（５）ＡＤＤノードの低速Ｂ３エラービット数を６０フレーム分の遅延制御
図９（５）及び（６）は、それぞれ、実施例（１）の図７（５）及び（６）に対応しており、同図（１）〜（４）で示した制御情報Ｄ３，Ｄ４を遅延制御した後のＣＲＣ値比較結果（一致、不一致、又はドントケア＝Ｘ）及びＢ３エラーの有無（有、無、又はドントケア＝Ｘ）を示している。図９（８）は、低速Ｂ３エラービット数のエラーの有無を示している。
同図（９）は、同図（５）、（６）、及び（８）に基づく故障判定部２３の判定結果（Ｂ１）〜（Ｂ５）を示している。この判定結果（Ｂ１）〜（Ｂ５）を以下に説明する。
（Ｂ１）：「比較結果一致」＆「エラー無し」＆「低速エラー無し」
＝送出元正常、伝送路正常
（Ｂ２）：「比較結果不一致」＆「エラー有り」＆「低速エラー無し」
＝外回り高速伝送路４００又は内回り高速伝送路５００のいずれかに障害発生
→従来のリング切替で対応
（Ｂ３）：「比較結果一致」＆「エラーＥＲＲ有り」＆「低速エラー無し」
＝現用低速インタフェース２０＿１の異常と判定（保護時間中：この実施例（２）では保護段数＝“３”が設定されている場合）
（Ｂ４）：「比較結果一致」＆「エラー有り」＆「低速エラー無し」
＝現用低速インタフェース２０＿１の異常と判定（保護時間経過）
→ 現用低速インタフェース２０＿１を予備低速インタフェース２０＿２にセレクタ２４で切り替えて主信号を救済する。
（Ｂ５）：「低速エラー有り」＝低速伝送路６００より既にエラーが発生していたと判定し、故障判定及びセレクタ２４による切替を行わない。
以上説明したように、本発明に係るノード装置によれば、相対位相差検出部が、現用伝送路及び予備伝送路の伝送遅延の相対位相差を検出し、パス誤り検出部が各伝送路を経由するパスの誤りを検出し、互いに対向するノード装置のいずれか一方が、相対位相差に基づき同一位相にした各パス誤りに基づき障害を検出するようにしたので、現用伝送路、予備伝送路、又は自装置自身に障害が発生したか否かを判別することが可能になる。
また、主信号誤り演算部が、現用伝送路及び予備伝送路からの各主信号の誤り演算を行い、相対位相差で同一の位相にした各演算結果及び各パス誤りに基づき、現用伝送路、予備伝送路、又は自装置自身に障害が発生したか否かを判別することが可能になる。
また、低速伝送路側のパス誤りと現用高速伝送路及び予備高速伝送路の各パス誤りとを同一の位相で比較するようにしたので、低速伝送路側で発生したパス誤りをノード装置側又は各高速伝送路側で発生したパス誤りと誤認することがなくなる。
例えば、リング切替方式のネットワークにおいて、ＡＤＤノード側のパッケージの障害により、断続的にＤＲＯＰノード゛に主信号異常が発生するケースにおいて、ＡＤＤノードの障害によって生じる主信号エラーと伝送路の品質劣化に起因する主信号エラーとの区別が可能になる。
これにより、従来、主信号パスの切替（リング切替）を実行しても救済出来ないケースにおいても、ＡＤＤノード側の異常パッケージを切替ることにより、主信号の救済が可能となり、伝送品質の向上を図ることが出来る。

Claims (10)

1. 対向するノード装置から現用伝送路及び予備伝送路に同時に送出された主信号を受信して両者の相対位相差を検出する相対位相差検出部と、
   各伝送路を経由するパス誤りを検出するパス誤り検出部と、
   該相対位相差及び各パス誤りを該対向ノード装置に送信する送信部と、
   を備えたことを特徴とするノード装置。
2. 請求の範囲１において、
   該現用伝送路及び該予備伝送路からの各主信号の誤り演算を行う主信号誤り演算部をさらに有し、
   該送信部が、該相対位相差、各パス誤り、各主信号誤り演算結果を該対向ノード装置に送信することを特徴としたノード装置。
3. 対向するノード装置から現用伝送路及び予備伝送路に同時に送出された主信号を受信して両者の相対位相差を検出する相対位相差検出部と、
   各伝送路のパス誤りを検出するパス誤り検出部と、
   該相対位相差及び各パス誤りに基づき、障害を検出する障害検出部と、
   該対向ノード装置に該障害を通知する送信部と、
   を備えたことを特徴とするノード装置。
4. 請求の範囲３において、
   各伝送路からの主信号の誤り演算を行う主信号誤り演算部をさらに有し、
   該障害検出部が、該相対位相差、各パス誤り及び各主信号誤り演算結果に基づき障害を検出し、該送信部が該障害を該対向ノード装置に通知することを特徴としたノード装置。
5. 請求の範囲１において、
   該送信部が、相対位相差をパスオーバヘッドの未使用部を使用して送信することを特徴としたノード装置。
6. 対向するノード装置から送られて来る現用伝送路及び予備伝送路間の相対位相差及び各伝送路のパス誤りを受信する受信部と、
   該相対位相差に基づき、各パス誤りの位相合わせを行う遅延制御部と、
   同一位相の各パス誤りに基づき自装置に障害が発生したか否かを判定する故障判定部と、
   を備えたことを特徴とするノード装置。
7. 請求の範囲６において、
   該受信部が、さらに該対向ノード装置から各伝送路の主信号誤り演算結果を受信し、該遅延制御部が、該相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、該故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき障害が発生したか否かを判別することを特徴としたノード装置。
8. 請求の範囲６において、
   該パスの低速伝送路側の誤りを検出するパス誤り検出部と、
   該相対位相差を第１の相対位相差としたとき、該低速伝送路側パス誤りと該対向ノード装置からの該パス誤りとの相対位相差を示す第２の相対位相差を検出する相対位相差検出部と、
   該遅延制御部を第１の遅延制御部としたとき、該第２の相対位相差に基づき、該対向ノード装置からの該パス誤りと該低速伝送路側パス誤りとの位相を合わせる第２の遅延制御部とをさらに有し、
   該故障判定部は、同一位相の各パス誤りに基づき、自装置に障害が発生したか否かを判定することを特徴としたノード装置。
9. 請求の範囲８において、
   該受信部が、さらに該対向ノード装置から各伝送路の主信号誤り演算結果を受信し、該第１の遅延制御部が、該第１の相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき自装置に障害が発生したか否かを判定することを特徴としたノード装置。
10. 低速伝送路からの各主信号を受信する現用インタフェース及び予備インタフェース部と、
    対向するノード装置から送信されて来る障害情報に基づき、各インタフェースからの主信号の内のいずれか一方を選択するセレクタと、
    を備えたことを特徴とするノード装置。

Images