JP2001268059A - 無瞬断切替装置 - Google Patents
無瞬断切替装置Info
- Publication number
- JP2001268059A JP2001268059A JP2000079990A JP2000079990A JP2001268059A JP 2001268059 A JP2001268059 A JP 2001268059A JP 2000079990 A JP2000079990 A JP 2000079990A JP 2000079990 A JP2000079990 A JP 2000079990A JP 2001268059 A JP2001268059 A JP 2001268059A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- crc
- output
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 マルチフレーム挿入が不要で、送信側の仕様
を問わない無瞬断切替装置を提供する。 【解決手段】 運用系送信部４０および予備系送信部５
０から出力されたデータ１フレーム（８ｋＨｚ）間の受
信データのＣＲＣ（Cyclic Redundancy Check）演算を
各々行う。このとき、１フレーム（８ｋＨｚ）間の受信
データからＯＨ（例えばＢ３バイト等）を除いてＣＲＣ
演算をするものとする。各ＣＲＣ演算結果を用いて位相
比較、遅延量算出をして位相合わせを行い、無瞬断切替
を行う。
を問わない無瞬断切替装置を提供する。 【解決手段】 運用系送信部４０および予備系送信部５
０から出力されたデータ１フレーム（８ｋＨｚ）間の受
信データのＣＲＣ（Cyclic Redundancy Check）演算を
各々行う。このとき、１フレーム（８ｋＨｚ）間の受信
データからＯＨ（例えばＢ３バイト等）を除いてＣＲＣ
演算をするものとする。各ＣＲＣ演算結果を用いて位相
比較、遅延量算出をして位相合わせを行い、無瞬断切替
を行う。
Description
【０００１】
【発明の属する技術分野】本発明は無瞬断切替装置に関
し、特に運用系および予備系に伝送路が二重化された装
置において運用系の切替を行う際にデータの瞬断を発生
させない装置に関する。
し、特に運用系および予備系に伝送路が二重化された装
置において運用系の切替を行う際にデータの瞬断を発生
させない装置に関する。
【０００２】
【従来の技術】従来、無瞬断切替装置として特開平５−
６３６８３号に開示されるような技術があった。従来技
術では、運用系送信部のマルチフレーム生成回路および
予備系送信部のマルチフレーム生成回路が同期をとっ
て、マルチフレーム信号を生成し出力データに各々挿入
する。
６３６８３号に開示されるような技術があった。従来技
術では、運用系送信部のマルチフレーム生成回路および
予備系送信部のマルチフレーム生成回路が同期をとっ
て、マルチフレーム信号を生成し出力データに各々挿入
する。
【０００３】運用系受信部および予備系受信部では、各
入力データからマルチフレーム信号を抽出し、各々位相
比較を行って各々の遅延量を算出する。各遅延量から各
メモリに対する読み出しアドレスを各々生成し、各々デ
ータを読み出す。上記の動作により、運用系と予備系の
メモリ読み出しデータの位相は一致しているため、切替
信号によって運用系（または予備系）から予備系（また
は運用系）に切替わる際にも、無瞬断切替が実現可能と
なる。
入力データからマルチフレーム信号を抽出し、各々位相
比較を行って各々の遅延量を算出する。各遅延量から各
メモリに対する読み出しアドレスを各々生成し、各々デ
ータを読み出す。上記の動作により、運用系と予備系の
メモリ読み出しデータの位相は一致しているため、切替
信号によって運用系（または予備系）から予備系（また
は運用系）に切替わる際にも、無瞬断切替が実現可能と
なる。
【０００４】
【発明が解決しようとする課題】伝送路の無瞬断切替を
行う場合、運用系と予備系との対向装置間で伝送路間の
位相差を認識する必要がある。このため、上述した従来
技術によれば、送信データのペイロード（有効チャネル
データ）またはＯＨ（オーバーヘッド：管理情報）のチ
ャネルに、伝送路間の位相差を認識するための識別番号
（マルチフレーム）を挿入するチャネルを割り当てなけ
ればならなかった。
行う場合、運用系と予備系との対向装置間で伝送路間の
位相差を認識する必要がある。このため、上述した従来
技術によれば、送信データのペイロード（有効チャネル
データ）またはＯＨ（オーバーヘッド：管理情報）のチ
ャネルに、伝送路間の位相差を認識するための識別番号
（マルチフレーム）を挿入するチャネルを割り当てなけ
ればならなかった。
【０００５】また、既存の装置と対向接続する場合、そ
の装置間で伝送路の無瞬断切替を実現しようとするとき
は、既存の装置に仕様を合わせる必要があった。さら
に、対向接続される既存の装置が伝送路の無瞬断切替を
サポートしていない場合は、無瞬断切替は実現が不可能
となるという問題が生じていた。
の装置間で伝送路の無瞬断切替を実現しようとするとき
は、既存の装置に仕様を合わせる必要があった。さら
に、対向接続される既存の装置が伝送路の無瞬断切替を
サポートしていない場合は、無瞬断切替は実現が不可能
となるという問題が生じていた。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の無瞬断切替装置は、第１伝送路および第２
伝送路から各々入力される第１データおよび第２データ
から、各データを用いて各データ特有の値を算出するデ
ータ算出手段と、データ算出手段から出力された各デー
タ特有の値により、第１データおよび第２データの位相
合わせを行う位相合わせ手段と、位相合わせ手段によっ
て位相合わせされた前記第１データおよび第２データの
どちらを出力するかを選択して切替える切替手段と、を
備える。
め、本発明の無瞬断切替装置は、第１伝送路および第２
伝送路から各々入力される第１データおよび第２データ
から、各データを用いて各データ特有の値を算出するデ
ータ算出手段と、データ算出手段から出力された各デー
タ特有の値により、第１データおよび第２データの位相
合わせを行う位相合わせ手段と、位相合わせ手段によっ
て位相合わせされた前記第１データおよび第２データの
どちらを出力するかを選択して切替える切替手段と、を
備える。
【０００７】
【発明の実施の形態】《具体例１》 ＜構成＞本発明による無瞬断切替装置のブロック図を図
１に示す。運用系送信部４０から出力されたデータは運
用系受信部１０に入力される。運用系受信部１０におい
て、ＣＲＣ演算部１１で１フレーム間の受信データのＣ
ＲＣ演算を行い、位相比較回路１２で運用系および予備
系のＣＲＣ演算結果により位相比較を行い遅延量を算出
する。位相比較回路１２の出力により、運用系送信部４
０から出力されたデータが格納されたメモリ１３のメモ
リの読み出しアドレス制御をメモリ読み出し制御部１４
で行う。
１に示す。運用系送信部４０から出力されたデータは運
用系受信部１０に入力される。運用系受信部１０におい
て、ＣＲＣ演算部１１で１フレーム間の受信データのＣ
ＲＣ演算を行い、位相比較回路１２で運用系および予備
系のＣＲＣ演算結果により位相比較を行い遅延量を算出
する。位相比較回路１２の出力により、運用系送信部４
０から出力されたデータが格納されたメモリ１３のメモ
リの読み出しアドレス制御をメモリ読み出し制御部１４
で行う。
【０００８】予備系送信部５０から出力されたデータは
予備系受信部２０に入力される。運用系受信部２０にお
いて、ＣＲＣ演算部２１で１フレーム間の受信データの
ＣＲＣ演算を行い、位相比較回路２２で運用系および予
備系のＣＲＣ演算結果により位相比較を行い遅延量を算
出する。位相比較回路２２の出力により予備系受信部２
０から出力されたデータが格納されたメモリ２３の読み
出しアドレス制御をメモリ読み出し制御部２４で行う。
さらに、切替信号により運用系送信部４０のメモリ１３
の出力と予備系送信部５０のメモリ２３の出力とを選択
する無瞬断切替部３０とから構成される。
予備系受信部２０に入力される。運用系受信部２０にお
いて、ＣＲＣ演算部２１で１フレーム間の受信データの
ＣＲＣ演算を行い、位相比較回路２２で運用系および予
備系のＣＲＣ演算結果により位相比較を行い遅延量を算
出する。位相比較回路２２の出力により予備系受信部２
０から出力されたデータが格納されたメモリ２３の読み
出しアドレス制御をメモリ読み出し制御部２４で行う。
さらに、切替信号により運用系送信部４０のメモリ１３
の出力と予備系送信部５０のメモリ２３の出力とを選択
する無瞬断切替部３０とから構成される。
【０００９】＜動作＞運用系受信部１０のＣＲＣ演算部
１１は、運用系送信部４０から出力されたデータ１フレ
ーム（８ｋＨｚ）間の受信データのＣＲＣ（Cyclic Red
undancy Check）演算を行う。このとき、１フレーム
（８ｋＨｚ）間の受信データからＯＨ（例えばＢ３バイ
ト等）を除いてＣＲＣ演算をするものとする。通常、運
用系の送信部と予備系の送信部とでＢ３バイトの演算回
路が異なる（別パッケージである）ため、演算のスター
ト（電源オンなど）が同時でないと０系と１系で演算結
果が異なることになる。この結果、位相比較が困難にな
ってしまう。この影響を防ぐため、ＯＨ等のデータ本来
の値とは異なるものを除いてＣＲＣ演算を行う。
１１は、運用系送信部４０から出力されたデータ１フレ
ーム（８ｋＨｚ）間の受信データのＣＲＣ（Cyclic Red
undancy Check）演算を行う。このとき、１フレーム
（８ｋＨｚ）間の受信データからＯＨ（例えばＢ３バイ
ト等）を除いてＣＲＣ演算をするものとする。通常、運
用系の送信部と予備系の送信部とでＢ３バイトの演算回
路が異なる（別パッケージである）ため、演算のスター
ト（電源オンなど）が同時でないと０系と１系で演算結
果が異なることになる。この結果、位相比較が困難にな
ってしまう。この影響を防ぐため、ＯＨ等のデータ本来
の値とは異なるものを除いてＣＲＣ演算を行う。
【００１０】ＣＲＣ演算部１１から出力された運用系Ｃ
ＲＣ演算結果は、運用系受信部１０の位相比較回路１２
と予備系受信部２０の位相比較回路２２に各々入力す
る。メモリ１３には、運用系送信部４０から出力された
データがそのまま格納される。運用系受信部１０の位相
比較回路１２は位相比較を行って、遅延量を算出し、メ
モリ読み出し制御部１４に出力する。位相比較および遅
延量の算出は、公知の方法により行う。位相比較回路１
２に入力された、ＣＲＣ演算部１１から出力された運用
系ＣＲＣ演算結果およびＣＲＣ演算部２１から出力され
た予備系ＣＲＣ演算結果を比較し、データが一致するこ
とにより各々の位相を検出する。これよって相対的な遅
延量を算出する。
ＲＣ演算結果は、運用系受信部１０の位相比較回路１２
と予備系受信部２０の位相比較回路２２に各々入力す
る。メモリ１３には、運用系送信部４０から出力された
データがそのまま格納される。運用系受信部１０の位相
比較回路１２は位相比較を行って、遅延量を算出し、メ
モリ読み出し制御部１４に出力する。位相比較および遅
延量の算出は、公知の方法により行う。位相比較回路１
２に入力された、ＣＲＣ演算部１１から出力された運用
系ＣＲＣ演算結果およびＣＲＣ演算部２１から出力され
た予備系ＣＲＣ演算結果を比較し、データが一致するこ
とにより各々の位相を検出する。これよって相対的な遅
延量を算出する。
【００１１】メモリ読み出し制御部１４は、この遅延量
からメモリ１３に対する読み出しアドレスを生成しデー
タを読み出す。予備系受信部２０も運用系受信部１０と
同様に、ＣＲＣ演算部２１はＯＨ等を除いて１フレーム
（８ｋＨｚ）間の受信データのＣＲＣ演算を行い、予備
系ＣＲＣ演算結果を予備系受信部２０の位相比較回路２
２と運用系受信部１０の位相比較回路１２に入力する。
メモリ２３には、予備系送信部５０から出力されたデー
タがそのまま格納される。位相比較回路２２は位相比較
を行って、遅延量を算出し、メモリ読み出し制御部２４
に出力する。メモリ読み出し制御部２４は、この遅延量
からメモリ２３に対する読み出しアドレスを生成しデー
タを読み出す。遅延量は相対的なものであるから、運用
系受信部１０の位相を基準にして予備系受信部２０の
み、遅延量からメモリ２３に対する読み出しアドレスを
生成しデータを読み出すようにした方が効率よくデータ
読み出しが行える。
からメモリ１３に対する読み出しアドレスを生成しデー
タを読み出す。予備系受信部２０も運用系受信部１０と
同様に、ＣＲＣ演算部２１はＯＨ等を除いて１フレーム
（８ｋＨｚ）間の受信データのＣＲＣ演算を行い、予備
系ＣＲＣ演算結果を予備系受信部２０の位相比較回路２
２と運用系受信部１０の位相比較回路１２に入力する。
メモリ２３には、予備系送信部５０から出力されたデー
タがそのまま格納される。位相比較回路２２は位相比較
を行って、遅延量を算出し、メモリ読み出し制御部２４
に出力する。メモリ読み出し制御部２４は、この遅延量
からメモリ２３に対する読み出しアドレスを生成しデー
タを読み出す。遅延量は相対的なものであるから、運用
系受信部１０の位相を基準にして予備系受信部２０の
み、遅延量からメモリ２３に対する読み出しアドレスを
生成しデータを読み出すようにした方が効率よくデータ
読み出しが行える。
【００１２】無瞬断切替部３０は通常、運用系側である
メモリ読み出し制御部１４によって読み出されたメモリ
データを選択している。図示しない外部から切替信号が
入力されることにより、予備系側であるメモリ読み出し
制御部２４によって読み出されたデータ選択に切り替わ
る。この時、運用系と予備系とで、メモリ読み出し制御
部１４およびメモリ読み出し制御部２４のメモリ読み出
しデータの位相が一致しているため、無瞬断切替が実現
可能となる。
メモリ読み出し制御部１４によって読み出されたメモリ
データを選択している。図示しない外部から切替信号が
入力されることにより、予備系側であるメモリ読み出し
制御部２４によって読み出されたデータ選択に切り替わ
る。この時、運用系と予備系とで、メモリ読み出し制御
部１４およびメモリ読み出し制御部２４のメモリ読み出
しデータの位相が一致しているため、無瞬断切替が実現
可能となる。
【００１３】＜効果＞受信データのＣＲＣ演算結果によ
って伝送路の位相差を算出することにより、マルチフレ
ームの挿入が不要となり、よって、そのためのチャネル
を割り当てる必要がなくなる。このため、伝送データを
増やすこと無く、無瞬断切替を行うことができるという
効果を奏する。また、本発明による無瞬断切替装置を受
信側に用いる場合、対向接続される送信側の伝送装置と
無瞬断切替の方式を合わせことなく、伝送路の無瞬断切
替が可能となる。さらに、対向接続される送信側の伝送
装置が無瞬断切替の方式をサポートしていない場合にお
いても同様に、伝送路の無瞬断切替が可能となる。ＯＨ
等のデータ本来の値とは異なるものを除いてＣＲＣ演算
を行うことにより、運用系と予備系とで送信部が異なる
場合でも、位相比較を容易に行うことができる。
って伝送路の位相差を算出することにより、マルチフレ
ームの挿入が不要となり、よって、そのためのチャネル
を割り当てる必要がなくなる。このため、伝送データを
増やすこと無く、無瞬断切替を行うことができるという
効果を奏する。また、本発明による無瞬断切替装置を受
信側に用いる場合、対向接続される送信側の伝送装置と
無瞬断切替の方式を合わせことなく、伝送路の無瞬断切
替が可能となる。さらに、対向接続される送信側の伝送
装置が無瞬断切替の方式をサポートしていない場合にお
いても同様に、伝送路の無瞬断切替が可能となる。ＯＨ
等のデータ本来の値とは異なるものを除いてＣＲＣ演算
を行うことにより、運用系と予備系とで送信部が異なる
場合でも、位相比較を容易に行うことができる。
【００１４】《具体例２》 ＜構成＞本発明の具体例２による無瞬断切替装置の構成
図を図２に示す。具体例１と同様の構成については、同
じ符号を付して記載を省略する。具体例１のＣＲＣ演算
部１１およびＣＲＣ演算部２１に代えて、ＢＩＰ演算部
１５およびＢＩＰ演算部２５とから構成される。
図を図２に示す。具体例１と同様の構成については、同
じ符号を付して記載を省略する。具体例１のＣＲＣ演算
部１１およびＣＲＣ演算部２１に代えて、ＢＩＰ演算部
１５およびＢＩＰ演算部２５とから構成される。
【００１５】＜動作＞具体例１と同様の動作については
記載を省略する。ＢＩＰ演算部１５は運用系送信部４０
から出力されたデータ１フレーム（８ｋＨｚ）間の受信
データのＢＩＰ（Bit Interleaved Parity）演算を行
う。このときも具体例１と同様、１フレーム（８ｋＨ
ｚ）間の受信データからＯＨ（例えばＢ３バイト等）を
除いてＢＩＰ演算をするものとする。ＢＩＰ演算部２５
も同様に、予備系送信部５０から出力されたデータ１フ
レーム（８ｋＨｚ）間の受信データのＢＩＰ演算を行
う。その後は具体例１と同様に、ＣＲＣ演算結果に代え
てＢＩＰ演算結果を用いて位相比較、遅延量算出を行
い、位相合わせを行う。
記載を省略する。ＢＩＰ演算部１５は運用系送信部４０
から出力されたデータ１フレーム（８ｋＨｚ）間の受信
データのＢＩＰ（Bit Interleaved Parity）演算を行
う。このときも具体例１と同様、１フレーム（８ｋＨ
ｚ）間の受信データからＯＨ（例えばＢ３バイト等）を
除いてＢＩＰ演算をするものとする。ＢＩＰ演算部２５
も同様に、予備系送信部５０から出力されたデータ１フ
レーム（８ｋＨｚ）間の受信データのＢＩＰ演算を行
う。その後は具体例１と同様に、ＣＲＣ演算結果に代え
てＢＩＰ演算結果を用いて位相比較、遅延量算出を行
い、位相合わせを行う。
【００１６】＜効果＞ＢＩＰ演算を用いた場合も、具体
例１と同様の効果が得られる。尚、具体例１および具体
例２では、ＣＲＣ演算やＢＩＰ演算を用いた例としたこ
とにより、簡易な手法でデータ特有の値を求めることが
でき、位相比較が容易に行えるという効果を奏する。
例１と同様の効果が得られる。尚、具体例１および具体
例２では、ＣＲＣ演算やＢＩＰ演算を用いた例としたこ
とにより、簡易な手法でデータ特有の値を求めることが
でき、位相比較が容易に行えるという効果を奏する。
【図１】本発明の具体例１による無瞬断切替装置の構成
図である。
図である。
【図２】本発明の具体例２による無瞬断切替装置の構成
図である。
図である。
１０：運用系受信部 ２０：予備系受信部 ３０：無瞬断切替部 ４０：運用系送信部 ５０：予備系送信部 １１：ＣＲＣ演算部 １２：位相比較回路 １３：メモリ １４：メモリ読み出し制御部 １５：ＢＩＰ演算部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今野 篤志 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5K014 AA01 AA04 BA02 BA06 CA06 FA01 HA10 5K028 AA15 EE05 MM05 NN01 PP12 QQ01 SS24
Claims (3)
- 【請求項１】 第１伝送路および第２伝送路から各々入
力される第１データおよび第２データから、各データを
用いて各データ特有の値を算出するデータ算出手段と、 前記データ算出手段から出力された前記各データ特有の
値により、前記第１データおよび第２データの位相合わ
せを行う位相合わせ手段と、 前記位相合わせ手段によって位相合わせされた前記第１
データおよび第２データのどちらを出力するかを選択し
て切替える切替手段と、を備えたことを特徴とする無瞬
断切替装置。 - 【請求項２】 前記データ算出手段はＣＲＣ演算を行う
ことを特徴とする請求項１に記載の無瞬断切替装置。 - 【請求項３】 前記データ算出手段はＢＩＰ演算を行う
ことを特徴とする請求項１に記載の無瞬断切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000079990A JP2001268059A (ja) | 2000-03-22 | 2000-03-22 | 無瞬断切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000079990A JP2001268059A (ja) | 2000-03-22 | 2000-03-22 | 無瞬断切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001268059A true JP2001268059A (ja) | 2001-09-28 |
Family
ID=18597157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000079990A Pending JP2001268059A (ja) | 2000-03-22 | 2000-03-22 | 無瞬断切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001268059A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004237A1 (ja) * | 2002-07-01 | 2004-01-08 | Fujitsu Limited | ノード装置 |
| WO2008033312A2 (en) * | 2006-09-11 | 2008-03-20 | Advanced Micro Devices, Inc. | System for controlling high-speed bidirectional communication |
| JP2020155815A (ja) * | 2019-03-18 | 2020-09-24 | Ｎｅｃプラットフォームズ株式会社 | 無瞬断切替装置、無瞬断切り替え方法及びプログラム |
| JP2020178224A (ja) * | 2019-04-17 | 2020-10-29 | Ｎｅｃプラットフォームズ株式会社 | 通信装置、通信方法、プログラム、および通信システム |
-
2000
- 2000-03-22 JP JP2000079990A patent/JP2001268059A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004237A1 (ja) * | 2002-07-01 | 2004-01-08 | Fujitsu Limited | ノード装置 |
| WO2008033312A2 (en) * | 2006-09-11 | 2008-03-20 | Advanced Micro Devices, Inc. | System for controlling high-speed bidirectional communication |
| WO2008033312A3 (en) * | 2006-09-11 | 2008-05-08 | Advanced Micro Devices Inc | System for controlling high-speed bidirectional communication |
| US7783954B2 (en) | 2006-09-11 | 2010-08-24 | Globalfoundries Inc. | System for controlling high-speed bidirectional communication |
| JP2020155815A (ja) * | 2019-03-18 | 2020-09-24 | Ｎｅｃプラットフォームズ株式会社 | 無瞬断切替装置、無瞬断切り替え方法及びプログラム |
| JP2020178224A (ja) * | 2019-04-17 | 2020-10-29 | Ｎｅｃプラットフォームズ株式会社 | 通信装置、通信方法、プログラム、および通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07177116A (ja) | デジタル信号伝送装置 | |
| JP2001268059A (ja) | 無瞬断切替装置 | |
| JP3230670B2 (ja) | 回線切り替え装置および回線切り替え方法、並びに記録媒体 | |
| JP2006041921A (ja) | 無瞬断切替装置 | |
| JP4423402B2 (ja) | 冗長構成を有する伝送装置 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JP2000196551A (ja) | 伝送路無瞬断切換システム及び方法 | |
| JPH11252057A (ja) | 信号伝送装置 | |
| JPH10233765A (ja) | 位相合わせ方式 | |
| JP2722921B2 (ja) | ヒットレス回線切替装置 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 | |
| JP3427336B2 (ja) | フレームフォーマット変換回路 | |
| JPH08186619A (ja) | 無瞬断二重化切替方式 | |
| JP2000196603A (ja) | Ａｔｍ伝送路切替装置及び方法 | |
| JPH1041928A (ja) | 位相調整装置 | |
| JP2020155815A (ja) | 無瞬断切替装置、無瞬断切り替え方法及びプログラム | |
| JPH0697922A (ja) | 機器障害検出方式 | |
| JPH03187534A (ja) | 光端局装置 | |
| JP2001339369A (ja) | 無瞬断切替回路および方法 | |
| JP2001358724A (ja) | 伝送路の無瞬断切替方法及び伝送路の無瞬断切替装置 | |
| JPH06350635A (ja) | Ａｔｍ伝送路切替装置 | |
| JPH02161849A (ja) | データ伝送方式 | |
| JPH10294722A (ja) | 伝送路切替システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |