JPH07177116A - デジタル信号伝送装置 - Google Patents
デジタル信号伝送装置Info
- Publication number
- JPH07177116A JPH07177116A JP5317086A JP31708693A JPH07177116A JP H07177116 A JPH07177116 A JP H07177116A JP 5317086 A JP5317086 A JP 5317086A JP 31708693 A JP31708693 A JP 31708693A JP H07177116 A JPH07177116 A JP H07177116A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- selector
- transmission line
- code error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 59
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000015654 memory Effects 0.000 claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims description 16
- 230000005856 abnormality Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
Abstract
(57)【要約】
【目的】 二重化された伝送路を有するＳＤＨ（同期デ
ィジタルハイアラキー）伝送装置の現用伝送路の受信信
号に符号誤りが発生しても、次段に接続された装置での
符号誤りのある信号の受信を防止し、セレクタの出力信
号に符号誤りを生じないようにする。 【構成】 二重化された伝送路に、ＣＣＩＴＴ勧告Ｇ．
７０９に規定されたＶＣ−３またはＶＣ−４信号のフレ
ーム単位を構成する８ビットのビット・インタリーブド
・パリティ（ＢＩＰ−８）を演算した結果（Ｂ３バイ
ト）を用いてフレームの符号誤りを検出する手段と、１
フレーム遅延させる容量を有するフレームメモリとを備
え、予備伝送路および現用伝送路の位相を一致させ、両
伝送路の信号を同位相でセレクタに出力し、符号誤り検
出結果に基づきフレーム単位でセレクタに伝送路を切り
替えさせる。
ィジタルハイアラキー）伝送装置の現用伝送路の受信信
号に符号誤りが発生しても、次段に接続された装置での
符号誤りのある信号の受信を防止し、セレクタの出力信
号に符号誤りを生じないようにする。 【構成】 二重化された伝送路に、ＣＣＩＴＴ勧告Ｇ．
７０９に規定されたＶＣ−３またはＶＣ−４信号のフレ
ーム単位を構成する８ビットのビット・インタリーブド
・パリティ（ＢＩＰ−８）を演算した結果（Ｂ３バイ
ト）を用いてフレームの符号誤りを検出する手段と、１
フレーム遅延させる容量を有するフレームメモリとを備
え、予備伝送路および現用伝送路の位相を一致させ、両
伝送路の信号を同位相でセレクタに出力し、符号誤り検
出結果に基づきフレーム単位でセレクタに伝送路を切り
替えさせる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号伝送装置
の伝送路切替に利用する。本発明は、ＣＣＩＴＴ勧告
Ｇ．７０７、Ｇ．７０８、Ｇ７０９に規定されたＳＤＨ
（同期デジタルハイアラキー）インタフェースを有する
デジタル信号伝送装置の伝送路切替方式に関する。
の伝送路切替に利用する。本発明は、ＣＣＩＴＴ勧告
Ｇ．７０７、Ｇ．７０８、Ｇ７０９に規定されたＳＤＨ
（同期デジタルハイアラキー）インタフェースを有する
デジタル信号伝送装置の伝送路切替方式に関する。
【０００２】
【従来の技術】従来、この種の伝送装置における伝送路
切替方式では、ＳＴＭ（同期伝送モード）レベルの異常
が一定時間継続した場合、すなわちセクション・オーバ
ヘッド（ＳＯＨ）の監視によって検出される受信信号の
符号誤りが、ある閾値以上の割合で一定時間以上継続し
た場合に、ＣＣＩＴＴ勧告Ｇ．７８３に従い、セクショ
ン・オバーヘッド（ＳＯＨ）のＡＰＳバイトを用いた切
替えを行っている。
切替方式では、ＳＴＭ（同期伝送モード）レベルの異常
が一定時間継続した場合、すなわちセクション・オーバ
ヘッド（ＳＯＨ）の監視によって検出される受信信号の
符号誤りが、ある閾値以上の割合で一定時間以上継続し
た場合に、ＣＣＩＴＴ勧告Ｇ．７８３に従い、セクショ
ン・オバーヘッド（ＳＯＨ）のＡＰＳバイトを用いた切
替えを行っている。
【０００３】また、ＳＤＨインタフェースでは、ＶＣ−
３信号またはＶＣ−４信号の符号誤り検出方法として次
の方法が用いられている。
３信号またはＶＣ−４信号の符号誤り検出方法として次
の方法が用いられている。
【０００４】ＶＣ−３信号またはＶＣ−４信号を生成し
送出する装置では、フレーム単位に８ビットのビット・
インタリーブド・パリティ（ＢＩＰ−８）を演算し、そ
の結果を次のフレームの特定位置（Ｂ３バイト）に挿入
している。この信号を受信する装置では、フレーム単位
にＢＩＰ−８を演算し、その結果と次フレームのＢ３バ
イトと比較することにより、フレーム単位で符号誤りを
検出する。
送出する装置では、フレーム単位に８ビットのビット・
インタリーブド・パリティ（ＢＩＰ−８）を演算し、そ
の結果を次のフレームの特定位置（Ｂ３バイト）に挿入
している。この信号を受信する装置では、フレーム単位
にＢＩＰ−８を演算し、その結果と次フレームのＢ３バ
イトと比較することにより、フレーム単位で符号誤りを
検出する。
【０００５】ＳＤＨ伝送装置に限らないデジタル伝送路
の切替方式としては、例えば特開昭６１−２４７１４２
号公報に示された方法が知られている。図３は、従来の
デジタル伝送路切替方式の一例を示すブロック図であ
る。
の切替方式としては、例えば特開昭６１−２４７１４２
号公報に示された方法が知られている。図３は、従来の
デジタル伝送路切替方式の一例を示すブロック図であ
る。
【０００６】現用系である０系伝送路監視回路１０１お
よび予備系である１系伝送路監視回路１０２はそれぞれ
０系伝送路および１系伝送路の受信信号の監視を行う。
位相同期部１０３は両信号のフレームおよびビット位相
を合わせ、セレクタ１０４へ同位相で出力する。セレク
タ制御部１０５は０系伝送路監視回路１０１および１系
伝送路監視回路１０２からの制御信号によりセレクタ１
０４を切り替える。すわなち、０系伝送路監視回路１０
１で異常を検出した場合は、セレクタ１０４は１系伝送
路の受信信号を選択し、１系伝送路監視回路１０２で符
号誤りなどの異常を検出した場合は、セレクタ１０４は
０系伝送路の受信信号を選択する。セレクタ１０４へ入
力される両伝送路の位相が一致しているため、セレクタ
１０４の出力は切替えに際して位相跳躍が発生しない。
よび予備系である１系伝送路監視回路１０２はそれぞれ
０系伝送路および１系伝送路の受信信号の監視を行う。
位相同期部１０３は両信号のフレームおよびビット位相
を合わせ、セレクタ１０４へ同位相で出力する。セレク
タ制御部１０５は０系伝送路監視回路１０１および１系
伝送路監視回路１０２からの制御信号によりセレクタ１
０４を切り替える。すわなち、０系伝送路監視回路１０
１で異常を検出した場合は、セレクタ１０４は１系伝送
路の受信信号を選択し、１系伝送路監視回路１０２で符
号誤りなどの異常を検出した場合は、セレクタ１０４は
０系伝送路の受信信号を選択する。セレクタ１０４へ入
力される両伝送路の位相が一致しているため、セレクタ
１０４の出力は切替えに際して位相跳躍が発生しない。
【０００７】
【発明が解決しようとする課題】しかしながら、特開昭
６１−２４７１４２号公報に開示された従来の切替方式
をＳＤＨインタフェースを有する伝送装置に適用した場
合、すなわち、位相同期を合わせる対象をＶＣ−３また
はＶＣ−４信号として、伝送路の監視手段としてＶＣ−
３またはＶＣ−４信号のフレーム単位のパリティ演算
（ＢＩＰ−８）を用いた場合、セレクタが選択中の伝送
路で符号誤りが発生しても、１フレーム分のパリティ演
算が完了するまで符号誤りが検出できないため、符号誤
りを検出する前に符号誤りのあるＶＣ−３またはＶＣ−
４フレームがセレクタから出力されてしまい、次段に接
続された装置では、切替に伴う位相跳躍による受信信号
の断はないものの、符号誤りのある信号を受信する問題
がある。
６１−２４７１４２号公報に開示された従来の切替方式
をＳＤＨインタフェースを有する伝送装置に適用した場
合、すなわち、位相同期を合わせる対象をＶＣ−３また
はＶＣ−４信号として、伝送路の監視手段としてＶＣ−
３またはＶＣ−４信号のフレーム単位のパリティ演算
（ＢＩＰ−８）を用いた場合、セレクタが選択中の伝送
路で符号誤りが発生しても、１フレーム分のパリティ演
算が完了するまで符号誤りが検出できないため、符号誤
りを検出する前に符号誤りのあるＶＣ−３またはＶＣ−
４フレームがセレクタから出力されてしまい、次段に接
続された装置では、切替に伴う位相跳躍による受信信号
の断はないものの、符号誤りのある信号を受信する問題
がある。
【０００８】本発明はこのような背景に行われたもの
で、現用伝送路の受信信号に符号誤りが発生しても、予
備伝送路の受信信号に符号誤りがない場合には、次段に
接続された装置での符号誤りのある信号の受信を防ぎ、
セレクタの出力信号に符号誤りがないようにすることが
できる方式を提供することを目的とする。
で、現用伝送路の受信信号に符号誤りが発生しても、予
備伝送路の受信信号に符号誤りがない場合には、次段に
接続された装置での符号誤りのある信号の受信を防ぎ、
セレクタの出力信号に符号誤りがないようにすることが
できる方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、現用伝送路お
よび予備伝送路からの受信信号を個別に監視する監視回
路と、前記現用伝送路および前記予備伝送路からの受信
信号のフレームおよびビットの位相合わせを行い同位相
で出力する位相同期部と、この位相同期部からの信号を
選択出力するセレクタと、前記監視回路のいずれかから
異常検出信号が送出されたときに前記セレクタに正常な
側の伝送路からの受信信号を選択させるセレクタ制御回
路とを備えたデジタル信号伝送装置において、前記現用
伝送路および前記予備伝送路それぞれに、ＣＣＩＴＴ勧
告Ｇ．７０９に規定されたＶＣ−３またはＶＣ−４信号
のフレーム単位を構成する８ビットのビット・インター
ブド・パリティ（ＢＩＰ−８）の演算結果（Ｂ３バイ
ト）を用いてフレームの符号誤りを検出する検出手段
と、ＶＣ−３またはＶＣ−４信号を１フレーム分遅延さ
せる容量を有し前記検出部からの信号を保持するフレー
ムメモリとを備え、前記セレクタ制御部は、前記検出手
段によるフレームの符号誤り検出結果に基づきフレーム
単位で前記セレクタを切り替える手段を含むことを特徴
とする。
よび予備伝送路からの受信信号を個別に監視する監視回
路と、前記現用伝送路および前記予備伝送路からの受信
信号のフレームおよびビットの位相合わせを行い同位相
で出力する位相同期部と、この位相同期部からの信号を
選択出力するセレクタと、前記監視回路のいずれかから
異常検出信号が送出されたときに前記セレクタに正常な
側の伝送路からの受信信号を選択させるセレクタ制御回
路とを備えたデジタル信号伝送装置において、前記現用
伝送路および前記予備伝送路それぞれに、ＣＣＩＴＴ勧
告Ｇ．７０９に規定されたＶＣ−３またはＶＣ−４信号
のフレーム単位を構成する８ビットのビット・インター
ブド・パリティ（ＢＩＰ−８）の演算結果（Ｂ３バイ
ト）を用いてフレームの符号誤りを検出する検出手段
と、ＶＣ−３またはＶＣ−４信号を１フレーム分遅延さ
せる容量を有し前記検出部からの信号を保持するフレー
ムメモリとを備え、前記セレクタ制御部は、前記検出手
段によるフレームの符号誤り検出結果に基づきフレーム
単位で前記セレクタを切り替える手段を含むことを特徴
とする。
【００１０】前記検出手段は、ＳＯＨ（セクション・オ
ーバヘッド）終端部と、ポインタを処理するポインタ処
理部と、フレーム単位でＶＣ−３信号またはＶＣ−４信
号のビット・インタリーブド・パリティ（ＢＩＰ−８）
を演算し、次フレームの演算結果と比較して符号誤りを
検出するＢ３エラー検出部とを含むことが望ましい。
ーバヘッド）終端部と、ポインタを処理するポインタ処
理部と、フレーム単位でＶＣ−３信号またはＶＣ−４信
号のビット・インタリーブド・パリティ（ＢＩＰ−８）
を演算し、次フレームの演算結果と比較して符号誤りを
検出するＢ３エラー検出部とを含むことが望ましい。
【００１１】
【作用】現用伝送路および予備伝送路からの受信信号を
検出手段を経由してＶＣ−３信号またはＶＣ−４信号の
１フレーム分遅延させる容量を有するフレームメモリに
入力する。検出部手段では、フレーム単位でＶＣ−３信
号またはＶＣ−４信号のＢＩＰ−８（ビット・インタリ
ーブド・パリティ）を演算し、送信装置が挿入した次フ
レームのビット・イタリーブド・パリティ演算結果であ
るＢ３バイトと比較して符号誤りを検出する。位相同期
部ではフレームメモリからの出力信号のフレームおよび
ビットの位相を合わせて、セレクタへ同位相で出力す
る。セレクタ制御部はＢ３エラー検出部で検出されたエ
ラー情報および位相同期部からの位相情報に基づき、セ
レクタをフレーム単位で切り替える。すなわち、セレク
タが現用伝送路を選択中に検出手段で符号誤りを検出し
たとき、予備伝送路の対応する受信信号のフレームに符
号誤りがない場合に限り、対応するフレームがセレクタ
に入力されるタイミングで、セレクタを予備系に切り替
える。
検出手段を経由してＶＣ−３信号またはＶＣ−４信号の
１フレーム分遅延させる容量を有するフレームメモリに
入力する。検出部手段では、フレーム単位でＶＣ−３信
号またはＶＣ−４信号のＢＩＰ−８（ビット・インタリ
ーブド・パリティ）を演算し、送信装置が挿入した次フ
レームのビット・イタリーブド・パリティ演算結果であ
るＢ３バイトと比較して符号誤りを検出する。位相同期
部ではフレームメモリからの出力信号のフレームおよび
ビットの位相を合わせて、セレクタへ同位相で出力す
る。セレクタ制御部はＢ３エラー検出部で検出されたエ
ラー情報および位相同期部からの位相情報に基づき、セ
レクタをフレーム単位で切り替える。すなわち、セレク
タが現用伝送路を選択中に検出手段で符号誤りを検出し
たとき、予備伝送路の対応する受信信号のフレームに符
号誤りがない場合に限り、対応するフレームがセレクタ
に入力されるタイミングで、セレクタを予備系に切り替
える。
【００１２】このように、ＶＣ−３／４信号１フレーム
分のフレームメモリを備え、Ｂ３バイトを用いた符号誤
り検出結果を用いてフレーム単位で切替を行うため、現
用伝送路における符号誤り検出前にセレクタから符号誤
りのある信号が出力されることがなく、従って、予備伝
送路の対応するフレームに符号誤りがない限り、次段に
接続された装置での符号誤りのある信号の受信を防止す
ることができる。
分のフレームメモリを備え、Ｂ３バイトを用いた符号誤
り検出結果を用いてフレーム単位で切替を行うため、現
用伝送路における符号誤り検出前にセレクタから符号誤
りのある信号が出力されることがなく、従って、予備伝
送路の対応するフレームに符号誤りがない限り、次段に
接続された装置での符号誤りのある信号の受信を防止す
ることができる。
【００１３】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。
る。図１は本発明実施例の構成を示すブロック図であ
る。
【００１４】本発明実施例は、現用である０系伝送路お
よび予備用である１系伝送路からの受信信号を個別に監
視する検出手段１０、１０′と、０系伝送路および１系
伝送路からの受信信号のフレームおよびビットの位相合
わせを行い同位相で出力する位相同期部５と、この位相
同期部からの信号を選択出力するセレクタ６と、検出手
段１０、１０′のいずれかから異常検出信号が送出され
たときにセレクタ６に正常な側の伝送路からの受信信号
を選択させるセレクタ制御部７とを備え、さらに、本発
明の特徴として、検出手段１０、１０′は、ＣＣＩＴＴ
勧告Ｇ．７０９に規定されたＶＣ−３またはＶＣ−４信
号のフレーム単位を構成する８ビットのビット・インタ
リーブド・パリティ（ＢＩＰ−８）の演算結果（Ｂ３バ
イト）を用いてフレームの符号誤りを検出する手段を含
み、ＶＣ−３またはＶＣ−４信号を１フレーム分遅延さ
せる容量を有し検出部１０、１０′からの信号を保持す
るフレームメモリ４、４′とを備え、セレクタ制御部７
は、検出手段１０、１０′によるフレームの符号誤り検
出結果に基づきフレーム単位でセレクタ６を切り替える
手段を含む。
よび予備用である１系伝送路からの受信信号を個別に監
視する検出手段１０、１０′と、０系伝送路および１系
伝送路からの受信信号のフレームおよびビットの位相合
わせを行い同位相で出力する位相同期部５と、この位相
同期部からの信号を選択出力するセレクタ６と、検出手
段１０、１０′のいずれかから異常検出信号が送出され
たときにセレクタ６に正常な側の伝送路からの受信信号
を選択させるセレクタ制御部７とを備え、さらに、本発
明の特徴として、検出手段１０、１０′は、ＣＣＩＴＴ
勧告Ｇ．７０９に規定されたＶＣ−３またはＶＣ−４信
号のフレーム単位を構成する８ビットのビット・インタ
リーブド・パリティ（ＢＩＰ−８）の演算結果（Ｂ３バ
イト）を用いてフレームの符号誤りを検出する手段を含
み、ＶＣ−３またはＶＣ−４信号を１フレーム分遅延さ
せる容量を有し検出部１０、１０′からの信号を保持す
るフレームメモリ４、４′とを備え、セレクタ制御部７
は、検出手段１０、１０′によるフレームの符号誤り検
出結果に基づきフレーム単位でセレクタ６を切り替える
手段を含む。
【００１５】本実施例では、検出手段１０、１０′は、
ＳＯＨ（セクション・オーバヘッド）終端部１、１′
と、ポインタを処理するポインタ処理部２、２′と、フ
レーム単位でＶＣ−３信号またはＶＣ−４信号のビット
・インタリーブド・パリティ（ＢＩＰ−８）を演算し、
次フレームの演算結果と比較して符号誤りを検出するＢ
３エラー検出部３、３′とにより構成される。
ＳＯＨ（セクション・オーバヘッド）終端部１、１′
と、ポインタを処理するポインタ処理部２、２′と、フ
レーム単位でＶＣ−３信号またはＶＣ−４信号のビット
・インタリーブド・パリティ（ＢＩＰ−８）を演算し、
次フレームの演算結果と比較して符号誤りを検出するＢ
３エラー検出部３、３′とにより構成される。
【００１６】次に、このように構成された本発明実施例
の動作について説明する。
の動作について説明する。
【００１７】０系伝送路および１系伝送路の受信信号
は、それぞれＳＯＨ（セクション・オーバヘッド）終端
部１、１′、ポインタ処理部２、２′、Ｂ３エラー検出
部３、３′を経てフレームメモリ４、４′に入力され
る。このフレームメモリ４、４′はＶＣ−３またはＶＣ
−４信号を１フレーム分遅延させるだけの容量を有して
いる。Ｂ３エラー検出部３、３′では、フレーム単位で
ＶＣ−３またはＶＣ−４信号のＢＩＰ−８（ビット・イ
ンタリーブド・パリティ）を演算し、送信装置で挿入さ
れた次フレームのＢ３バイトと比較することにより、符
号誤りを検出する。すなわち、Ｂ３エラー検出部３、
３′で符号誤りを検出したとき、フレームメモリ４、
４′に入力されているＶＣ−３またはＶＣ−４フレーム
は符号誤りがあると判定される。
は、それぞれＳＯＨ（セクション・オーバヘッド）終端
部１、１′、ポインタ処理部２、２′、Ｂ３エラー検出
部３、３′を経てフレームメモリ４、４′に入力され
る。このフレームメモリ４、４′はＶＣ−３またはＶＣ
−４信号を１フレーム分遅延させるだけの容量を有して
いる。Ｂ３エラー検出部３、３′では、フレーム単位で
ＶＣ−３またはＶＣ−４信号のＢＩＰ−８（ビット・イ
ンタリーブド・パリティ）を演算し、送信装置で挿入さ
れた次フレームのＢ３バイトと比較することにより、符
号誤りを検出する。すなわち、Ｂ３エラー検出部３、
３′で符号誤りを検出したとき、フレームメモリ４、
４′に入力されているＶＣ−３またはＶＣ−４フレーム
は符号誤りがあると判定される。
【００１８】位相同期部５はフレームメモリ４、４′か
らの出力信号のフレームおよびビットの位相を合わせ、
セレクタ６へ同位相で出力する。セレクタ制御部７はＢ
３エラー検出部３、３′にて検出されたエラー情報およ
びＶＣ３／４信号位相同期部５からの位相情報に基づ
き、セレクタ６をフレーム単位で切り替える。すなわ
ち、セレクタ６が０系伝送路を選択中に、Ｂ３エラー検
出部３で符号誤りを検出したとき、１系伝送路の対応す
る受信信号のフレームに符号誤りがない場合に限り、対
応するフレームがセレクタ６に入力されるタイミング
で、セレクタ６を１系に切り替える。
らの出力信号のフレームおよびビットの位相を合わせ、
セレクタ６へ同位相で出力する。セレクタ制御部７はＢ
３エラー検出部３、３′にて検出されたエラー情報およ
びＶＣ３／４信号位相同期部５からの位相情報に基づ
き、セレクタ６をフレーム単位で切り替える。すなわ
ち、セレクタ６が０系伝送路を選択中に、Ｂ３エラー検
出部３で符号誤りを検出したとき、１系伝送路の対応す
る受信信号のフレームに符号誤りがない場合に限り、対
応するフレームがセレクタ６に入力されるタイミング
で、セレクタ６を１系に切り替える。
【００１９】このように、Ｂ３エラー検出部３、３′に
て符号誤りが検出されたとき、符号誤りのあるフレーム
はフレームメモリ４、４′内にあるので、セレクタ６か
ら符号誤りのある信号が符号誤り検出前に出力されるこ
とはない。
て符号誤りが検出されたとき、符号誤りのあるフレーム
はフレームメモリ４、４′内にあるので、セレクタ６か
ら符号誤りのある信号が符号誤り検出前に出力されるこ
とはない。
【００２０】図２にセレクタ制御の例を示す。本例で
は、セレクタ６は正常状態では０系を選択しているもの
とする。フレームＡ、Ｂ、Ｄでは両系にエラーがないた
め、セレクタ６は０系を選択している。次に、０系のフ
レームＣではエラーを検出したため、このフレームでは
セレクタ６は１系を選択する。また、フレームＥでは両
系にエラーを検出したため０系選択のままである。
は、セレクタ６は正常状態では０系を選択しているもの
とする。フレームＡ、Ｂ、Ｄでは両系にエラーがないた
め、セレクタ６は０系を選択している。次に、０系のフ
レームＣではエラーを検出したため、このフレームでは
セレクタ６は１系を選択する。また、フレームＥでは両
系にエラーを検出したため０系選択のままである。
【００２１】
【発明の効果】以上説明したように本発明によれば、Ｖ
Ｃ−３またはＶＣ−４信号１フレーム分のフレームメモ
リを有し、Ｂ３バイトを用いた符号誤り検出結果を用い
てフレーム単位で切替を行うことができるため、現用伝
送路における符号誤り検出前にセレクタから符号誤りの
ある信号が出力されることがなく、従って、予備伝送路
の対応するフレームに符号誤りがない限り、次段に接続
された装置での符号誤りのある信号の受信を防止するこ
とができる効果がある。
Ｃ−３またはＶＣ−４信号１フレーム分のフレームメモ
リを有し、Ｂ３バイトを用いた符号誤り検出結果を用い
てフレーム単位で切替を行うことができるため、現用伝
送路における符号誤り検出前にセレクタから符号誤りの
ある信号が出力されることがなく、従って、予備伝送路
の対応するフレームに符号誤りがない限り、次段に接続
された装置での符号誤りのある信号の受信を防止するこ
とができる効果がある。
【図１】本発明実施例の構成を示すブロック図。
【図２】本発明実施例におけるタイムチャート。
【図３】従来例の構成を示すブロック図。
１、１′ ＳＯＨ（セクション・オーバヘッド）終端
部 ２、２′ ポインタ処理部 ３、３′ Ｂ３エラー検出部 ４、４′ フレームメモリ ５、１０３ 位相同期部 ６、１０４ セレクタ ７、１０５ セレクタ制御部 １０、１０′ 検出手段 １０１ ０系伝送路監視回路 １０２ １系伝送路監視回路
部 ２、２′ ポインタ処理部 ３、３′ Ｂ３エラー検出部 ４、４′ フレームメモリ ５、１０３ 位相同期部 ６、１０４ セレクタ ７、１０５ セレクタ制御部 １０、１０′ 検出手段 １０１ ０系伝送路監視回路 １０２ １系伝送路監視回路
Claims (2)
- 【請求項１】 現用伝送路および予備伝送路からの受信
信号を個別に監視する監視回路と、 前記現用伝送路および前記予備伝送路からの受信信号の
フレームおよびビットの位相合わせを行い同位相で出力
する位相同期部と、 この位相同期部からの信号を選択出力するセレクタと、 前記監視回路のいずれかから異常検出信号が送出された
ときに前記セレクタに正常な側の伝送路からの受信信号
を選択させるセレクタ制御回路とを備えたデジタル信号
伝送装置において、 前記現用伝送路および前記予備伝送路それぞれに、 ＣＣＩＴＴ勧告Ｇ．７０９に規定されたＶＣ−３または
ＶＣ−４信号のフレーム単位を構成する８ビットのビッ
ト・インタリーブド・パリティ（ＢＩＰ−８）の演算結
果（Ｂ３バイト）を用いてフレームの符号誤りを検出す
る検出手段と、 ＶＣ−３またはＶＣ−４信号を１フレーム分遅延させる
容量を有し前記検出部からの信号を保持するフレームメ
モリとを備え、 前記セレクタ制御部は、前記検出手段によるフレームの
符号誤り検出結果に基づきフレーム単位で前記セレクタ
を切り替える手段を含むことを特徴とするデジタル信号
伝送装置。 - 【請求項２】 前記検出手段は、ＳＯＨ（セクション・
オーバヘッド）終端部と、ポインタを処理するポインタ
処理部と、フレーム単位でＶＣ−３信号またはＶＣ−４
信号のビット・インタリーブド・パリティ（ＢＩＰ−
８）を演算し、次フレームの演算結果と比較して符号誤
りを検出するＢ３エラー検出部とを含む請求項１記載の
デジタル信号伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5317086A JP2933479B2 (ja) | 1993-12-16 | 1993-12-16 | デジタル信号伝送装置 |
| US08/358,615 US5515362A (en) | 1993-12-16 | 1994-12-14 | Digital signal transmission apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5317086A JP2933479B2 (ja) | 1993-12-16 | 1993-12-16 | デジタル信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07177116A true JPH07177116A (ja) | 1995-07-14 |
| JP2933479B2 JP2933479B2 (ja) | 1999-08-16 |
Family
ID=18084276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5317086A Expired - Lifetime JP2933479B2 (ja) | 1993-12-16 | 1993-12-16 | デジタル信号伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5515362A (ja) |
| JP (1) | JP2933479B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920563A (en) * | 1996-02-07 | 1999-07-06 | Fujitsu Limited | Synchronous transfer mode/asynchronous transfer mode converting transmission path terminating apparatus |
| US6105160A (en) * | 1996-12-24 | 2000-08-15 | Nec Corporation | Packet error detecting device in a DMA transfer |
| JP2001345771A (ja) * | 2000-05-31 | 2001-12-14 | Hitachi Ltd | 伝送路切替装置および方法 |
| JP2005260820A (ja) * | 2004-03-15 | 2005-09-22 | Nec Engineering Ltd | 無瞬断切替装置 |
| JP2010034913A (ja) * | 2008-07-30 | 2010-02-12 | Nec Corp | 変換装置、映像信号伝送システム及びそれらに用いる無瞬断切替方法 |
| JP2011181992A (ja) * | 2010-02-26 | 2011-09-15 | Hitachi Ltd | ネットワークシステム |
| JP2012049633A (ja) * | 2010-08-24 | 2012-03-08 | Nec Corp | 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151908B1 (ko) * | 1995-12-21 | 1998-11-02 | 양승택 | 동기식 디지틀 회선분배 장치 |
| AU7943098A (en) * | 1997-06-10 | 1998-12-30 | Digi-Tech Research And Development Limited | Methods and apparatus for line switching, correlating data streams and clock regeneration |
| US6405340B1 (en) * | 1999-07-02 | 2002-06-11 | Ericsson Inc. | Flexible method of error protection in communications systems |
| GB9921209D0 (en) | 1999-09-08 | 1999-11-10 | British Telecomm | Signal switching |
| EP1156624B1 (en) * | 1999-12-20 | 2006-04-19 | Kabushiki Kaisha Toshiba | Monitor and control module in a digital signal transmission apparatus |
| US6738395B1 (en) * | 2000-09-15 | 2004-05-18 | Nortel Networks Limited | Pointer processing and path BIP-8 computation for large concatenated payloads |
| US6993700B1 (en) * | 2000-12-22 | 2006-01-31 | Applied Micro Circuits Corporation | System and method for generating forward error correction based alarms |
| WO2009016705A1 (ja) * | 2007-07-27 | 2009-02-05 | Fujitsu Limited | 通信装置 |
| JP5649855B2 (ja) | 2010-06-01 | 2015-01-07 | 富士通株式会社 | 伝送装置およびパリティ演算方法 |
| JP2012044574A (ja) | 2010-08-23 | 2012-03-01 | Nec Corp | 伝送システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563683A (ja) * | 1991-08-31 | 1993-03-12 | Nec Corp | デイジタル伝送用冗長系切替え装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4451916A (en) * | 1980-05-12 | 1984-05-29 | Harris Corporation | Repeatered, multi-channel fiber optic communication network having fault isolation system |
| JPS61247142A (ja) * | 1985-04-25 | 1986-11-04 | Nec Corp | デジタル伝送路切換方式 |
| US5146477A (en) * | 1987-03-17 | 1992-09-08 | Antonio Cantoni | Jitter control in digital communication links |
| DE69220128T2 (de) * | 1991-03-28 | 1997-09-18 | Nec Corp | Empfangssystem in einer synchrones Endstation |
| CA2078632C (en) * | 1991-09-19 | 1997-12-30 | Tatsuhiko Nakagawa | Sts-1 signal processing method and device which can prevent subsequent terminal equipment from generating unnecessary alarm |
| JPH0758717A (ja) * | 1993-08-18 | 1995-03-03 | Fujitsu Ltd | デジタル伝送装置のトリビュタリインタフェイス |
-
1993
- 1993-12-16 JP JP5317086A patent/JP2933479B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-14 US US08/358,615 patent/US5515362A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563683A (ja) * | 1991-08-31 | 1993-03-12 | Nec Corp | デイジタル伝送用冗長系切替え装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920563A (en) * | 1996-02-07 | 1999-07-06 | Fujitsu Limited | Synchronous transfer mode/asynchronous transfer mode converting transmission path terminating apparatus |
| US6105160A (en) * | 1996-12-24 | 2000-08-15 | Nec Corporation | Packet error detecting device in a DMA transfer |
| JP2001345771A (ja) * | 2000-05-31 | 2001-12-14 | Hitachi Ltd | 伝送路切替装置および方法 |
| JP2005260820A (ja) * | 2004-03-15 | 2005-09-22 | Nec Engineering Ltd | 無瞬断切替装置 |
| JP2010034913A (ja) * | 2008-07-30 | 2010-02-12 | Nec Corp | 変換装置、映像信号伝送システム及びそれらに用いる無瞬断切替方法 |
| JP2011181992A (ja) * | 2010-02-26 | 2011-09-15 | Hitachi Ltd | ネットワークシステム |
| JP2012049633A (ja) * | 2010-08-24 | 2012-03-08 | Nec Corp | 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2933479B2 (ja) | 1999-08-16 |
| US5515362A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631896A (en) | Hitless path switching apparatus and method | |
| JPH07177116A (ja) | デジタル信号伝送装置 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| US5619532A (en) | Digital communication system | |
| JP2874112B2 (ja) | 伝送路の無瞬断切替装置および方法 | |
| JPH11266218A (ja) | 位相制御装置及び位相制御方法 | |
| JP2007306112A (ja) | 光伝送装置用プラグインカード | |
| JP2605601B2 (ja) | Ａｐｓチャネル取り込み回路 | |
| JP3285009B2 (ja) | ルート切替制御システム、切替制御方法及び記録媒体 | |
| JP2000174670A (ja) | 伝送路切替装置 | |
| US6400694B1 (en) | Duplex communication path switching system | |
| JP3458846B2 (ja) | 故障時伝送路無瞬断切替システム及びそれに用いる故障時伝送路無瞬断切替方法 | |
| JP2867495B2 (ja) | ヒットレス切替方式 | |
| JP2003348039A (ja) | 冗長構成をとる通信システムおよび通信装置 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 | |
| JP2722921B2 (ja) | ヒットレス回線切替装置 | |
| JP2952051B2 (ja) | Ａｔｍにおけるセル同期演算回路 | |
| JPH1093536A (ja) | 伝送装置のユニット間インタフェース方式 | |
| US6870829B1 (en) | Message signalling in a synchronous transmission apparatus | |
| JP2602738B2 (ja) | 出力断検出回路 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP3422403B2 (ja) | パス監視システム | |
| JP3044971B2 (ja) | 伝送装置の切替方式 | |
| JP2002164907A (ja) | パスルート切替装置およびパスプロテクション方法 | |
| KR940006724B1 (ko) | 포인터 해석기의 상태 검출 및 판단회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970218 |