JP5649855B2 - 伝送装置およびパリティ演算方法 - Google Patents

伝送装置およびパリティ演算方法 Download PDF

Info

Publication number
JP5649855B2
JP5649855B2 JP2010125625A JP2010125625A JP5649855B2 JP 5649855 B2 JP5649855 B2 JP 5649855B2 JP 2010125625 A JP2010125625 A JP 2010125625A JP 2010125625 A JP2010125625 A JP 2010125625A JP 5649855 B2 JP5649855 B2 JP 5649855B2
Authority
JP
Japan
Prior art keywords
frame
parity
calculation
parity data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010125625A
Other languages
English (en)
Other versions
JP2011254200A (ja
Inventor
昭夫 篠原
昭夫 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Telecom Networks Ltd filed Critical Fujitsu Ltd
Priority to JP2010125625A priority Critical patent/JP5649855B2/ja
Priority to US13/064,552 priority patent/US8543897B2/en
Publication of JP2011254200A publication Critical patent/JP2011254200A/ja
Application granted granted Critical
Publication of JP5649855B2 publication Critical patent/JP5649855B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927Decoding strategies
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

本発明は、データ伝送を行う伝送装置およびパリティ演算を行うパリティ演算方法に関する。
ディジタル伝送の階層多重化方式として、SDH/SONET(synchronous digital hierarchy/synchronous optical network)が標準化され、経済的なディジタルネットワークの開発が進んでいる。
SDH/SONETのインタフェースを持つ伝送装置では、伝送信号の正常性を確認するために、符号誤りを検出するためのパリティデータを付加して伝送を行っている。
例えば、SDHインタフェースでは、VC(Virtual Container)−3信号(帯域は51.84Mbps)等のフレームを構成した際、フレーム単位に8ビットのパリティ(BIP−8:Bit Interleaved Parity code−8)を演算し、その結果を次のフレームの特定位置(B3バイト)に挿入する。
受信側では、フレーム単位にBIP−8を演算し、その結果と次フレームのB3バイトとを比較して符号誤り検出を行う(なお、SONETでは、SDHのVC−3相当をSTS(Synchronous Transport Signal)−1と呼ぶ)。
例えば、フレーム#1、#2の順で構成されるフレームを送信する場合、送信側では、フレーム#1のパリティ演算の結果は、次フレームのフレーム#2のB3バイトに挿入して送信する。
受信側では、フレーム#1、#2を受信すると、フレーム#1のパリティ演算を行い、その演算結果とフレーム#2のB3バイトに挿入されている値とを比較することにより、フレーム#1の符号誤りを検出する。
一方、SDH/SONETの伝送システムでは、現用系および予備系の冗長構成を有しており、送信側装置では、現用系ユニットと予備系ユニットの2つのユニット構成を持っている。現用系ユニットが故障した場合、または現用系ユニットの基板交換といった保守点検などを行う場合には、予備系ユニットに切り替わることで、通信サービスを継続することができる。
従来技術として、現用系伝送路上のフレームに符号誤りを検出したとき、予備系伝送路の対応するフレームに符号誤りがない場合に、予備系伝送路に切り替える技術が提案されている(特許文献1)。また、伝送路の遅延調整時間に合わせた誤り検出信号にもとづいて切替判定を行って、伝送路切替を行う技術が提案されている(特許文献2)。さらに、同期外れ回復後1回目のパリティ演算で、正常なパリティ演算範囲を指定する技術が提案されている(特許文献3)。
特開平07−177116号公報 特開平11−225095号公報 特開平11−150528号公報
SDH/SONETのネットワーク上に流れる信号は、複数のフレームが多重化されたマルチフレームの形式で伝送され、送信側装置では、フレームの先頭を示すフレーム先頭コードを、伝送信号のオーバヘッドに挿入して送信する。また、フレーム先頭コードを挿入した際には、パリティも再演算して演算結果であるパリティデータを付け替えることになる。
しかし、現用系ユニットと予備系ユニットとで、例えば、フレーム先頭コードの挿入開始タイミングが異なると、再演算されたパリティデータが、現用系ユニットと予備系ユニットとで異なってしまい、双方のユニットでパリティデータが以降一致しなくなるといった現象が発生するおそれがあった。
このような状態で、現用系ユニットから予備系ユニットへの切り替えが行われた場合、受信側装置でパリティチェックを行うと、符号誤りを検出してしまう可能性がある。このため、伝送路上に障害などが発生していないにもかかわらず、障害が発生したと誤認識して、通信断が生じてしまう等の問題があった。
本発明はこのような点に鑑みてなされたものであり、現用系および予備系のパリティデータが不一致となることを抑制して、伝送品質の向上を図った伝送装置を提供することを目的とする。
また、本発明の他の目的は、現用系および予備系のパリティデータが不一致となることを抑制して、伝送品質の向上を図ったパリティ演算方法を提供することである。
上記課題を解決するために、伝送装置が提供される。伝送装置は、第1のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第1のパリティ演算制御部と、第2のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第2のパリティ演算制御部とを備える。前記第2のパリティ演算制御部は、前記第2のフレーム列の中のパリティ演算の対象フレームに対し、前記第1のパリティ演算制御部でパリティ演算された演算結果であって、前記対象フレームの1フレーム前にある、第1のフレーム列の中の前フレームに対するパリティ演算結果である第1のパリティデータを前記第1のパリティ演算制御部から受信し、前記第1のパリティデータと、前記対象フレームの1フレーム前にある、前記第2のフレーム列の中の前フレームに対して、前記前フレームをパリティ演算した結果である第2のパリティデータと、を含めて、前記対象フレームのパリティ演算を行い、前記対象フレームの前記パリティ演算によって、前記第1のフレーム列と前記第2のフレーム列それぞれのパリティデータを1フレームでも一致させた後に、前記第1のパリティデータが受信不可となった場合は、前記第2のパリティデータも含めず、前記対象フレームに含まれるデータのパリティ演算を行う
伝送品質の向上を図ることが可能になる。
伝送装置の構成例を示す図である。 パリティデータが不一致となる現象を説明するための図である。 パリティデータが不一致となる現象を説明するための図である。 符号誤りが検出されない場合の系切替を示す図である。 符号誤りが検出される場合の系切替を示す図である。 現用系で算出したパリティデータを予備系の対応フレームへ挿入する様子を示す図である。 伝送システムを示す図である。 マルチフレームの先頭合わせの動作を示す図である。 送信側伝送装置の構成例を示す図である。 パリティ演算を説明するための図である。 パリティデータが受信不可となったときの状態を示す図である。 パリティデータの送受信動作に関連する信号のタイミングを示す図である。 パリティ演算を説明するための図である。
以下、本発明の実施の形態を図面を参照して説明する。図1は伝送装置の構成例を示す図である。伝送装置1は、冗長構成を有し、パリティ演算制御部11(第1のパリティ演算制御部)とパリティ演算制御部21(第2のパリティ演算制御部)とを備える。
パリティ演算制御部11は、第1のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する。パリティ演算制御部21は、第2のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する。
ここで、パリティ演算制御部21は、第2のフレーム列の中のパリティ演算の対象フレームfcに対し、パリティ演算制御部11でパリティ演算された演算結果であって、対象フレームfcに挿入されるべきパリティ演算結果と同じ値のパリティデータD1(第1のパリティデータ)をパリティ演算制御部11から受信する。
例えば、対象フレームfcの1フレーム前にある、第1のフレーム列の中の前フレームfc1に対して、前フレームfc1のパリティ演算結果であるパリティデータD1をパリティ演算制御部11から受信する。
そして、このパリティデータD1と、対象フレームfcの1フレーム前にある、第2のフレーム列の中の前フレームfc2に対して、前フレームfc2をパリティ演算した結果であるパリティデータD2(第2のパリティデータ)とを含めて、対象フレームfcのパリティ演算を行う。
これにより、第1のフレーム列のフレームfc0のパリティデータDc0と、第2のフレーム列のフレームfcのパリティデータDcとが一致し、同様のパリティ演算を行うことで、以降のフレームに対しても、第1のフレーム列と第2のフレーム列とで、パリティデータを一致させることができる。
上記のようなパリティ演算を第2のフレーム列に対して行うことで、第1のフレーム列の各フレームのパリティデータと、第2のフレーム列の各フレームのパリティデータとが不一致となることを抑制することが可能になる。
次に伝送装置1の詳細を説明する前に、再演算されたパリティデータが、現用系ユニットと予備系ユニットとで不一致となる現象について説明する。
図2、図3はパリティデータが不一致となる現象を説明するための図である。図2はフレーム先頭コードの挿入の様子を示し、図3はパリティデータ挿入の様子を示している。
図2において、フレーム信号A1は、現用系ユニットまたは予備系ユニットで伝送可能なマルチフレームを生成する前のフレーム信号であり、フレームf1〜f3から構成されているとする。
フレームf1は、未使用オーバヘッドN1、データD1および付け替前パリティデータP1を含む。また、フレームf2は、未使用オーバヘッドN2、データD2および付け替前パリティデータP2を含む。さらに、フレームf3は、未使用オーバヘッドN3、データD3および付け替前パリティデータP3を含む。
また、上記の未使用オーバヘッドには、タイミング信号にもとづいて、フレーム先頭コードが挿入される。フレーム先頭コード生成部2aでは、フレーム先頭コードF1〜F3を生成する。
フレーム先頭コードの挿入制御では、複数のフレーム先頭コードが、現用系ユニットおよび予備系ユニットとは、別ラインで自走しており、タイミング信号が発せられた時間帯に位置していたフレーム先頭コードが選択され、選択されたフレーム先頭コードが未使用オーバヘッドに挿入される。
なお、図2、図3に示す、フレーム先頭コードF1は、マルチフレームの先頭を示すコードであるとし、フレーム先頭コードF2、F3は、マルチフレームを形成する各フレームの先頭を示すコードであるとする。
次に現用系ユニットのマルチフレーム生成処理について図2、図3を用いて説明する。マルチフレームm1を生成する際は、まず、フレーム先頭コードが挿入される。現用系ユニットでは、タイミング信号t1がフレーム先頭コードの挿入開始タイミングであったとする。
図2において、タイミング信号t1に位置するフレーム先頭コードは、フレーム先頭コードF1である。したがって、未使用オーバヘッドN1にはフレーム先頭コードF1が挿入され、フレームf1aが生成する。その後は、一定間隔にもとづいて、未使用オーバヘッドN2、N3に対して、該当のフレーム先頭コードが挿入される。
すなわち、タイミング信号t2では、フレーム先頭コードF2が位置するので、未使用オーバヘッドN2にフレーム先頭コードF2が挿入され、タイミング信号t3では、フレーム先頭コードF3が位置するので、未使用オーバヘッドN3にフレーム先頭コードF3が挿入されて、フレームf2a、f3aが生成する。
現用系ユニットでは、上記のようなフレーム先頭コードF1〜F3を挿入すると、パリティの再演算を行って、その結果を所定フィールド、すなわち付け替え前パリティデータの位置に挿入する(演算結果の差し替えを行う)。
パリティ演算について説明する。図3において、フレーム先頭コードF1のデータ値を“F1”、データD1のデータ値を“D1”およびパリティデータP1のデータ値を“P1”とする。
フレームf1aのパリティ演算式は、以下の式(1)となり、フレームf1aのパリティ演算結果であるパリティデータPw2が算出される。なお、以降の説明に出てくる式中の“+”は、すべて排他論理和を示すものとする。
Pw2=F1+P1+ΣD1・・・(1)
上記のパリティデータPw2は、次フレームf2aの付け替え前パリティデータP2の位置に挿入される。したがって、フレーム先頭コードF2が挿入されたフレームf2aに対して、パリティデータPw2が所定位置に挿入することで、フレームf2a−1が生成することになる。
同様にして、フレームf2a−1に対し、フレーム先頭コードF2のデータ値を“F2”、データD2のデータ値を“D2”およびパリティデータPw2のデータ値を“Pw2”とする。フレームf2a−1のパリティ演算式は、以下の式(2)となり、フレームf2a−1のパリティ演算結果であるパリティデータPw3が求まる。
Pw3=F2+Pw2+ΣD2=F2+(F1+P1+ΣD1)+ΣD2
=F1+F2+P1+Σ(D1+D2)・・・(2)
上記のパリティデータPw3は、次フレームf3aの付け替え前パリティデータP3の位置に挿入される。したがって、フレーム先頭コードF3が挿入されたフレームf3aに対して、パリティデータPw3が所定位置に挿入することで、フレームf3a−1が生成することになる。
このように、フレーム先頭コードF1〜F3および再演算されたパリティデータPw2、Pw3が挿入されることで、現用系ユニットにおいては、フレームf1a、フレームf2a−1およびフレームf3a−1から形成されるマルチフレームm1が生成する。
次に予備系ユニットのマルチフレーム生成処理について図2、図3を用いて説明する。マルチフレームm1aを生成する際は、まず、フレーム先頭コードが挿入される。なお、予備系ユニットでは、フレーム先頭コードの挿入開始タイミングが、現用系ユニットとは異なるタイミング信号t2であったとする。
図2において、タイミング信号t2に位置するフレーム先頭コードは、フレーム先頭コードF2である。したがって、未使用オーバヘッドN2にはフレーム先頭コードF2が挿入され、フレームf2bが生成する。
その後は、一定間隔にもとづいて、未使用オーバヘッドN3に該当のフレーム先頭コードが挿入される。すなわち、タイミング信号t3では、フレーム先頭コードF3が位置するので、未使用オーバヘッドN3にフレーム先頭コードF3が挿入される。
このように、予備系ユニットでは、フレーム先頭コードの挿入開始タイミングは、タイミング信号t2であるので、未使用オーバヘッドN1にはフレーム先頭コードは挿入されず、未使用オーバヘッドN2、N3のそれぞれにフレーム先頭コードF2、F3が挿入される。上記のようなフレーム先頭コードの挿入制御が終了すると、パリティの再演算を行って、その結果を所定フィールド、すなわち付け替え前パリティデータに挿入する。
パリティ演算について説明する。図3において、未使用オーバヘッドN1のデータ値を“N1”、データD1のデータ値を“D1”およびパリティデータP1のデータ値を“P1”とする。フレームf1のパリティ演算式は、以下の式(3)となり、フレームf1のパリティ演算結果であるパリティデータP2が求まる。
P2=N1+P1+ΣD1・・・(3)
上記のパリティデータP2は、次フレームf2bの付け替え前パリティデータP2の位置に挿入される。したがって、フレーム先頭コードF2が挿入されたフレームf2bに対して、パリティデータP2が所定位置に挿入することで、フレームf2b−1が生成することになる。
同様にして、フレームf2b−1に対し、フレーム先頭コードF2のデータ値を“F2”、データD2のデータ値を“D2”およびパリティデータP2のデータ値を“P2”とする。フレームf2b−1のパリティ演算式は以下の式(4)となり、パリティ演算結果であるパリティデータPp3が求まる。
Pp3=F2+P2+ΣD2=F2+(N1+P1+ΣD1)+ΣD2
=N1+F2+P1+Σ(D1+D2)・・・(4)
上記のパリティデータPp3は、次フレームf3bの付け替え前パリティデータP3の位置に挿入される。したがって、フレーム先頭コードF3が挿入されたフレームf3bに対して、パリティデータPp3が所定位置に挿入することで、フレームf3b−1が生成することになる。
このように、フレーム先頭コードF2、F3および再演算されたパリティデータP2、Pp3が挿入されることで、予備系ユニットにおいては、フレームf1、フレームf2b−1およびフレームf3b−1から形成されるマルチフレームm1aが生成する。
ここで、現用系ユニット側のフレームf3a−1に挿入されたパリティデータPw3と、予備系ユニット側のフレームf3b−1に挿入されたパリティデータPp3とを比較すると、式(2)と式(4)とからわかるように一致していない(現用系のフレームf2a−1のパリティ演算結果と、予備系のフレームf2b−1のパリティ演算結果とが一致していない)。
冗長構成であることにより、現用系ユニットが生成するマルチフレームと、予備系ユニットが生成するマルチフレームとは、本来は同じものでなければならず、現用系ユニットで演算したパリティデータと、予備系ユニットで演算したパリティデータとは、同位置のフレームにおいて一致している必要がある。
しかし、上記のように、現用系ユニットと予備系ユニットとで、例えば、フレーム先頭コードの挿入開始タイミングが異なると、再演算されたパリティデータが、現用系ユニットと予備系ユニットとで異なってしまい、双方のユニットでパリティデータが以降一致しなくなってしまう。
次に送信側で現用系から予備系への切り替えが行われたときの受信側での符号誤り検出動作について説明する。図4は符号誤りが検出されない場合の系切替を示す図である。現用系ユニットで生成されたパリティデータと、予備系ユニットで生成されたパリティデータとが一致しており、受信側で符号誤りが検出されない状態を示している。
送信側伝送装置5は、冗長構成を有し、現用系ユニット51、予備系ユニット52およびセレクタ53を備える。現用系ユニット51は、フレームfw−1を生成する。また、フレームfw−1をパリティ演算し、その演算結果であるパリティデータp2を生成して次フレームに挿入し、フレームfw−2を生成する。
予備系ユニット52は、現用系ユニット51の動作と同様にして、フレームfp−1を生成する。また、フレームfp−1をパリティ演算し、その演算結果であるパリティデータp2を生成して次フレームに挿入し、フレームfp−2を生成する。フレームfw−1とフレームfp−1は同一フレームであり、フレームfw−2とフレームfp−2は同一フレームである。
セレクタ53は、現用系ユニット51または予備系ユニット52のいずれか一方で生成されたフレームを選択して出力する。この場合、現用系ユニット51で生成されたフレームfw−1を選択して出力し、フレームfw−1の出力後に、現用系から予備系への切り替えが生じたとする。したがって、フレームfw−1の出力後は、予備系ユニット52で生成されたフレームfp−2が出力される。
ここで、送受信間の伝送路に障害等がないとする。受信側装置6では、受信したフレームfw−1のパリティ演算を行い、演算結果であるパリティデータp2を得る。また、送信側で演算されたフレームfw−1のパリティデータは、次フレームに挿入されているので、受信側装置6では、次フレームに挿入されているパリティデータと、演算して得られたフレームfw−1のパリティデータとが一致しているか否かを判断する。
すなわち、次フレームfp−2に挿入されているパリティデータと、演算して得られたフレームfw−1のパリティデータとが一致しているか否かを判断する。この例の場合、受信したフレームfp−2には、パリティデータp2が挿入されているから、パリティデータは一致しており、符号誤りはないと判断される。
このように、現用系ユニットと予備系ユニットから出力する伝送フレームが完全に一致して、現用系ユニットから予備系ユニットへの切り替えがあった場合は、伝送路上に障害等がなければ、受信側装置で符号誤りを検出することはない。
図5は符号誤りが検出される場合の系切替を示す図である。現用系ユニット51で生成されたパリティデータと、予備系ユニット52で生成されたパリティデータとが一致せず、符号誤りが検出される状態を示している。
現用系ユニット51は、パリティデータp1を含むフレームfw−1を生成する。また、フレームfw−1をパリティ演算し、その演算結果であるパリティデータp2を次フレームに挿入し、フレームfw−2を生成する。
予備系ユニット52では、例えば、現用系および予備系におけるフレーム先頭コードの挿入開始タイミングの違い等により、フレームfw−1の一部のフィールドのデータとは異なるフレームFp−1が生成されたとする。また、フレームFp−1をパリティ演算し、その演算結果であるパリティデータp2aを次フレームに挿入し、フレームFp−2が生成する。
セレクタ53は、現用系ユニット51で生成されたフレームfw−1を選択して出力し、フレームfw−1の出力後に、現用系から予備系への切り替えが生じたとする。したがって、フレームfw−1の出力後は、予備系ユニット52で生成されたフレームFp−2が出力される。
ここで、受信側装置6では、受信したフレームfw−1のパリティ演算を行い、演算結果であるパリティデータp2を得る。また、送信側で演算されたフレームfw−1のパリティデータは、次フレームに挿入されているので、受信側装置6では、次フレームFp−2に挿入されているパリティデータと、演算して得られたフレームfw−1のパリティデータとが一致しているか否かを判断する。
この例の場合、受信したフレームFp−2には、パリティデータp2aが挿入されており、フレームfw−1のパリティデータp2とは一致しないので(p2≠p2a)、受信側装置6は、符号誤りを検出する。この場合、送受信間の伝送路に障害等がなくても、通信障害が発生したとみなして通信断となってしまうおそれがある。
なお、上記の問題を解決するために、現用系フレームのパリティ演算した結果を、予備系の対応するフレームに単純に挿入するといった処理が考えられる。
図6は現用系で算出したパリティデータを予備系の対応フレームへ挿入する様子を示す図である。現用系のフレームa2、a3に対して、予備系のフレームb2、b3が対応している。
現用系は、フレームa1のパリティ演算結果であるパリティデータp2をフレームa2の所定位置に挿入する。このとき、フレームb2の所定位置にもパリティデータp2を挿入する。同様に、現用系は、フレームa2のパリティ演算結果であるパリティデータp3をフレームa3の所定位置に挿入する。このとき、フレームb3の所定位置にもパリティデータp3を挿入する。
このような制御を行えば、現用系と予備系とでパリティデータを一致させることはできる。しかし、この制御では、現用系で算出したパリティデータを、予備系のフレームの所定位置に挿入する際に、タイミングが間に合わないおそれがある。すると、予備系では、パリティデータが挿入されないフレームが生成してしまう可能性があった。
例えば、現用系で演算されたフレームa1のパリティデータp2をフレームb2に挿入する場合、フレームb2のパリティデータ挿入位置が必ずしもタイミング的に適した位置にあるとは限らない。したがって、現用系で求めたパリティデータを予備系のフレームの該当箇所に単に挿入するといった制御では、タイミング的に厳しい場合があり、図6に示した制御は、好ましい解決策とはいえない。
本発明は、上記のような状況に鑑みて、現用系および予備系のパリティデータを一致させて系切り替えを行うことで、冗長構成の信頼性および伝送品質の向上を図るものである。
次に伝送装置1の適用例として、リングネットワークを有する伝送システムについて説明する。図7は伝送システムを示す図である。伝送システム1−1は、送信側伝送装置1a、受信側伝送装置3およびリングネットワーク4を備える。送信側伝送装置1aは、伝送装置1の機能を含む。また、送信側伝送装置1aと受信側伝送装置3とは、リングネットワーク4を介して接続する。
送信側伝送装置1aは、現用系ユニット10、予備系ユニット20、フレーム先頭コード生成部2a、分岐部2b、2dおよびセレクタ2cを備える。受信側伝送装置3は、East側受信部31、West側受信部32およびセレクタ33を備える。
送信側伝送装置1aにおいて、フレーム先頭コード生成部2aは、フレーム先頭コードを生成する。分岐部2bは、入力フレーム信号を2分岐して、一方を現用系ユニット10へ送信し、他方を予備系ユニット20へ送信する。
現用系ユニット10は、入力フレーム信号に対し、フレーム先頭コードを自ユニットの挿入開始タイミングにもとづいて、フレーム信号の所定位置に挿入する。また、フレーム単位でパリティ演算を行い、演算結果を次フレームに挿入して、マルチフレームを生成する。
予備系ユニット20は、入力フレーム信号に対し、フレーム先頭コードを自ユニットの挿入開始タイミングにもとづいて、フレーム信号の所定位置に挿入する。また、フレーム単位でパリティ演算を行い、演算結果を次フレームに挿入して、マルチフレームを生成する。
セレクタ2cは、現用系ユニット10から送信されたマルチフレーム、または予備系ユニット20から送信されたマルチフレームのいずれかを選択して出力する。分岐部2dは、セレクタ2cから出力されたマルチフレームを2分岐し、一方をEast側伝送ラインL1から出力し、他方をWest側伝送ラインL2から出力する(East側伝送ラインL1から出力されたマルチフレームをEast側マルチフレーム、West側伝送ラインL2から出力されたマルチフレームをWest側マルチフレームと呼ぶ)。
受信側伝送装置3において、East側受信部31は、East側マルチフレームの受信処理を行い、受信処理後のマルチフレームM1を出力する。West側受信部32は、West側マルチフレームの受信処理を行い、受信処理後のマルチフレームM2を出力する。セレクタ33は、East側受信部31から送信されたマルチフレームM1、またはWest側受信部32から送信されたマルチフレームM2のいずれかを選択して出力する。
図8はマルチフレームM1、M2の先頭合わせの動作を示す図である。送信側で伝送された一方のEast側マルチフレームは、East側伝送ラインL1を通じて受信側伝送装置3に到達し、他方のWest側マルチフレームは、West側伝送ラインL2を通じて受信側伝送装置3に到達する。
したがって、East側マルチフレームの到達時間と、West側マルチフレームの到達時間には、到達時間差が生じるため、East側受信部31およびWest側受信部32では、遅延調整を行って、双方のマルチフレームM1、M2の先頭位置合わせを行う。
図8の場合、West側マルチフレームとEast側マルチフレームとには、3フレーム分の遅延時間差がある。West側受信部32では、West側マルチフレームのマルチフレーム先頭コードを認識すると、内部バッファに対し時間T1でWest側マルチフレームを書き込み、時間T3で読み出す。
また、East側受信部31では、East側マルチフレームのマルチフレーム先頭コードを認識すると、内部バッファに対し時間T2でEast側マルチフレームを書き込み、時間T3で読み出す。
このような内部バッファに対するWrite/Read制御を行うことにより、East側マルチフレームとWest側マルチフレームとのマルチフレーム先頭の位置を一致させて遅延調整を行うことができる。これにより、セレクタ33は、遅延時間差のない同一の2つのマルチフレームM1、M2を受信することになるので、East側伝送ラインL1またはWest側伝送ラインL2のいずれに回線障害が発生したような場合であっても、障害が発生しない側へのEast/West切替を行うことで、通信サービスを瞬断なく継続することができる。
次に送信側伝送装置1aの構成について説明する。図9は送信側伝送装置1aの構成例を示す図である。送信側伝送装置1aは、現用系ユニット10、予備系ユニット20、フレーム先頭コード生成部2a、分岐部2b、2dおよびセレクタ2cを備える。なお、現用系ユニット10および予備系ユニット20以外の構成要素については、図7で上述したので、現用系ユニット10および予備系ユニット20の構成について説明する。
現用系ユニット10は、パリティ演算制御部11を有し、パリティ演算制御部11は、フレーム先頭コード挿入部11a、パリティ演算部11b、パリティデータ挿入部11cおよびパリティデータ送信部11dを含む。
予備系ユニット20は、パリティ演算制御部21を有し、パリティ演算制御部21は、フレーム先頭コード挿入部21a、パリティデータ受信部21b、パリティ演算部21cおよびパリティデータ挿入部21dを含む。
現用系ユニット10において、フレーム先頭コード挿入部11aは、分岐部2bから分岐された一方のフレーム信号に対して、フレーム先頭コード生成部2aで生成されたフレーム先頭コードを、自ユニットの挿入開始タイミングにもとづいて、フレーム信号の所定位置に挿入する。
パリティ演算部11bは、フレーム先頭コードが挿入されたフレームのパリティ演算を行い、演算結果であるパリティデータを生成する。パリティデータ挿入部11cは、フレームの所定位置にパリティデータを挿入する。パリティデータ送信部11dは、パリティデータを予備系ユニット20へ送信する。
予備系ユニット20において、フレーム先頭コード挿入部21aは、分岐部2bから分岐された他方のフレーム信号に対して、フレーム先頭コード生成部2aで生成されたフレーム先頭コードを、自ユニットの挿入開始タイミングにもとづいて、フレーム信号の所定位置に挿入する。パリティデータ受信部21bは、現用系ユニット10から送信されたパリティデータを受信する。
パリティ演算部21cでは、パリティ演算の対象フレームに対し、現用系ユニット10から送信された、対象フレームに挿入されるべきパリティ演算結果と同じ値のパリティデータと、対象フレームの1フレーム前にパリティ演算を行ったパリティ演算結果であるパリティデータとを含めて、対象フレームのパリティ演算を行う。パリティデータ挿入部21dは、演算後のパリティデータを次フレームの所定位置に挿入する。
次にパリティ演算について説明する。図10はパリティ演算を説明するための図である。なお、図2で上述したように、フレーム先頭コードの挿入開始タイミングが現用系と予備系とで異なり、現用系ユニット10のフレームf1aと、予備系ユニット20のフレームf1とのデータ値が互いに異なるとする(フレーム先頭コードF1と未使用オーバヘッドN1との違い)。
現用系ユニット10のパリティ演算部11bは、フレームf1aのパリティ演算を、上述した式(1)のように行って、パリティデータPw2を得る。また、パリティデータ挿入部11cは、パリティデータPw2を次フレームに挿入して、フレームf2a−1を生成する。
同様に、パリティ演算部11bは、フレームf2a−1のパリティ演算を、上述した式(2)のように行って、パリティデータPw3を得る。また、パリティデータ挿入部11cは、パリティデータPw3を次フレームに挿入して、フレームf3a−1を生成する。
一方、予備系ユニット20のパリティ演算部21cは、フレームf1のパリティ演算を、上述した式(3)のように行って、パリティデータP2を得る。また、パリティデータ挿入部21dは、パリティデータP2を次フレームに挿入して、フレームf2b−1を生成する。
パリティ演算部21cは、次に、フレームf2b−1のパリティ演算を行う。この場合、フレームf2b−1のパリティ演算結果に、2つのパリティデータをさらに付加して、パリティ演算を行う。
すなわち、付加すべき1つ目のパリティデータは、パリティデータ受信部21bで受信した、現用系で演算されたパリティデータであって、フレームf1aのパリティ演算結果であるパリティデータPw2である。また、2つ目のパリティデータは、フレームf1のパリティ演算結果であるパリティデータP2である。
具体的に演算内容を説明する。フレームf2b−1のパリティ演算結果Pp3は以下の式(5)で算出される。
Pp3=(F2+P2+ΣD2)+Pw2+P2
=F2+Pw2+ΣD2
=F1+F2+P1+Σ(D1+D2)・・・(5)
パリティ演算では、同一の値は打ち消されるため、パリティデータP2は打ち消されることになる。このため、現用系のフレームf2a−1のパリティ演算結果であるパリティデータPw3と、予備系のフレームf2b−1のパリティ演算結果であるパリティデータPp3とは共に値が一致する。したがって、上記のようなパリティ演算を繰り返し行うことにより、以降のフレームに対してもパリティデータは、現用系と予備系とで一致させることができる。
上記のように、予備系のパリティ演算の対象フレームf2b−1に対し、対象フレームf2b−1の1フレーム前の現用系のフレームf1aのパリティデータPw2と、対象フレームf2b−1の1フレーム前の予備系のフレームf1のパリティデータP2(対象フレームf2b−1に挿入されているパリティデータP2と同じ値である)とを含めて、対象フレームf2b−1のパリティ演算を行う。
これにより、パリティデータP2は2回演算して相殺することになり、現用系でフレームf2a−1に対して行うパリティ演算と同じ結果を得ることができ、現用系のパリティデータと完全に一致させることができる。
また、上記のようなパリティ演算を行えば、現用系ユニット10から予備系ユニット20へ、フレームf1aのパリティデータPw2を送信する際は、フレームf2b−1のパリティデータP2が挿入されている位置よりも遅くてもよい。したがって、タイミング条件を緩和することが可能になる。
次に現用系ユニット10から送信されるパリティデータが受信不可となったときの動作について説明する。図11はパリティデータが受信不可となったときの状態を示す図である。上述したようなパリティ一致制御が行われてシステムが運用しているときに、パリティデータ送信部11dから送信されるパリティデータをパリティデータ受信部21bが受信できなくなったとする(例えば、パリティデータ送信部11dの故障や、パリティデータ送信部11dとパリティデータ受信部21bをつなぐ回線の断など)。
図12はパリティデータの送受信動作に関連する信号のタイミングを示す図である。パリティデータ送信部11dとパリティデータ受信部21bとをつなぐ伝送線は、クロック信号線、タイミングパルス信号線およびデータ線を備える。
クロック信号線には、クロック信号が流れる。また、タイミングパルス信号線には、有効なパリティデータを送信していることを示すタイミングパルス信号が流れる。データ線には、送信すべきパリティデータと固定パターンとが流れる。パリティデータを送信する際には固定パターンが付加され、この固定パターンは、“0”、“1”の値を任意に含むパターンである。
パリティデータ受信部21bは、上記のクロック信号、タイミングパルス信号、固定パターンおよびパリティデータを受信する。パリティデータ受信部21bは、タイミングパルス信号を受信すると、パリティデータの送信を認識し、パリティデータの取得後にイネーブル信号を発生する。
なお、パリティデータは、ALL“0”またはALL“1”の場合もあるため、このようなデータ値のときは、パリティデータが送信されているのか否かを確定できない(例えば、断線によってALL“0”となっているのか、パリティデータ自体がALL“0”なのか確定できない)。
このため、パリティデータ送信部11dは、あらかじめ定めた“0”、“1”の値を含む固定パターンと一緒にパリティデータを送信し、パリティデータ受信部21bでは、固定パターンが検出できないときは、パリティデータが受信できていないと判別するものである。
このように、“0”、“1”の値を含む固定パターンを、パリティデータに付加して現用系から予備系へ送信することで、パリティデータを正常に受信しているか否かを判別することが可能になる。
図13はパリティ演算を説明するための図である。フレームfa−1のパリティデータPw2が受信不可となったとする。このとき、予備系のパリティ演算部21cは、フレームfa−1のパリティ演算結果であるパリティデータPw2と、対象フレームfb−2の前フレームfb−1のパリティ演算結果であるパリティデータPp2を含めずに、フレームfb−2のパリティ演算を行う。
フレームfb−2のパリティ演算は、以下の式(6)で算出する。また、演算結果であるパリティデータPp3を次フレームに挿入して、フレームfb−3を生成する。
Pp3=F2+Pp2+ΣD2
=F2+(F1+Pw1+ΣD1)+ΣD2
=F1+F2+Pw1+Σ(D1+D2)・・・(6)
現用系のフレームfa−2のパリティデータPw3と、予備系のフレームfb−2のパリティデータPp3とは一致することがわかる。このように、図10で上述したパリティ一致制御を一旦行って、1フレームでもパリティデータを現用系と予備系とで一致させたとき、その後に、現用系のパリティデータが受信不可となった場合は、予備系の対象フレームの1フレーム前のパリティデータの使用も停止して、対象フレームのパリティ演算を行う構成とした。これにより、現用系から所望のパリティデータを受信できないときでも、現用系と予備系とのパリティデータを、対応するフレーム間で一致させることが可能になる。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
(付記1) 第1のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第1のパリティ演算制御部と、
第2のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第2のパリティ演算制御部と、
を備え、
前記第2のパリティ演算制御部は、
前記第2のフレーム列の中のパリティ演算の対象フレームに対し、
前記第1のパリティ演算制御部でパリティ演算された演算結果であって、前記対象フレームに挿入されるべきパリティ演算結果と同じ値の第1のパリティデータを前記第1のパリティ演算制御部から受信し、
前記第1のパリティデータと、
前記対象フレームの1フレーム前にある、前記第2のフレーム列の中の前フレームに対して、前記前フレームをパリティ演算した結果である第2のパリティデータと、を含めて、前記対象フレームのパリティ演算を行う、
ことを特徴とする伝送装置。
(付記2) 前記第2のパリティ演算制御部は、前記第1のパリティデータが受信不可の場合は、前記第1のパリティデータと前記第2のパリティデータとを含めずに、前記対象フレームのパリティ演算を行うことを特徴とする付記1記載の伝送装置。
(付記3) 前記第1のパリティ演算制御部は、“0”、“1”の値を含む固定パターンと共に、前記第1のパリティデータを前記第2のパリティ演算制御部へ送信することを特徴とする付記1記載の伝送装置。
(付記4) パリティ演算方法において、
第1のフレーム列に対し、第1のパリティ演算系でフレーム単位にパリティ演算を行って、演算結果を次フレームに挿入し、
第2のフレーム列に対して、第2のパリティ演算系でフレーム単位にパリティ演算を行って、演算結果を次フレームに挿入し、
前記第2のフレーム列の中のパリティ演算の対象フレームに対し、
前記第1のパリティ演算系でパリティ演算された演算結果であって、前記対象フレームに挿入されるべきパリティ演算結果と同じ値の第1のパリティデータと、
前記対象フレームの1フレーム前にある、前記第2のフレーム列の中の前フレームに対して、前記前フレームのパリティ演算結果である第2のパリティデータと、
を含めて、前記第2のパリティ演算系は、前記対象フレームのパリティ演算を行う、
ことを特徴とするパリティ演算方法。
(付記5) 前記対象フレームのパリティ演算時に、前記第1のパリティデータが取得不可となった場合は、前記第1のパリティデータと前記第2のパリティデータとを含めずに、前記対象フレームのパリティ演算を行うことを特徴とする付記4記載のパリティ演算方法。
(付記6) 前記第1のパリティ演算系は、“0”、“1”の値を含む固定パターンと共に前記第1のパリティデータを、前記第2のパリティ演算系へ送信することを特徴とする付記4記載のパリティ演算方法。
(付記7) フレーム先頭コードを生成するフレーム先頭コード生成部と、
自ユニットの挿入開始タイミングにもとづいて、前記フレーム先頭コードを所定位置に挿入した現用系フレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第1のパリティ演算制御部を含む現用系ユニットと、
自ユニットの挿入開始タイミングにもとづいて、前記フレーム先頭コードを所定位置に挿入した予備系フレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第2のパリティ演算制御部を含む予備系ユニットと、
前記現用系ユニットで生成された現用系フレームと、前記予備系ユニットで生成された予備系フレームとの切替出力を行うセレクタと、
を備え、
前記第2のパリティ演算制御部は、
前記予備系フレーム列の中のパリティ演算の対象フレームに対し、
前記第1のパリティ演算制御部でパリティ演算された演算結果であって、前記対象フレームに挿入されるべきパリティ演算結果と同じ値の第1のパリティデータを前記第1のパリティ演算制御部から受信し、
前記第1のパリティデータと、
前記対象フレームの1フレーム前にある、前記予備系フレーム列の中の前フレームに対して、前記前フレームをパリティ演算した結果である第2のパリティデータと、を含めて、前記対象フレームのパリティ演算を行う、
ことを特徴とする伝送装置。
(付記8) 前記第2のパリティ演算制御部は、前記第1のパリティデータが受信不可の場合は、前記第1のパリティデータと前記第2のパリティデータとを含めずに、前記対象フレームのパリティ演算を行うことを特徴とする付記7記載の伝送装置。
(付記9) 前記第1のパリティ演算制御部は、“0”、“1”の値を含む固定パターンと共に、前記第1のパリティデータを前記第2のパリティ演算制御部へ送信することを特徴とする付記7記載の伝送装置。
1 伝送装置
11 第1のパリティ演算制御部
21 第2のパリティ演算制御部
D1 第1のパリティデータ
D2 第2のパリティデータ
Dc0、Dc パリティデータ
fc 対象フレーム
fc0 第1のフレーム列のフレーム
fc1、fc2 前フレーム

Claims (4)

  1. 第1のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第1のパリティ演算制御部と、
    第2のフレーム列に対して、フレーム単位にパリティ演算を行い、演算結果を次フレームに挿入する第2のパリティ演算制御部と、
    を備え、
    前記第2のパリティ演算制御部は、
    前記第2のフレーム列の中のパリティ演算の対象フレームに対し、
    前記第1のパリティ演算制御部でパリティ演算された演算結果であって、前記対象フレームの1フレーム前にある、第1のフレーム列の中の前フレームに対するパリティ演算結果である第1のパリティデータを前記第1のパリティ演算制御部から受信し、
    前記第1のパリティデータと、
    前記対象フレームの1フレーム前にある、前記第2のフレーム列の中の前フレームに対して、前記前フレームをパリティ演算した結果である第2のパリティデータと、を含めて、前記対象フレームのパリティ演算を行
    前記対象フレームの前記パリティ演算によって、前記第1のフレーム列と前記第2のフレーム列それぞれのパリティデータを1フレームでも一致させた後に、前記第1のパリティデータが受信不可となった場合は、前記第2のパリティデータも含めず、前記対象フレームに含まれるデータのパリティ演算を行う、
    ことを特徴とする伝送装置。
  2. 前記第1のパリティ演算制御部は、“0”、“1”の値を含む固定パターンと共に、前記第1のパリティデータを前記第2のパリティ演算制御部へ送信することを特徴とする請求項1記載の伝送装置。
  3. パリティ演算方法において、
    第1のフレーム列に対し、第1のパリティ演算系でフレーム単位にパリティ演算を行って、演算結果を次フレームに挿入し、
    第2のフレーム列に対して、第2のパリティ演算系でフレーム単位にパリティ演算を行って、演算結果を次フレームに挿入し、
    前記第2のフレーム列の中のパリティ演算の対象フレームに対し、
    前記第1のパリティ演算系でパリティ演算された演算結果であって、前記対象フレームの1フレーム前にある、第1のフレーム列の中の前フレームに対するパリティ演算結果である第1のパリティデータと、
    前記対象フレームの1フレーム前にある、前記第2のフレーム列の中の前フレームに対して、前記前フレームのパリティ演算結果である第2のパリティデータと、
    を含めて、前記第2のパリティ演算系は、前記対象フレームのパリティ演算を行
    前記対象フレームの前記パリティ演算によって、前記第1のフレーム列と前記第2のフレーム列それぞれのパリティデータを1フレームでも一致させた後に、前記第1のパリティデータが受信不可となった場合は、前記第2のパリティデータも含めず、前記対象フレームに含まれるデータのパリティ演算を行う、
    ことを特徴とするパリティ演算方法。
  4. 前記第1のパリティ演算系は、“0”、“1”の値を含む固定パターンと共に前記第1のパリティデータを、前記第2のパリティ演算系へ送信することを特徴とする請求項記載のパリティ演算方法。
JP2010125625A 2010-06-01 2010-06-01 伝送装置およびパリティ演算方法 Expired - Fee Related JP5649855B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010125625A JP5649855B2 (ja) 2010-06-01 2010-06-01 伝送装置およびパリティ演算方法
US13/064,552 US8543897B2 (en) 2010-06-01 2011-03-30 Transmission apparatus and parity calculation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010125625A JP5649855B2 (ja) 2010-06-01 2010-06-01 伝送装置およびパリティ演算方法

Publications (2)

Publication Number Publication Date
JP2011254200A JP2011254200A (ja) 2011-12-15
JP5649855B2 true JP5649855B2 (ja) 2015-01-07

Family

ID=45023177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010125625A Expired - Fee Related JP5649855B2 (ja) 2010-06-01 2010-06-01 伝送装置およびパリティ演算方法

Country Status (2)

Country Link
US (1) US8543897B2 (ja)
JP (1) JP5649855B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661419B2 (ja) * 1991-08-09 1997-10-08 日本電気株式会社 パリティ付加方式
JPH05276135A (ja) * 1992-03-25 1993-10-22 Fujitsu Ltd 多重化システムにおけるパリティー付加方式
JPH0717716A (ja) 1993-06-30 1995-01-20 Mitsubishi Materials Corp フッ化ウラニルの製造方法
JP2933479B2 (ja) 1993-12-16 1999-08-16 日本電気株式会社 デジタル信号伝送装置
US5838698A (en) * 1995-04-28 1998-11-17 Lucent Technologies Inc. Alignment of parity bits to eliminate errors in switching from an active to a standby processing circuit
JP3884841B2 (ja) 1997-11-14 2007-02-21 株式会社日立コミュニケーションテクノロジー 光伝送システム及び光通信装置
JPH11225095A (ja) 1998-02-06 1999-08-17 Fujitsu Ltd 現用予備伝送経路を有する伝送装置
JP3388464B2 (ja) * 1999-11-04 2003-03-24 日本電気株式会社 誤り訂正を用いた光伝送システム及びそれに用いるパフォーマンスモニタ方式
DE60040805D1 (de) * 1999-12-20 2008-12-24 Research In Motion Ltd Hybrid-wiederholungsaufforderungsystem und -verfahren
JP4845582B2 (ja) * 2006-05-09 2011-12-28 富士通株式会社 光伝送装置用プラグインカード

Also Published As

Publication number Publication date
JP2011254200A (ja) 2011-12-15
US8543897B2 (en) 2013-09-24
US20110296284A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
JP4696167B2 (ja) 伝送システム、中継機及び受信機
US6654562B1 (en) Optical transmission system and optical transmission device
JPWO2002056513A1 (ja) パスエラー監視方法及びその装置
JP2013514697A (ja) 送信経路で発生した障害の位置を特定する方法
JP4845582B2 (ja) 光伝送装置用プラグインカード
JP2007243524A (ja) 通信回線監視システム、中継装置、及び通信回線監視方法
JP5252361B2 (ja) 伝送システム
JP5649855B2 (ja) 伝送装置およびパリティ演算方法
JPH0936826A (ja) 伝送路の無瞬断切替装置および方法
JP2000078098A (ja) フレーム同期処理装置及びフレーム同期処理方法
JP4965719B2 (ja) 伝送システム、中継機及び受信機
JP2008167128A (ja) 無瞬断通信システムおよび無瞬断通信方法
US8416681B2 (en) Network system
US8363709B2 (en) Transmission apparatus and line quality evaluating method
US8218701B2 (en) Communication system
JP4679090B2 (ja) 送端切替方法およびセット予備端局装置
JP5252360B2 (ja) 伝送システム、中継機及び受信機
JP3841811B2 (ja) パストレース方法及び装置
JP2003348039A (ja) 冗長構成をとる通信システムおよび通信装置
JP4316156B2 (ja) 多重インタフェース盤
JP2009089284A (ja) パケット伝送システム、パケット伝送装置及びそれらに用いるタイミング同期経路冗長方法
JP5742461B2 (ja) 信号伝送装置
JP3317294B2 (ja) 伝送システム
JP5533433B2 (ja) 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法
JPWO2004004237A1 (ja) ノード装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141112

R150 Certificate of patent or registration of utility model

Ref document number: 5649855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees