JP2000078098A - フレーム同期処理装置及びフレーム同期処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 フレーム同期処理装置において、サブフレー
ムの同期が擬似同期状態になり、マルチフレームの同期
が検出できない場合において、強制的に多フレームにつ
いて再度同期検出を行なうことで擬似同期状態発生時の
デッドロックを回避して同期確立処理の信頼性を向上で
きるようにする。 【解決手段】 サブフレームの同期を検出する第１検出
部２と、マルチフレームの同期を検出する第２検出部３
と、第１検出部２と第２検出部３とのいずれかで同期が
検出されていないと、第１検出部２と第２検出部３とを
それぞれ強制的に同期再検出状態に制御する再同期検出
強制制御部５とをそなえるように構成する。

Description

【発明の詳細な説明】

【０００１】（目次） 発明の属する技術分野 従来の技術（図９〜図１３） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）第１実施形態の説明（図１〜図５） （２）第２実施形態の説明（図６，図７及び図１４） （３）第３実施形態の説明（図８） （４）その他 発明の効果

【０００２】

【発明の属する技術分野】本発明は、データ通信を所定
のフレームにより行なう伝送に用いて好適な、フレーム
同期処理装置及びフレーム同期処理方法に関する。

【０００３】

【従来の技術】通常、フレーム同期処理装置は、伝送信
号（伝送フレーム）内の同期確立用の情報を検出するこ
とによって、フレーム同期を確立するようになってお
り、例えば、伝送するフレームが、ＤＳ３(Digital Sig
nal-Level 3)信号の場合、図１２に示すフレーム同期処
理装置１ａは、ＤＳ３サブフレーム同期検出部（ＤＳ３
サブフレームＳｙｎｃ部）２ａとＤＳ３マルチフレーム
同期検出部（ＤＳ３マルチフレームＳｙｎｃ部）３ａと
ＯＲ回路６ｂとデータインヒビット／ニブルスイッチ部
(Data Inhibit ＋Nibble SW)６ａとをそなえて構成され
る。

【０００４】なお、図９に示すように、ＤＳ３信号のフ
レームフォーマットは、オーバーヘッド部分とペイロー
ド部分との組を複数含んだＤＳ３サブフレームを７つ含
んだＤＳ３マルチフレームとして構成される。このＤＳ
３サブフレーム内の各オーバーヘッド部分（１ビット）
は、図９に示すように、“Ｆ１”，“Ｆ２”，“Ｆ
３”，“Ｆ４”，“Ｍ１”，“Ｍ２”，“Ｍ３”，“Ｘ
１”，“Ｘ２”等のＤＳ３マルチフレーム内に固有の情
報が格納されるようになっている。

【０００５】ここで、“Ｆ１”，“Ｆ２”，“Ｆ３”，
“Ｆ４”は、ＤＳ３サブフレームの同期パターンを表す
ビットでそれぞれ、“１”，“０”，“０”，“１”の
固定値が割り当てられる。一方、“Ｍ１”，“Ｍ２”，
“Ｍ３”は、ＤＳ３マルチフレームの同期パターンを表
すビットでそれぞれ、“０”，“１”，“０”の固定値
が割り当てられる。なお、ペイロード部分（８４ビッ
ト）には、各種のデータがマッピングされる。

【０００６】ＤＳ３サブフレーム同期検出部２ａは、受
信したＤＳ３サブフレームの同期を検出するもので、Ｄ
Ｓ３サブフレーム内のビット（“Ｆ１”，“Ｆ２”，
“Ｆ３”，“Ｆ４”）を検出して、同期パターン
（“１”，“０”，“０”，“１”）と一致するか否か
を判定し、同期パターンの一致を検出すると、ＤＳ３マ
ルチフレーム同期検出部３ａにその旨を出力するように
なっている。

【０００７】ＤＳ３マルチフレーム同期検出部３ａは、
ＤＳ３サブフレーム同期検出部２ａでＤＳ３サブフレー
ムの同期が検出されると、複数のＤＳ３サブフレーム内
から所定のビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）を
検出して、同期パターン（“０”，“１”，“０”）と
一致するか否かを判定するものである。データインヒビ
ット／ニブルスイッチ部６ａは、ＯＲ回路６ｂを介して
ＤＳ３サブフレーム同期検出部２ａとＤＳ３マルチフレ
ーム同期検出部３ａとから各同期を検出できない旨の情
報を受けている間〔同期はずれ(Out Of Frame)〕はデー
タ出力をインビット（禁止）する一方で、ＤＳ３サブフ
レーム同期検出部２ａとＤＳ３マルチフレーム同期検出
部３ａとから各同期を検出した情報を受けている間（同
期状態）は、受信したＤＳ３マルチフレームからオーバ
ーヘッド部分を除くペイロード部分を抽出して出力する
ものである。

【０００８】このように、従来のフレーム同期処理装置
１ａにおいて、受信したＤＳ３マルチフレーム内のＤＳ
３サブフレームの特定のビット（“Ｆ１”＝“１”，
“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝
“１”）を検出してＤＳ３サブフレームの同期検出後、
ＤＳ３マルチフレーム内の特定のビット（“Ｍ１”＝
“０”，“Ｍ２”＝“１”，“Ｍ３”＝“０”）を検出
することにより、ＤＳ３フレームの同期を確立すること
ができるようになっている。

【０００９】なお、図１０は、ＰＬＣＰ(Physical Laye
r Convergence Protocol) フレームにＡＴＭセルをマッ
ピングする方法を説明するための図であり、この図１０
に示すように、ＰＬＣＰフレーム内のペイロード部分に
ＡＴＭセルをマッピングし、このＰＬＣＰフレームをＤ
Ｓ３フレームのペイロード部分（８４ビット）に格納す
ることができる。

【００１０】このような、ＤＳ３フレームのペイロード
部分（８４ビット）にＰＬＣＰフレームがマッピングさ
れている場合には、例えば、図１３に示すように、フレ
ーム同期処理装置１ａは、更に、ＰＬＣＰフレーム同期
検出部４ａをそなえて構成され、このＰＬＣＰフレーム
同期検出部４ａには、検出部４−１ａと判定部４−２ａ
とＰＯＩ(Path Overhead Indicator) 検出部４−３ａと
ＰＯＩチェック部４−４ａとＰＯＬ(Path Overhead Lab
el) 判定部４−５ａとフレームパターンチェック部４−
６ａとフレームカウンタ（ＦＣＴＲ）４−１１ａとが設
けられる。

【００１１】なお、例えば、図１１に示すように、ＰＬ
ＣＰ信号のフレームフォーマットも、オーバーベッド部
分１６とペイロード部分１７とを有して構成されてい
る。なお、１８は、ビット数調整用のトレイラー（スタ
ッフビット）である。ここで、オーバーヘッド部分１６
には、Framing Octets（“Ａ１”，“Ａ２”）, ＰＯ
Ｉ, ＰＯＨ(Path Overhead) が格納されており、“Ａ
１”，“Ａ２”は、ＰＬＣＰフレームの同期パターンを
表すビットで、それぞれ、“Ａ１”＝“Ｆ６”(hex),
“Ａ２”＝“２８”(hex) という固定値が格納される。
また、ＰＯＩは、次にＰＯＨが位置することを表す情報
である。

【００１２】ところで、図１３に示す検出部４−１ａ
は、上記のＰＬＣＰフレームから“Ａ１”，“Ａ２”を
検出するもので、判定部４−２ａは、検出した“Ａ
１”，“Ａ２”が、それぞれ“Ｆ６”，“２８”である
かを判定するものである。ＰＯＩ検出部４−３ａは、Ｐ
ＬＣＰフレーム内から上記のＰＯＩを検出するもので、
ＰＯＩチェック部４−４ａは、パリティチェックを行な
うものであり、ＰＯＬ判定部４−５ａは、全フレーム内
で何番目の組（スロット）であるかを判定するものであ
り、フレームパターンチェック部４−６ａは、判定部４
−２ａ，ＰＯＩチェック部４−４ａ，ＰＯＬ判定部４−
５ａから受信した情報が所望の条件に合致するか判定す
るものである。フレームカウンタ４−１１ａは、同期確
立後、バイトスイッチ７ａから出力されるデータが格納
されるメモリ（図示省略）上のアドレスを出力するもの
である。

【００１３】このような、ＰＬＣＰフレーム同期検出部
４ａをそなえた従来のフレーム同期処理装置１ａでは、
ＰＬＣＰフレーム内の特定のビット（“Ａ１”＝“Ｆ
６”，“Ａ２”＝“２８”）により同期パターンを検出
して、ＰＬＣＰフレームの同期を確立するようになって
いる。

【００１４】

【発明が解決しようとする課題】上述の如く、従来のフ
レーム同期処理装置１ａでは、受信したデータからＤＳ
３フレームフォーマットのＦビット（“Ｆ１”，“Ｆ
２”，“Ｆ３”，“Ｆ４”）の検出を行ない、ＤＳ３サ
ブフレームの同期検出後に、ＤＳ３マルチフレームのＭ
ビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）の検出を行な
うようになっている。

【００１５】この受信データには、コネクション内での
故障が発生したときに、ＡＩＳ(Alarm Indication Sign
al) 等の警報信号（ＡＬＬ“０”）が、生じている場合
がある。ＤＳ３サブフレームの同期パターンであるＦビ
ット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）は図
９に示すように、分散して配置されており、また、４ビ
ットの同期パターンである為に、ＡＩＳの伝搬の影響に
より受信データにＦビットと同じデータ列が現れること
もあり得る。

【００１６】この場合、その信号が本来正常なＤＳ３サ
ブフレーム同期パターンに該当しないにもかかわらず、
正常な同期パターンとして誤検出されて、擬似同期状態
になる可能性がある。ここで、ＤＳ３マルチフレームの
同期は、ＤＳ３サブフレームの同期に依存している一
方、ＤＳ３サブフレームの同期はＤＳ３マルチフレーム
の同期に依存していないため、従来のフレーム同期処理
装置１ａでは、ＡＩＳの発生等によりＤＳ３サブフレー
ムの同期を誤検出して、ＤＳ３サブフレームの擬似同期
状態に陥った場合には、ＤＳ３マルチフレームの同期が
確立できずに、ＤＳ３マルチフレーム同期検出部３ａが
デッドロックしてしまうという課題がある。

【００１７】また、ＰＬＣＰフレームの同期検出につい
ても、ＰＬＣＰフレームの同期がＤＳ３サブフレームの
同期に依存している為に、ＤＳ３サブフレームの擬似同
期状態が発生すると、フレーム同期処理装置１ａは、Ｐ
ＬＣＰフレームの同期を確立できずにデッドロックして
しまう。本発明は、このような課題に鑑み創案されたも
ので、サブフレームの同期が擬似同期状態になりマルチ
フレームの同期が検出できない場合において、強制的に
各フレームについて再度同期検出を行うことで、擬似同
期状態発生時のデッドロックを回避して同期確立処理の
信頼性を向上できる、フレーム同期処理装置及びフレー
ム同期処理方法を提供することを目的とする。

【００１８】

【課題を解決するための手段】このため、請求項１記載
の本発明のフレーム同期処理装置は、サブフレームの同
期を検出する第１検出部と、該第１検出部で該サブフレ
ームの同期が検出されてから該マルチフレームの同期を
検出する第２検出部と、該第１検出部で該サブフレーム
の同期が検出されてから所定時間が経過しても該第２検
出部で該マルチフレームの同期が検出されないと、該第
１検出部と該第２検出部とをそれぞれ強制的に同期再検
出状態に制御する強制再同期制御部とをそなえて構成さ
れている。

【００１９】更に、該第１検出部で該サブフレームの同
期が検出されると該サブレフレーム内に格納される該サ
ブフレーム及び該マルチフレームとは異なる他のフレー
ムの同期を検出する第３検出部をそなえて、該強制再同
期制御部が、該第１検出部で該サブフレームの同期が検
出されてから所定時間が経過しても該第３検出部で該他
のフレームの同期が検出されないと、該第１〜該第３検
出部をそれぞれ強制的に同期再検出状態に制御するよう
に構成することもできる（請求項２）。

【００２０】ここで、該マルチフレームが、ＤＳ３フレ
ームにより構成されていてもよく（請求項３）、該マル
チフレームが、ＤＳ３フレームにより構成されるととも
に、該他のフレームが、少なくともＰＬＣＰフレームに
より構成されていてもよい（請求項４）。さらに、該第
３検出部が、該ＰＬＣＰフレームのスタッフビットの誤
りを検出して、検出した誤りを修正する誤り修正部をそ
なえていることが望ましい（請求項５）。

【００２１】また、同期検出後の該信号に基づいて所望
のアラーム処理を行なうアラーム処理部をそなえるとと
もに、該強制再同期制御部が、強制同期再検出状態制御
中は該アラーム処理部でのアラーム処理を禁止するよう
に構成することもできる（請求項６）。さらに、該アラ
ーム処理部が、該信号を保持する保持部と、該保持部に
保持されていた信号を基に警報状態を検出して警報情報
を出力する警報検出部とをそなえ、該強制再同期制御部
が、強制同期再検出状態制御中は、該信号の該保持部へ
の書き込みを禁止するとともに、該警報検出部から該警
報情報を出力しないように制御することが望ましい（請
求項７）。

【００２２】また、同期検出後の該信号に基づいて所望
のアラーム処理を行なうアラーム処理部と、送信信号を
該信号の受信側へ折り返すループバック制御部とをそな
えるとともに、該ループバック制御部が、該送信信号を
該受信側へ折り返す際、上記の各検出部をそれぞれ強制
的に同期再検出状態に制御するように構成することもで
きる（請求項８）。

【００２３】さらに、該アラーム処理部が、該信号を保
持する保持部と、該保持部に保持されていた信号を基に
警報状態を検出して警報情報を出力する警報検出部とを
そなえ、該ループバック制御部が、上記各検出部をそれ
ぞれ強制的に同期再検出状態に制御している間は、該信
号の該保持部への書き込みを禁止するとともに、該警報
検出部から該警報情報を出力しないように制御すること
が望ましい（請求項９）。

【００２４】さらに、該信号にＡＴＭセルが格納されて
いる場合に、該ループバック制御部が１つのＡＴＭセル
の該保持部への書き込み完了後に、該折り返しを行なう
ように構成することが望ましい（請求項１０）。一方、
請求項１１記載のフレーム同期処理方法は、該サブフレ
ームの同期を検出する第１検出ステップと、該第１検出
ステップで該サブフレームの同期が検出されると該マル
チフレームの同期を検出する第２検出ステップと、該第
１検出ステップで該サブフレームの同期が検出されてか
ら所定時間が経過しても該第２検出ステップで該マルチ
フレームの同期が検出されないと、該第１検出ステップ
から強制的に上記の各フレームの同期検出処理を再度行
なう強制再同期検出ステップとをそなえて構成されてい
る。

【００２５】さらに、該第１検出ステップで該サブフレ
ームの同期が検出されると該サブレフレーム内に格納さ
れる該サブフレーム及び該マルチフレームとは異なる他
のフレームの同期を検出する第３検出ステップをそな
え、該強制再同期検出ステップが、該第１検出ステップ
で該サブフレームの同期が検出されてから所定時間が経
過しても該第３検出ステップで該他のフレームの同期が
検出されないと、該第１検出ステップから強制的に上記
の各フレームの同期検出処理を再度行なわせるように構
成することもできる（請求項１２）。

【００２６】他方、請求項１３記載のフレーム同期処理
装置は、複数の単位フレームが入れ子状態で階層的に構
成される伝送フレームを受信して、階層別に該単位フレ
ームの同期を検出する複数のフレーム同期検出部と、該
複数のフレーム同期検出部の内の一部の該フレーム同期
検出部で同期を検出することができないときは、全ての
フレーム同期検出部を強制的に同期再検出状態に制御す
る強制再同期制御部とをそなえて構成されている。

【００２７】並びに、請求項１４記載のフレーム同期処
理方法は、複数の単位フレームが入れ子状態で階層的に
構成される伝送フレームを受信して、階層別に該単位フ
レームの同期を検出するフレーム同期検出ステップと、
該フレーム同期検出ステップで一部の該単位フレームに
ついての同期を検出できないときは、強制的に全ての単
位フレームについての同期検出処理を再度行なう強制再
同期検出ステップとをそなえて構成されている。

【００２８】

【発明の実施の形態】以下、図面を用いて本発明の実施
形態を説明する。 （１）第１実施形態の説明 図１は、本発明の第１実施形態に係るフレーム同期処理
装置１の構成を示すブロック図であり、フレーム同期処
理装置１は、複数のＤＳ３サブフレームからなるＤＳ３
マルチフレームの信号を受信して、ＤＳ３サブフレーム
の同期を検出して、ＤＳ３マルチフレームの同期を検出
するものであるとともに、ＰＬＣＰの同期を検出するも
のでもあり、また、所定の条件の下、強制的に再度同期
の検出を行なうものでもある。

【００２９】このため、フレーム同期処理装置１は、図
１に示すように、ＤＳ３サブフレーム同期検出部２，Ｄ
Ｓ３マルチフレーム同期検出部３，ＰＬＣＰフレーム同
期検出部４，強制再Hunting 制御部５，データインヒビ
ット／ニブルスイッチ部(Data Inhibit+Nibble SW)６及
びバイトスイッチ(Byte SW) ７をそなえて構成されてい
る。

【００３０】ここで、ＤＳ３サブフレーム同期検出部
（第１検出部）２は、ＤＳ３サブフレームの同期を検出
するものであり、図９に示すサブフレームのビット
（“Ｆ１”＝“１”，“Ｆ２”＝“０”，“Ｆ３”＝
“０”，“Ｆ４”＝“１”）を検出するようになってい
る。図２は、このＤＳ３サブフレーム同期検出部２の構
成を示すブロック図であり、この図２に示すように、Ｄ
Ｓ３サブフレーム同期検出部２は、パターン検出部２−
１，パターンチェック部２−２，比較処理部２−３，カ
ウンタ２−４，メモリ２−５，状態監視・制御部２−６
をそなえて構成されている。

【００３１】ここで、パターン検出部２−１は、入力デ
ータからＤＳ３サブフレームのフレームパターンを抽出
するものであり、パターンチェック部２−２は、パター
ン検出部２−１で検出されたフレームパターンの“Ｆ
１”，“Ｆ２”，“Ｆ３”，“Ｆ４”に該当するビット
が、ＤＳ３サブフレーム同期パターン（“Ｆ１”＝
“１”，“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ
４”＝“１”）と一致するかチェックするものである。
なお、同期パターンと一致するとパターンチェック部２
−２で判定された場合、メモリ２−５は、例えば、パタ
ーン検出部２−１で検出されたフレームパターン内のビ
ット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）の位
置を保持するようになっている。

【００３２】比較処理部２−３は、同期を検出する過程
において、ＤＳ３サブフレームの同期パターンと一致し
たＤＳ３サブフレームのフレームパターンを検出したと
きに、そのフレームパターン内のビット（“Ｆ１”，
“Ｆ２”，“Ｆ３”，“Ｆ４”）の位置をメモリ２−５
に書き込む制御を行なう他、一度ＤＳ３サブフレームの
同期パターンの一致が検出された後には、同じビット位
置でＤＳ３サブフレームのフレームパターンの同期を検
出できるか比較するものである。

【００３３】このため、比較処理部２−３は、図２に示
すように、書き込み制御部２−３ａと比較部２−３ｂと
をそなえて構成されている。ここで、書き込み制御部２
−３ａは、パターンチェック部２−２で同期パターンの
一致が検出されると、パターン検出部２−１で検出した
フレームパターン内のビット（“Ｆ１”，“Ｆ２”，
“Ｆ３”，“Ｆ４”）の位置をメモリ２−５に書き込む
制御を行なうものである。なお、書き込み制御部２−３
ａは、メモリ２−５に保持されるビット位置が、クリア
されたとき等は、再度、ビット位置を書き込むようにな
っている。

【００３４】一方、比較部２−３ｂは、メモリ２−５に
保持されているビット位置で再度ＤＳ３サブフレームの
同期をとれるか比較するものであり、また、比較した結
果、同期パターンと一致するときは、一致した信号をカ
ウンタ２−４に出力するようにもなっている。なお、例
として、カウンタ２−４の最大カウント数が“４”の場
合を前提に説明すると、カウント数が“４”になった
時、ＤＳ３サブフレームの同期が確立した状態になる。

【００３５】また、状態監視・制御部２−６は、強制再
Hunting 制御部５やＰＬＣＰフレーム同期検出部４から
の制御により、強制的に再度同期を検出するときに、メ
モリ２−５に保持されているビット位置をクリアするも
のである。次に、ＤＳ３マルチフレーム同期検出部（第
２検出部）３は、ＤＳ３サブフレーム同期検出部２で同
期が検出されてからＤＳ３マルチフレームの同期を検出
するものであり、図９に示すＤＳ３サブフレーム内のビ
ット（“Ｍ１”，“Ｍ２”，“Ｍ３”）を検出するよう
になっている。

【００３６】なお、ＤＳ３マルチフレーム同期検出部３
も、図２に示す上記ＤＳ３サブフレーム同期検出部２と
同様に構成することができ、パターン検出部３−１，パ
ターンチェック部３−２，比較処理部３−３，カウンタ
３−４，メモリ３−５，状態監視・制御部３−６をそな
えて構成されている。ここで、ＤＳ３マルチフレーム同
期検出部３のパターン検出部３−１は、受信データから
フレームパターンを抽出するものであり、パターンチェ
ック部３−２は、パターン検出部３−１で検出されたフ
レームパターン内の“Ｍ１”，“Ｍ２”，“Ｍ３”に該
当するビットが同期パターン（“Ｍ１”＝“０”，“Ｍ
２”＝“１”，“Ｍ３”＝“０”）と一致するかチェッ
クするものである。なお、このパターン検出部３−１で
同期パターンと一致すると判定された場合、メモリ３−
５は、例えば、パターン検出部３−１で検出したフレー
ムパターンのビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）
の位置を保持するようになっている。

【００３７】比較部３−３ｂは、ＤＳ３マルチフレーム
の同期が一度検出されると、メモリ３−５で保持されて
いるビット位置で、再度、ＤＳ３マルチフレームの同期
パターンが一致するか比較するものである。この比較の
結果、ＤＳ３サブフレームの同期パターンが一致した回
数が、カウンタ３−４にてカウントされるようになって
いる。

【００３８】なお、例として、カウンタ３−４の最大カ
ウント数を、“２”とすると、カウント数が“２”にな
った時、ＤＳ３マルチフレームの同期状態となる。ま
た、パターンチェック部３−２や比較部３−３ｂは、パ
ターンチェックで同期パターンと一致しないときには、
その旨の信号を強制再Hunting 制御部５へ出力するよう
になっている。

【００３９】一方、状態監視・制御部３−６は、強制再
Hunting 制御部５やＰＬＣＰフレーム同期検出部４から
の制御により、強制的に再度同期を検出するとき、メモ
リ２−５に保持されているビット位置をクリアするもの
である。次に、ＰＬＣＰフレーム同期検出部（第３検出
部）４は、ＤＳ３サブフレーム同期検出部２でＤＳ３サ
ブフレームの同期が検出されるとＤＳ３サブフレーム内
に格納されるＤＳ３サブフレーム及びＤＳ３マルチフレ
ームとは異なるＰＬＣＰフレームの同期を検出するもの
である他、ＰＬＣＰフレームの“Ｃ１”バイトに対して
誤りを訂正する機能とＰＬＣＰフレームのトレイラー(C
ycle Stuff Byte)１８（図１１参照）を監視する機能を
そなえるものである。

【００４０】このため、例えば、図３に示すように、Ｐ
ＬＣＰフレーム同期検出部４は、検出部４−１，判定部
４−２，ＰＯＩ検出部４−３，ＰＯＩチェック部４−
４，ＰＯＬ判定部４−５，フレームパターンチェック部
４−６，Ｃ１検出部４−７，誤り訂正部４−８，トレイ
ラー検出部４−９，トレイラー判定部４−１０及びフレ
ームカウンタ(F CTR) ４−１１をそなえて構成されてい
る。

【００４１】ここで、検出部４−１は、受信したＰＬＣ
Ｐフレームから“Ａ１”及び“Ａ２”（図１１参照）に
該当するビットを検出するものであり、判定部４−２
は、検出部４−１で検出された“Ａ１”，“Ａ２”が同
期パターン〔“Ａ１”＝“１１１１０１１０”(F6[he
x]) 及び“Ａ２”＝“００１０１０００”(28[hex]) 〕
に一致するか否かを判定するものである。

【００４２】なお、検出部４−１と判定部４−２とを併
せて、図２に示すようなＤＳ３サブフレーム同期検出部
２又はＤＳ３マルチフレーム同期検出部３と同じように
構成することができ、図２に示すように検出部４−１と
判定部４−２とを併せて構成した場合、パターンチェッ
ク部４０−２は、パターン検出部４０−１で検出したフ
レームパターン内の“Ａ１”，“Ａ２”に該当するバイ
トが同期パターン〔“Ａ１”＝“Ｆ６”[hex] ，“Ａ
２”＝“２８”[hex] 〕と一致するか判定するようにな
っており、同期パターンと一致したとき、書き込み制御
部４０−３ａは、そのビット位置をメモリ４０−５に書
き込む制御を行ない、その後、比較部４０−３ｂは、メ
モリ４０−５に保持されているビット位置で同期パター
ンが検出されるか比較し、同期パターンと一致するとき
にはその旨の信号をカウンタ４０−４に出力し、カウン
タ４０−４は、同期パターンと一致した回数をカウント
アップするようになっている。

【００４３】また、状態監視・制御部４０−６は、強制
再Hunting 制御部５やフレームカウンタ４−１１からの
制御により、強制的に再度同期を検出するとき、メモリ
４０−５に保持されているビット位置をクリアするよう
になっている。なお、パターンチェック部４０−２や比
較部４０−３ｂは、パターンチェックで同期パターンと
一致しないときには、その旨の信号を強制再Hunting 制
御部５へ出力するようになっている。

【００４４】さらに、ＰＯＩ検出部４−３は、受信デー
タ中からＰＯＩに該当するデータを検出するものであ
り、ＰＯＩチェック部４−４は、パリティチェックを行
なうものであり、ＰＯＬ判定部４−５は、ＰＯＩバイト
中の６ビットで示されるＰＯＬの判定を行なうものであ
る。フレームパターンチェック部４−６は、判定部４−
２，ＰＯＩチェック部４−４，ＰＯＬ判定部４−５から
の３つの信号が、所望のものであるかチェックするもの
であり、３つの信号が所望のデータに該当するときに
は、その旨の信号、例えば、ＰＬＣＰフレームの先頭を
示す信号をフレームカウンタ４−１１とバイトスイッチ
７に出力するようになっている。

【００４５】フレームカウンタ４−１１は、フレームパ
ターンチェック部４−６，誤り訂正部４−８，トレイラ
ー判定部４−１０からの信号を基に同期状態を総合的に
判断するもので、同期の確立、同期が確立している際の
ビットずれの検出、ビットずれの際に再度の同期検出処
理の制御を行なうようになっている。なお、フレームカ
ウンタ４−１１は、同期の確立を判断する際に、例え
ば、少なくとも判定部４−２で、検出した“Ａ１”が
“Ｆ６”及び“Ａ２”が“２８”に一致した判定結果を
２回検出したときに、同期確立と判断するようになって
おいる。また、フレームカウンタ４−１１は、同期が確
立したときには、その旨の信号をバイトスイッチ７へ出
力する他、図示しないメモリ（バイトスイッチ７から出
力したデータを保持するもの）に１ＰＬＣＰフレームを
保持するメモリのアドレスを出力する他、例えば、ＰＬ
ＣＰフレームの先頭位置を示す信号をＣ１検出部４−７
やトレイラー検出部４−９へ出力するようになってい
る。

【００４６】また、同期確立後において、誤り訂正部４
−８から誤りを訂正できない旨の信号や、トレイラー判
定部４−１０から１ニブルのビット構成が所定のビット
構成に該当しない旨の信号を受信したときなどは、ビッ
トずれが生じていると判断し、再度同期を検出するよう
に、各部を制御するようになっている。例えば、フレー
ムカウンタ４−１１は、誤り訂正部４−８から出力され
る誤りを訂正できない旨の信号をカウントし、カウント
値“ＣＴＲ３”が最大カウント値“１６”に到達したと
きに、再度同期を検出するように、各部を制御するよう
になっている。

【００４７】Ｃ１検出部４−７は、同期確立後、受信し
たＰＬＣＰから“Ｃ１”バイトを検出するものであり、
検出した“Ｃ１”バイトを誤り訂正部４−８へ出力する
ようになっている。誤り訂正部（誤り修正部）４−８
は、ＰＬＣＰフレームのスタッフビットの誤りを検出し
て、検出した誤りを修正するもので、Ｃ１検出部４−７
で検出された“Ｃ１”バイト内のコードの誤りを検出
し、更にその誤りが訂正可能か否かを判定して、訂正可
能なときにはその誤りを訂正するようになっている（誤
り訂正機能）。

【００４８】なお、誤り訂正部４−８は、誤りが検出さ
れないときや、誤りを訂正できないとき等に、それぞれ
その旨の信号をフレームカウンタ４−１１へ出力するよ
うになっている他、トレイラー検出部４−９には、検出
した或いは訂正した“Ｃ１”バイトの信号を出力するよ
うになっている。トレイラー検出部４−９は、ＰＬＣＰ
フレームの同期確立後、誤り訂正部４−１０から受信し
た“Ｃ１”バイトを参考にして、トレイラー１８を検出
するものである。

【００４９】トレイラー判定部４−１０は、トレイラー
検出部４−９にて検出されたトレイラー１８内に含まれ
るビットの構成が、１nibble(4ビット) 単位毎に“１１
００”となっているか判定するものであり、例えば、
“１１００”に該当しないときには、その旨の信号をフ
レームカウンタ４−１１に出力するようになっている。
このように、トレイラー検出部４−９とトレイラー判定
部４−１０とは、Cycle Stuff Byteを監視する機能をそ
なえる。

【００５０】次に、図１に示す強制再Hunting 制御部
（強制再同期制御部）５は、ＤＳ３サブフレーム同期検
出部２，ＤＳ３マルチフレーム同期検出部３及びＰＬＣ
Ｐフレーム同期検出部４を強制的に再Hunting 制御する
ものである。ここで、強制再Hunting 制御部５は、ＤＳ
３サブフレーム同期検出部２でＤＳ３サブフレームの同
期が検出されてから所定時間経過してもＤＳ３マルチフ
レームの同期が検出されないと、ＤＳ３サブフレーム同
期検出部２とＤＳ３マルチフレーム同期検出部３とをそ
れぞれ強制的に同期再検出状態に制御するようになって
いる。

【００５１】このため、強制再Hunting 制御部５は、図
１に示すように、保護カウンタ（保護ＣＴＲ）５−１，
５−２をそなえて構成されている。ここで、保護ＣＴＲ
５−１は、ＤＳ３サブフレーム同期確立後からＤＳ３マ
ルチフレーム同期検出部３の同期状態情報が同期はずれ
（Out Of Frame) 状態である間、カウント値“ＣＴＲ
１”のカウントアップを行ない、所定時間（例えば、Ｔ
１ｍｓ）経過してもＤＳ３マルチフレーム同期状態がOu
t Of Frameの場合に、ＤＳ３サブフレーム同期検出部２
から強制再Hunting 制御するもので、ＤＳ３マルチフレ
ーム同期検出部３から出力された同期パターンと一致し
ない旨の信号受信を契機にカウントし、カウント値“Ｃ
ＴＲ１”が最大数（例えば、“１６”）に至ったとき
に、ＤＳ３サブフレーム同期検出部２及びＤＳ３マルチ
フレーム同期検出部３で再度同期を検出する（再Huntin
g)ように強制的に各同期検出部２，３を制御するように
なっている。

【００５２】このとき保護ＣＴＲ５−１は、データイン
ヒビット／ニブルスイッチ部６へデータを出力しないよ
うに信号を出力するようにもなっている。また、保護Ｃ
ＴＲ５−１のカウント値“ＣＴＲ１”は、ＤＳ３マルチ
フレーム同期検出部３で同期が検出されるとクリアされ
るようになっている。一方、保護ＣＴＲ５−２は、ＤＳ
３サブフレームの同期が確立後からＰＬＣＰフレーム同
期検出部４の同期状態情報がOut Of Frame状態の間、カ
ウント値“ＣＴＲ２”のカウントアップを行ない所定時
間〔例えば、Ｔ２（Ｔ２＞Ｔ１）ｍｓ〕経過してもＰＬ
ＣＰフレーム同期状態がOut Of Frameの場合に、ＤＳ３
サブフレーム同期検出部２から強制再Hunting 制御する
もので、ＰＬＣＰフレーム同期検出部４から出力された
同期パターンと一致しない旨の信号受信を契機にカウン
トし、カウント値“ＣＴＲ２”が最大数（例えば“１
６”）に至ったときに、ＤＳ３サブフレーム同期検出部
２，ＤＳ３マルチフレーム同期検出部３及びＰＬＣＰフ
レーム同期検出部４で再度同期を検出する（再Hunting)
ように強制的に各同期検出部２〜４を制御するようにな
っている。

【００５３】なお、この場合も保護ＣＴＲ５−２は、デ
ータインヒビット／ニブルスイッチ部６へデータを出力
しないように信号を出力するようにもなっている。ま
た、保護ＣＴＲ５−２のカウント値“ＣＴＲ２”は、Ｐ
ＬＣＰフレーム同期検出部４で同期が検出されるとクリ
アされるようになっている。さらに、ＤＳ３マルチフレ
ーム同期状態がOut Of Frameから解除された時には、保
護ＣＴＲ５−２は初期状態に設定されて、再度ＰＬＣＰ
フレーム同期検出部４の同期状態情報を監視するように
なっている。

【００５４】次に図１に示すデータインヒビット／ニブ
ルスイッチ部６は、ＤＳ３サブフレーム同期検出部２か
らＤＳ３サブフレームの同期を検出した旨の情報を受信
すると、主信号を出力するものであり、バイトスイッチ
７は、ＤＳ３サブフレーム同期検出部２，ＤＳ３マルチ
フレーム同期検出部３及びＰＬＣＰフレーム同期検出部
４の同期状態が全て同期状態時（Out Of Frame解除時)
のときに、主信号を通過させるものである。

【００５５】以下、図４と図５とを用いて、上述の如く
構成された本実施形態に係るフレーム同期処理装置１の
動作を説明する。ＤＳ３サブフレーム同検出部２のパタ
ーン検出部２−１が受信データからＤＳ３サブフレーム
のフレームパターンを検出し（ステップＳ１：第１検出
ステップ）、パターンチェック部２−２は、パターン検
出部２−１で検出されたフレームパターン内の“Ｆ
１”，“Ｆ２”，“Ｆ３”，“Ｆ４”に該当するビット
が同期パターン（“Ｆ１”＝“１”，“Ｆ２”＝
“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）と一致
するか判断する（ステップＳ２）。

【００５６】ここで、パターン検出部２−１で検出され
たフレームパターンがＤＳ３サブフレームの同期パター
ンと一致しないときには、同期パターンと一致するまで
（ステップＳ２でＹＥＳと判定されるまで）、パターン
検出部２−１は、受信データからＤＳ３サブフレームの
フレームパターンを検出する（ステップＳ２のＮＯルー
トからステップＳ１）。

【００５７】パターンチェック部２−２は、検出したフ
レームパターンが同期パターンと一致するときには、比
較処理部２−３とＤＳ３マルチフレーム同期検出部３と
ＰＬＣＰフレーム同期検出部４とに受信したデータから
ＤＳ３サブフレームの同期パターンの一致が検出された
旨の信号を出力し、比較処理部２−３では、比較処理を
開始し（ステップＳ２のＹＥＳルートからステップＳ
３）、また、ＤＳ３マルチフレーム同期検出部３及びＰ
ＬＣＰフレーム同期検出部４では同期検出処理を開始す
る（ステップＳ２のＹＥＳルートからステップＳ７及び
ステップＳ１６）。

【００５８】比較処理に際し、書き込み制御部２−３ａ
は、パターン検出部２−１で検出したフレームパターン
内の“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”に該当す
るビットが同期パターン（“Ｆ１”＝“１”，“Ｆ２”
＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）と一
致するとき、メモリ２−５にパターン検出部２−１で検
出したビット位置を書き込む。

【００５９】そして、比較部２−３ｂは、メモリ２−５
に保持されているビット位置と受信したデータを基にパ
ターン比較を開始し（ステップＳ３）、メモリ２−５に
保持されているビット位置を基に受信したデータから検
出したフレームパターンが再び同期パターンと一致する
か比較して判断する（ステップＳ４）。ここで、比較部
２−３ｂは、比較した結果、同期パターンと一致しない
時には、再びＤＳ３サブフレームのフレームパターンの
検出を行なう（ステップＳ４のＮＯルートからステップ
Ｓ１）一方、メモリ２−５に保持されているビット位置
を用いて検出したフレームパターンが同期パターンと一
致するときは、カウンタ２−４がカウント数をカウント
アップするとともに、最大カウント数“４”と一致する
かを判断する（ステップＳ４のＹＥＳルートからステッ
プＳ５）。

【００６０】最大カウント数“４”に至るまで（ステッ
プＳ５でＹＥＳと判定されるまで）、ＤＳ３サブフレー
ム同期検出部２は、比較処理を行なう（ステップＳ５の
ＮＯルートからステップＳ３）一方、最大カウント数
“４”に相当するときは、ＤＳ３サブフレームの同期確
立と判断する（ステップＳ５のＹＥＳルートからステッ
プＳ６）。

【００６１】一方、ＤＳ３マルチフレーム同期検出部３
は、ＤＳ３サブフレーム同期検出部２から受信した信号
中からＤＳ３サブフレームの同期パターンの一致を検出
した旨の信号を受信すると、ＤＳ３マルチフレームの同
期検出を開始する（ステップＳ２のＹＥＳルートからス
テップＳ７）。ここで、ＤＳ３マルチフレーム同期検出
部３では、パターン検出部３−１（図２参照）が、ＤＳ
３マルチフレームのフレームパターンを検出し（第２検
出ステップ）、パターンチェック部３−２は、パターン
検出部３−１で検出されたフレームパターン内の“Ｍ
１”，“Ｍ２”，“Ｍ３”に該当するビットが同期パタ
ーン（“Ｍ１”＝“０”，“Ｍ２”＝“１”，“Ｍ３”
＝“０”）と一致するか判断する（ステップＳ８）。こ
こで、パターン検出部３−１で検出されたフレームパタ
ーンが同期パターンと一致しないときには、同期パター
ンと一致するまで（ステップＳ８でＹＥＳと判定される
まで）、パターン検出部３−１は、再度ＤＳ３マルチフ
レームのフレームパターンを検出する（ステップＳ８の
ＮＯルートからステップＳ７）。

【００６２】パターンチェック部３−２は、パターン検
出部３−１で検出されたフレームパターンがＤＳ３マル
チフレームの同期パターンと一致すると判断したときに
は、比較処理部３−３に受信したデータからＤＳ３マル
チフレームの同期パターンの一致が検出された旨の信号
を出力し、比較処理部３−３では、比較処理を開始する
（ステップＳ８のＹＥＳルートからステップＳ９）。

【００６３】パターン比較処理部３−３では、パターン
検出部３−１で検出したフレームパターンが同期パター
ンと一致するとき、書き込み制御部３−３ａは、メモリ
３−５にパターン検出部３−１で検出したビット位置を
書き込む。そして、比較部３−３ｂは、メモリ３−５に
保持されているビット位置と受信したデータとを基にパ
ターン比較を開始し（ステップＳ９）、メモリ３−５に
保持されているビット位置を基に検出されたフレームパ
ターンが再び同期パターンと一致するか比較するか判断
する（ステップＳ１０）。

【００６４】ここで、比較部３−３ｂは、比較した結
果、同期パターンと一致しない時には、強制再Hunting
制御部５に同期パターンに一致しない旨の信号を出力す
る。強制再Hunting 制御部５（図１参照）の保護ＣＴＲ
５−１は、ＤＳ３マルチフレームの同期パターンと一致
しない旨の信号受信を契機に、カウント値“ＣＴＲ１”
のカウントアップを行ない（ステップＳ１０のＮＯルー
トからステップＳ１４）、そのカウント値“ＣＴＲ１”
が最大カウント値“１６”に到達しているかを判断し、
カウント値“ＣＴＲ１”が“１６”であるとき（所定時
間経過後）（ステップＳ１５でＹＥＳと判定されたと
き）は、ＤＳ３サブフレーム同期検出部２から強制的に
再度同期パターンを検出するように強制再Hunting 制御
を行なう（ステップＳ３３からステップＳ１及びステッ
プＳ７：強制再同期検出ステップ）。保護ＣＴＲ５−１
は、カウント値“ＣＴＲ１”が“１６”に到達していな
いとき、パターン比較を行なう（ステップＳ１５のＮＯ
ルートからステップＳ９）。

【００６５】一方、ＤＳ３マルチフレーム同期検出部３
は、メモリ３−５に保持されているビット位置を用いて
検出したフレームパターンが同期パターンと一致すると
きは、カウンタ３−４のカウント数をカウントアップす
る一方、保護ＣＴＲ５−１のカウント“ＣＴＲ１”をク
リアし（ステップＳ１０のＹＥＳルートからステップＳ
１１）、カウンタ３−４のカウント値が最大カウント数
“２”と一致するかを判断する（ステップＳ１２）。

【００６６】ここで、ＤＳ３マルチフレーム同期検出部
３は、カウンタ３−４のカウント値が最大カウント数
“２”に至るまで（ステップＳ１２でＹＥＳと判定され
るまで）、比較処理を行なう（ステップＳ１２のＮＯル
ートからステップＳ９）一方、最大カウント値“２”に
なると、ＤＳ３マルチフレームの同期確立状態と判断す
る（ステップＳ１２のＹＥＳルートからステップＳ１
３）。

【００６７】ところで、このときＰＬＣＰフレーム同期
検出部４では、ＤＳ３サブフレーム同期検出部２から受
信したデータ中からＤＳ３サブフレームの同期パターン
の一致を検出した旨の信号を受信すると、ＰＬＣＰフレ
ームの同期の検出を開始する（ステップＳ２のＹＥＳル
ートからステップＳ１６）。ここで、ＰＬＣＰフレーム
同期検出部４では、パターン検出部４０−１（図２参
照）が、ＰＬＣＰフレームのフレームパターンを検出し
（ステップＳ１６：第３検出ステップ）、パターンチェ
ック部４０−２は、パターン検出部４０−１で検出され
たフレームパターン内の“Ａ１”及び“Ａ２”に該当す
るバイトが同期パターン〔“Ａ１”＝“Ｆ６”(hex),
“Ａ２”＝“２８”(hex)]と一致するかを判断する（ス
テップＳ１７）。

【００６８】パターン検出部４０−１で検出されたフレ
ームパターンが同期パターンと一致しないときには、同
期パターンと一致するまで（ステップＳ１７でＹＥＳと
判定されるまで）、パターン検出部４０−１は、ＰＬＣ
Ｐフレームのフレームパターンを検出する（ステップＳ
１７のＮＯルートからステップＳ１６）。パターンチェ
ック部４０−２は、検出したフレームパターンがＰＬＣ
Ｐフレームの同期パターンと一致すると判断したときに
は、比較処理部４０−３に受信したデータからＤＳ３マ
ルチフレームの同期パターンの一致が検出された旨の信
号を出力し、比較処理部４０−３では、比較処理を開始
する（ステップＳ１７のＹＥＳルートから図５のステッ
プＳ１８）。

【００６９】なお、パターン比較処理に際し、書き込み
制御部４０−３ａは、パターン検出部４０−１で検出し
たビットが同期パターンと一致するとき、メモリ４０−
５にパターン検出部４０−１で検出したビット位置を書
き込む。そして、比較部４０−３ｂは、メモリ４０−５
に保持されているビット位置と受信したデータを基にパ
ターン比較を行ない（ステップＳ１８）、メモリ４０−
５に保持されているビット位置を基に検出したビットが
再び同期パターンと一致するか比較する（ステップＳ１
９）。

【００７０】ここで、比較部４０−３ｂが比較した結
果、同期パターンと一致しない時には、パターン検出部
４０−１は、強制再Hunting 制御部５に同期パターンに
一致しない旨の信号が出力される。一方、強制再Huntin
g 制御部５（図１参照）では、保護ＣＴＲ５−２が、Ｐ
ＬＣＰフレームの同期パターン〔“Ａ１”＝“Ｆ６”(h
ex),“Ａ２”＝“２８”(hex) 〕と一致しない旨の信号
受信を契機に、カウント値“ＣＴＲ２”のカウントアッ
プを行ない（ステップＳ１９のＮＯルートからステップ
Ｓ２５）、そのカウント値“ＣＴＲ２”が最大カウント
値“１６”に到達しているかを判断し（ステップＳ２
６）、カウント値“ＣＴＲ２”が“１６”に到達してい
るとき（ステップＳ２６でＹＥＳと判定されたとき）、
ＤＳ３サブフレーム同期検出部２から強制的に再度同期
パターンを検出するように強制再Hunting 制御を行なう
（図５のステップＳ３４から図４のステップＳ１及びス
テップＳ７：強制再同期検出ステップ）。

【００７１】保護ＣＴＲ５−２は、カウント値“ＣＴＲ
２”が最大カウント値“１６”に到達していないとき、
パターン比較を行なう（ステップＳ２６のＮＯルートか
らステップＳ１９）。一方、ＰＬＣＰフレーム同期検出
部４は、メモリ４０−５に保持されているビット位置を
用いて検出したフレームパターンが同期パターンと一致
するときは、カウンタ４０−４のカウント数のカウント
アップを行なう一方、保護ＣＴＲ５−２のカウント値
“ＣＴＲ２”をクリアし（ステップＳ１９のＹＥＳルー
トからステップＳ２０）、カウンタ４０−４のカウント
値が最大カウント数“２”と一致するかを判断する（ス
テップＳ２１）。

【００７２】ここで、ＰＬＣＰフレーム同期検出部４
（図３参照）では、フレームカウンタ４−１１が、同期
検出の処理の他、ＰＯＩチェック部４−３やＰＯＬ判定
部４−５でのインクリメントチェックの結果をフレーム
パターンチェック部４−６を介して受信して、ＰＬＣＰ
フレームの同期が確立したか判断し、この判断に際し
て、同期パターンの２回一致を条件としている。

【００７３】そして、ＰＬＣＰフレーム同期検出部４
は、カウンタ４０−４のカウント値が最大カウント数
“２”に至るまで（ステップＳ２１でＹＥＳと判定され
るまで）、比較処理を行なう（ステップＳ２１のＮＯル
ートからステップＳ１８）一方、最大カウント数“２”
になったときは、ＰＬＣＰフレームの同期確立状態と判
断する（ステップＳ２１のＹＥＳルートからステップＳ
３２）。

【００７４】このようにしてＰＬＣＰフレームの同期が
確立すると、Ｃ１検出部４−７が受信データの中から
“Ｃ１”バイトの検出を行ない（ステップＳ２１のＹＥ
ＳルートからステップＳ２２）、誤り訂正部４−８が、
検出された“Ｃ１”バイトが所定のコードであるか否か
を判断する（ステップＳ２３）。具体的には、誤り訂正
部４−８は、周期毎に変わるＰＬＣＰフレームのトレイ
ラー１８の長さを監視する。所定のコードであるとき
は、トレイラー検出部４−９が誤り訂正部４−８から受
信した“Ｃ１”バイトの所定コードを基にトレイラー１
８を検出し、トレイラー判定部４−１０は、検出したト
レイラー１８内のデータが１ニブル単位に“１１００”
ビット構成になっているかチェックを行ない（ステップ
Ｓ２３のＮＯルートからステップＳ２４）、１ニブル単
位に“１１００”ビット構成されていないときは、ＣＰ
Ｕにアラームを通知する（ステップＳ３１）。

【００７５】また、誤り訂正部４−８は、Ｃ１検出部４
−７で検出された“Ｃ１”バイト内のデータが所定のコ
ードとして構成されていないときは、その誤りが訂正可
能であるかどうか判断する（ステップＳ２３のＹＥＳル
ートからステップＳ２７）。ここで、誤りが訂正できる
とき、誤り訂正部４−８は、“Ｃ１”バイト内の誤りを
訂正し（ステップＳ２７のＹＥＳルートからステップＳ
２８）、以後、上記同様トレイラー検出部４−９が訂正
後の“Ｃ１”バイトを基に、トレイラー１８を検出し
て、トレイラー判定部４−１０は、トレイラー１８の判
定を行なう（ステップＳ２４）。

【００７６】他方、検出した“Ｃ１”バイト内のコード
の誤りを訂正できないとき、ＰＬＣＰフレーム同期検出
部４において、誤り訂正部４−８は、フレームカウンタ
４−１１に、その旨の信号を出力する。このフレームカ
ウンタ４−１１は、誤り訂正不可の旨の信号受信を契機
に、カウント値“ＣＴＲ３”のカウントアップを行ない
（ステップＳ２７のＮＯルートからステップＳ２９）、
カウント値“ＣＴＲ３”が“１６”であるか判断し（ス
テップＳ３０）、“１６”であるとき（ステップＳ３０
でＹＥＳと判定されたとき）は、ＤＳ３サブフレーム同
期検出部２から強制的に再同期検出状態にする強制再Hu
nting 制御を行なう（ステップＳ３４から図４のステッ
プＳ１及びステップＳ７）。

【００７７】なお、ＰＬＣＰフレーム同期検出部４は、
ＤＳ３サブフレーム同期検出部２から再度、ＤＳ３サブ
フレームの同期を検出した旨の信号を受けると（ステッ
プＳ２のＹＥＳルートからステップＳ１６）、再度、Ｐ
ＬＣＰフレームの同期検出を行なう。一方、フレームカ
ンタ４−１１は、カウント値“ＣＴＲ３”が“１６”に
該当しない場合は、Ｃ１検出部４−７に“Ｃ１”バイト
を検出させる（ステップＳ３０のＮＯルートからステッ
プＳ２２）。

【００７８】このように本発明の第１実施形態に係るフ
レーム同期処理装置１によれば、例えば、ＡＩＳ等のＡ
ＴＭセルが発生して、ＤＳ３サブフレームの同期が擬似
同期状態となり、ＤＳ３マルチフレームやＰＬＣＰフレ
ームの同期を確立できないときに、強制再Hunting 制御
部５が、ＤＳ３サブフレーム同期検出部２から同期検出
処理を強制的に再度行なわせることで、擬似同期に伴う
ＤＳ３マルチフレームやＰＬＣＰフレームの同期不検出
のデッドロックを回避して、同期確立処理の信頼性を向
上できる。

【００７９】また、フレーム同期処理装置１によれば、
フレーム同期パターンのビット数が少ないＤＳ３フレー
ム，ＰＬＣＰフレームについてもビット誤りや擬似同期
に対応できる。さらに、ＰＬＣＰフレーム同期検出部４
が、周期毎に変わるＰＬＣＰフレームのトレイラー１８
の長さを考慮してフレームパターンを考慮して同期を確
立するとともに、同期確立後においても、トレイラー１
８を監視してフレームパターンのチェック等を行なうの
で、ビット誤りやビットずれに伴う擬似同期に容易に対
応できて、同期確立処理の信頼性を向上できる。 （２）第２実施形態の説明 以下、第１実施形態にて記述の符号と同じ符号を付した
ものは、同一若しくはほぼ同一のものとする。

【００８０】図６は、本発明の第２実施形態に係るフレ
ーム同期処理装置１−１の構成を示すブロック図であ
り、このフレーム同期処理装置１−１は、第１実施形態
のフレーム同期処理装置１に比して、ＤＳ３処理側への
信号をＡＴＭ処理側へ折り返す点を異にする。なお、こ
のフレーム同期処理装置１−１は、ＤＳ３処理側から受
信したＤＳ３信号からＡＴＭセルの抽出を行ないＡＴＭ
処理側に送信する受信側と、ＡＴＭ処理側から受信した
ＡＴＭセルをＰＬＣＰフレーム，ＤＳ３フレームにマッ
ピングしたＤＳ３信号をＤＳ３処理側に送信する送信側
とで構成されている。

【００８１】このため、フレーム同期処理装置１−１
は、受信側にＰＬＣＰフレーム同期検出部(PLCP Sync)
４，ＤＳ３同期検出部(DS3 Sync)１２，アラーム検出部
１３，メモリ（ＭＥＭ）１５及びセレクタ（ＳＥＬ）１
０をそなえる一方、送信側にループバックコントロール
部８，外部制御部９，挿入部１４及びセレクタ（ＳＥ
Ｌ）１１をそなえて構成されている。

【００８２】ここで、ＤＳ３同期検出部１２は、前述の
ＤＳ３サブフレーム同期検出部２（第１検出部）とＤＳ
３マルチフレーム同期検出部（第２検出部）３とをそな
えて構成され、この場合も、ＤＳ３マルチフレーム同期
検出部３は、ＤＳ３サブフレーム同期検出部２からＤＳ
３サブフレームの同期を検出した旨を受信すると、ＤＳ
３マルチフレームの同期を検出するものである。なお、
図６には省略するが、ＤＳ３サブフレーム同期検出部
２，ＤＳマルチフレーム同期検出部３，ＰＬＣＰフレー
ム同期検出部４とは、図１に示す強制再Hunting 制御部
（強制再同期制御部）５からの強制的な制御により、再
同期検出処理を行なえるようになっている。

【００８３】メモリ（保持部）１５は、ＰＬＣＰフレー
ム同期検出部４から出力されるデータを保持するもので
あり、同期確立後に出力されるデータを所定のアドレス
に保持するようになっている。アラーム検出部（警報検
出部）１３は、メモリ１５から出力される主信号を監視
してアラームのチェック等（アラーム処理）を行なうも
のである。つまり、このアラーム検出部１３は、ＤＳ３
同期検出部１２及びＰＬＣＰフレーム同期検出部４での
同期検出処理後の信号に基づいてアラームのチェック等
を行なうようになっている。

【００８４】また、アラーム検出部１３は、ループバッ
クコントロール部８の制御の下、ＤＳ３同期検出部１２
とＰＬＣＰフレーム同期検出部４とが同期再検出状態に
制御されている間、アラーム処理を禁止するようになっ
ている他、強制再Hunting 制御部５によりＤＳ３同期検
出部１２とＰＬＣＰフレーム同期検出部４とが同期再検
出状態に制御されている間も、アラーム処理を禁止する
ようになっている。

【００８５】上記のメモリ１５とアラーム検出部１３と
は、併せて、ＤＳ３同期検出部１２とＰＬＣＰフレーム
同期検出部４での同期検出処理後の信号に基づいて信号
のアラーム状態を検出して所望のアラーム処理を行なう
アラーム処理部として機能する。挿入部１４は、ＡＴＭ
処理側から受信したＡＴＭセルをＰＬＣＰフレーム（図
１１参照）にマッピングするとともに、ＰＬＣＰフレー
ムをＤＳ３サブフレーム（図９参照）に挿入してＤＳ３
処理側へ出力するものである。

【００８６】外部制御部９は、ループバックの設定を行
なうものであり、ループバックコントロール部（ループ
バック制御部）８は、外部制御部９の制御の下で、所望
のループバック処理を行なうように、各部に制御を施す
ものであり、ループバック制御するコントロール信号を
生成し、そのループバックの制御信号を各部に送出する
ものである。

【００８７】ここで、ループバックコントロール部８
は、挿入部１４から出力された送信信号を受信側へ折り
返す際に、ＤＳ３同期検出部１２とＰＬＣＰフレーム同
期検出部４とを強制的に同期再検出状態に制御するもの
であり、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期
検出部４とが同期再検出状態に制御されている間、アラ
ーム検出部１３にアラーム処理を禁止する制御を行なう
ものでもある。

【００８８】また、ループバックコントロール部８は、
ＤＳ３処理側から受信したＤＳ３フレーム内にＡＴＭセ
ルがマッピングされているときは、そのＡＴＭセルのメ
モリ１５への書き込み完了後に、送信側からの送信信号
の折り返しを行なうようにＳＥＬ１０，１１を制御する
ものでもある。ＳＥＬ１０，１１は、ループバックコン
トロール部７の制御の下、受信した信号の出力先を切り
替えるものである。

【００８９】上述の如く構成された本発明の第２実施形
態に係るフレーム同期処理装置１−１では、送信側から
受信側へＤＳ３信号を折り返すときには、ループバック
コントロール部８は、受信側で１つのＡＴＭセルが途中
で切れずにメモリ１５に書き込まれた後に、ＳＥＬ１
０，１１が制御されて、送信側の挿入部１４から出力さ
れた送信信号がＤＳ３同期検出部１２へ出力される。

【００９０】また、ＳＥＬ１０から送信側からの送信信
号を出力する際には、ループバックコントロール部８
が、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出
部４とをそれぞれ強制的に再同期検出状態に制御すると
ともに、アラーム検出部１３にアラーム処理を禁止する
ように制御する。ＤＳ３同期検出部１２及びＰＬＣＰフ
レーム同期検出部４とで同期が検出されると、ＰＬＣＰ
フレーム同期検出部４から出力される信号は、メモリ１
５に書き込まれる。また、ＤＳ３サブフレーム，ＤＳ３
マルチフレーム及びＰＬＣＰフレームの同期が確立する
と、アラーム検出部１３は、アラーム処理を行なう。

【００９１】ここで、図７は、アラーム検出部１３のア
ラーム処理を説明するためのタイムチャートであり、こ
の図７に示すように、ａ番目のフレーム前は、例えば、
立ち上げ状態時等のフレーム同期がはずれている状態
（ＯＯＦ；Out Of Frame）で、メモリ１５への書き込み
が禁止されるとともに、メモリ１５に蓄えられている信
号は読み出される一方、アラーム検出部１３は、メモリ
１５から読み出された信号のアラームチェック（アラー
ム処理）を行なわない。その後ａ番目のフレームからｃ
番目のフレーム前は同期が確立した状態（ＯＯＦ解除）
で、メモリ１５に信号が書き込まれるとともに読み出さ
れ、アラーム検出部１３は、メモリ１５から読み出され
た信号のアラームチェックを行なう。なお、アラームを
検出した場合には、ＡＴＭセルの廃棄処理が行なわれ
る。

【００９２】ここで、図７において、ｂ番目のフレーム
からｃ番目のフレーム前では、フレーム同期が確立した
状態であるが、前方保護中（フレームパターンの不一
致）であり、メモリ１５へ信号の書き込みと読み出しは
行なうが、アラーム検出部１３は、アラームのチェック
を行ない、アラームを検出した場合は前方保護中のフラ
グと一緒にアラームを外部に通知する。なお、この場合
は、ＡＴＭセルの廃棄は行なわれずにそのＡＴＭセルに
対する処理が実行される。

【００９３】その後、ｃ番目のフレームからｄ番目のフ
レーム前までの同期からはずれた状態（ＯＯＦ）では、
信号がメモリ１５へ書き込まれず、アラーム検出部１３
は、アラームチェックを行なわない。このように第２実
施形態に係るフレーム同期処理装置１−１によれば、前
記のフレーム同期処理装置１と同様の効果が得られる
他、送信側から受信側へ信号を折り返す時、ＤＳ３同期
検出部１２及びＰＬＣＰフレーム同期検出部４を強制的
に再同期検出状態に制御する。

【００９４】ここで、ＣＰＵ又は外部ピン等の設定によ
り制御された情報を基に、即時にＤＳ３終端側のＳＥＬ
１０，１１を切り替えると、クロック歪み等が発生し、
アラームのチェック結果に対する信頼性が著しく損なわ
れる事態が発生し得る。しかし、本実施形態のフレーム
同期処理装置１−１によれば、ループバックコントロー
ル部８がＤＳ３同期検出部１２及びＰＬＣＰフレーム同
期検出部４に折り返す信号に対しても、強制的に再同期
検出状態に制御させるとともに、アラーム検出部１３に
対してＤＳ３同期検出部１２及びＰＬＣＰフレーム同期
検出部４が同期検出状態の間は、アラームのチェックを
行なわせないように制御するので、高い信頼性のアラー
ム処理を行なえてより良い回線品質を実現できる。

【００９５】また、図１４に示す従来のアラーム検出と
異なり、アラーム検出部１３が、ＤＳ３同期検出部１２
とＰＬＣＰフレーム同期検出部４での同期確立後の信号
に基づいてアラーム処理を行ない、ループバックコント
ロール部８が、同期再検出状態の間、アラーム検出部１
３でのアラーム処理を禁止するので、より良い回線品質
を実現できる。

【００９６】さらに、本実施形態のフレーム同期処理装
置１−１によれば、ループバックコントロール部８が、
受信した信号のＡＴＭセルがメモリ１５に書き込まれた
後に、折り返しを行なうようになっているので、破損し
たＡＴＭセルを送信することを防止して、より良い回線
品質を維持できる。 （３）第３実施形態の説明 上記の各実施形態の説明では、ＤＳ３フレーム内にＰＬ
ＣＰフレームが格納されている場合において、ＤＳ３サ
ブフレーム，ＤＳ３マルチフレームの同期を検出する
他、ＰＬＣＰフレームの同期を確立することを前提にフ
レーム同期処理装置について説明したが、他の信号フレ
ームがマッピングされている場合においては、その他の
信号の同期を検出することも想定することができ、他の
フレームの同期を検出することができないときにおいて
も、ＤＳ３サブフレームから再度同期を検出する状態に
移行することができる。

【００９７】また、ＤＳ３フレームの信号の代わりに他
の信号フレームの場合をも想定することができ、この場
合において、複数のサブフレームが階層的に信号フレー
ム内に入れ子となっている場合の例を以下、説明する。
図８は、本発明の第３実施形態に係るフレーム同期処理
装置１−２の構成を示すブロック図であり、この図８に
示すフレーム同期処理装置１−２は、伝送フレーム
（Ｍ）に複数のサブフレーム（Ｓ）（単位フレーム）が
マッピングされているとともに、サブフレーム（Ｓ）に
他のフレーム〔（ｄ１），（ｄ２），・・・・，（ｄｍ
〔ｍは整数〕）〕（単位フレーム）が入れ子となってい
るときに、サブフレーム（Ｓ），フレーム〔（ｄ１），
（ｄ２），・・・・，（ｄｍ）〕，伝送フレーム（Ｍ）
の同期を検出するものであり、また、伝送フレーム
（Ｍ）やフレーム〔（ｄ１），（ｄ２），・・・・，
（ｄｍ）〕の一部の同期を検出することができないとき
には、全て強制的に同期を再検出するものである。

【００９８】なお、サブフレーム（Ｓ）は伝送フレーム
（Ｍ）にマッピングされ、フレーム（ｄ１）〜（ｄｍ）
はサブフレーム（Ｓ）にマッピングされており、サブフ
レーム（Ｓ），フレーム（ｄ１）〜（ｄｍ）や伝送フレ
ーム（Ｍ）は、それぞれ異なるフレームフォーマットで
構成されている。以下においても、説明の便宜上、サブ
フレーム，伝送フレーム及びフレームには、括弧書きの
識別を付して以下説明する。

【００９９】このため、フレーム同期処理装置１−２
は、図８に示すように、同期ブロック２０と同期ブロッ
ク３０と制御ブロック５０とをそなえて構成されてい
る。ここで、同期ブロック２０は、伝送フレーム（Ｍ）
内にマッピングされているサブフレーム（Ｓ）の同期を
検出すると共に、伝送フレーム（Ｍ）の同期を検出する
ものである。このため、同期ブロック２０は、図８に示
すように、同期検出部（フレーム同期検出部）２１−Ｓ
１〜２１−Ｓｎ（ｎは２以上の整数）と同期検出部（フ
レーム同期検出部）２１−Ｍをそなえて構成されてい
る。

【０１００】ここで、各同期検出部２１−Ｓ１〜２１−
Ｓｎは、サブフレーム（Ｓ）の同期を検出するものであ
り、例えば、同期検出部２１−Ｓ１が始めにサブフレー
ム（Ｓ）の同期検出を開始し、同期検出部２１−Ｓ１で
同期が検出されると同期検出部２１−Ｓ２は、同期検出
の処理を開始する。同様に、他の同期検出部２１−Ｓ３
〜２１−Ｓｎも、順番にサブフレーム（Ｓ）の同期を検
出するようになっている。

【０１０１】同期検出部２１−Ｍは、伝送フレーム
（Ｍ）の同期を検出するものであり、例えば、同期検出
部２１−Ｓ１でサブフレーム（Ｓ）の同期が検出される
と、伝送フレーム（Ｍ）の同期を検出するようになって
おり、伝送フレーム（Ｍ）の同期がサブフレーム（Ｓ）
の同期に依存している。また、各同期検出部２１−Ｓ１
〜２１−Ｓｎ，２１−Ｍは、同期を検出すると、制御ブ
ロック５０へその旨の信号を出力するようになってい
る。さらに、制御ブロック５０からの強制再Hunting 制
御の下、各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−
Ｍは、再度、強制的に同期検出するようにもなってい
る。

【０１０２】次に、同期ブロック３０は、サブフレーム
（Ｓ）の下位階層にあるフレーム（ｄ１）〜（ｄｍ）の
同期を検出するものであり、図８に示すように、同期検
出部（フレーム同期検出部）３０−ｄ１〜３０−ｄｍを
そなえて構成されている。ここで、各同期検出部３０−
ｄ１〜３０−ｄｍは、それぞれフレーム（ｄ１）〜（ｄ
ｍ）の同期を検出するものである。例えば、同期検出部
３０−ｄ１〜３０−ｄｍは、それぞれサブフレーム
（Ｓ）の同期検出後に、フレーム（ｄ１）〜（ｄｍ）の
同期を検出するものであり、フレーム（ｄ１）〜（ｄ
ｍ）の同期は、サブフレーム（Ｓ）の同期に依存してい
る。

【０１０３】また、各同期検出部３０−ｄ１〜３０−ｄ
ｍは、同期を検出すると、その旨の情報を制御ブロック
５０へ出力するようになっており、さらに、制御ブロッ
ク５０の制御の下、再度、強制的に同期を検出するよう
になっている。次に、制御ブロック（強制再同期制御
部）５０は、各同期ブロック２０，３０での同期の検出
状態を基に、各ブロックを一括管理して、所定の条件の
下、各同期ブロック２０，３０を強制的に制御するもの
であり、例えば、複数の同期検出部２１−Ｓ１〜２１−
Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍの一部で同期
を検出することができないときは、全ての同期検出部２
１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−
ｄｍによる同期検出処理を再度強制的に行なわせるよう
になっている。

【０１０４】このため、制御ブロック５０は、図８に示
すように、制御部５０−１，５０−２，５０−３をそな
えて構成されている。ここで、制御部５０−１は、同期
ブロック２０から受信した情報を基に、制御部５０−３
へ同期ブロック２０で伝送フレーム（Ｍ）やサブフレー
ム（Ｓ）の同期が確立されている旨の信号を出力するも
のであり、制御部５０−１は、各同期検出部２１−Ｓ１
〜２１−Ｓｎ，２１−Ｍから信号を受信して制御部５０
−３へ信号を出力するようになっている。

【０１０５】例えば、制御部５０−１は、各同期検出部
２１−Ｓ１〜２１−Ｓｎ，２１−Ｍで、同期が検出され
ている旨の信号や、サブフレーム（Ｓ）の同期は確立し
ているが、伝送フレームの同期は確立していない旨の信
号を制御部５０−３へ出力するようになっている。ま
た、制御部５０−２は、同期ブロック３０から受信した
信号を基に、制御部５０−３へ同期ブロック３０でフレ
ーム（ｄ１）〜（ｄｍ）の同期が確立されている旨の信
号を出力するものであり、制御部５０−２は、各同期検
出部３０−ｄ１〜３０−ｄｍから受信した信号を基に制
御部５０−３へ信号を出力するようになっている。

【０１０６】例えば、制御部５０−２は、各同期検出部
３０−ｄ１〜３０−ｄｍで、それぞれ同期が検出されて
いる旨の信号や、各同期検出部３０−ｄ１〜３０−ｄｍ
の一部で同期が検出されていない旨の信号を制御部５０
−３へ出力するようになっている。また、各同期検出部
３０−ｄ１〜３０−ｄｍは、各フレームの同期が確立後
に、ビットずれを検出したときには、その旨の情報を制
御部５０−３へ出力するようにもなっている。

【０１０７】一方、制御部５０−３は、制御部５０−１
や制御部５０−２から受信した信号を総合的に判定し
て、各同期ブロック部２０，３０を強制的に制御するも
のである。例えば、同期ブロック２０で、サブフレーム
（Ｓ）の同期が確立している場合に、伝送フレーム
（Ｍ）の同期を検出することができない旨の信号を制御
部５０−１から受信すると、制御部５０−３は、所定時
間経過後に、再度、同期ブロック２０と同期ブロック３
０とに強制的に同期を検出するように制御するようにな
っている。また、同期ブロック３０内の一部の同期検出
部３０−ｄ１〜３０−ｄｍで同期を検出することができ
ない旨の信号を制御部５０−２から受信した状態におい
ても、制御部５０−３は、再度、同期ブロック２０と同
期ブロック３０とを強制的に再同期検出状態に制御する
ようになっている。

【０１０８】上述の如く構成された本実施形態の第３実
施形態に係るフレーム同期処理装置１−２では、各同期
を確立するときには、各同期検出部２１−Ｓ１〜２１−
Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍは、階層別に
該単位フレームの同期を検出する（フレーム同期検出ス
テップ）。まず、同期検出部２１−Ｓ１が、サブフレー
ム（Ｓ）の同期の検出を開始し、同期検出部２１−Ｓ１
で同期が検出されると、他の同期検出部Ｓ２〜Ｓｎ，２
１−Ｍ，３０−ｄ１〜３０−ｄｍは、同期の検出を行な
う。各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，
３０−ｄ１〜３０−ｄｍは、制御ブロック５０へ同期を
検出した等の信号を出力する。

【０１０９】ここで、制御ブロック５０は、各同期ブロ
ック２０，３０からの信号を基に、各同期ブロック２
０，３０の制御の如何を判断し、例えば、同期ブロック
２０で同期を確立してから所定時間経過後においても同
期ブロック３０で同期を確立できないときは、同期ブロ
ック２０と同期ブロック３０とを強制的に同期を検出す
るように制御する（強制再同期検出ステップ）。また、
同期ブロック２０内の同期検出部２１−Ｓ１〜２１−Ｓ
ｎの同期が確立してから所定時間経過しても同期検出部
２１−Ｍの同期が確立できない場合にも、制御ブロック
５０は、同期ブロック２０と同期ブロック３０とを再度
同期を検出するように制御する（強制再同期検出ステッ
プ）。

【０１１０】また、制御ブロック５０は、伝送フレーム
（Ｍ），サブフレーム（Ｓ），フレーム（ｄ１）〜（ｄ
ｍ）の同期が確立している場合において、例えば、同期
ブロック３０内の一部の同期検出部３０−ｄ１等からビ
ットずれの情報を受信したときには、全ての同期検出部
２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０
−ｄｍに再同期検出処理を行なうように制御する。

【０１１１】このように、本発明の第３実施形態に係る
フレーム同期処理装置１−２によれば、サブフレーム
（Ｓ）の同期を検出するときにＡＩＳ等が発生して、そ
のＡＩＳ内の情報を基に、サブフレーム（Ｓ）の同期が
擬似同期状態になることで、一部フレームで同期を検出
できないときには、制御ブロック５０が、全ての同期検
出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜
３０−ｄｍによる同期検出処理を強制的に行なわせるの
で、擬似同期に伴う同期不検出のデッドロックを回避し
て、同期確立処理の信頼性を向上できる。 （４）その他 なお、本発明は上述した実施形態に限定されるものでは
なく、本発明の趣旨を逸脱しない範囲で種々変形して実
施できる。

【０１１２】

【発明の効果】以上詳述したように、本発明の請求項１
記載のフレーム同期処理装置によれば、例えば、ＡＩＳ
セル等の発生により、サブフレームの同期が擬似同期状
態になっても、強制再同期制御部が、第１検出部でサブ
フレームの同期が検出されてから所定時間が経過しても
第２検出部でマルチフレームの同期が検出されないと、
第１検出部と第２検出部とをそれぞれ強制的に同期再検
出状態に制御するので、擬似同期状態発生時のデッドロ
ックを回避して同期確立処理の信頼性を向上できる。

【０１１３】更に、請求項２記載のフレーム同期処理装
置によれば、例えば、ＡＩＳセル等の発生により、サブ
フレームの同期が擬似同期状態になっても、強制再同期
制御部が、第１検出部でサブフレームの同期が検出され
てから所定時間が経過しても第３検出部で他のフレーム
の同期が検出されないと、第１〜第３検出部をそれぞれ
強制的に同期再検出状態に制御するので、擬似同期状態
発生時のデッドロックを回避して同期確立処理の信頼性
を向上できる。

【０１１４】さらに、請求項３記載のフレーム同期処理
装置によれば、ＤＳ３フレームのような、フレーム同期
パターンのビットの少ないフレームフォーマットについ
てもビット誤りや擬似同期に容易に対応できる。さら
に、請求項４記載のフレーム同期処理装置によれば、Ｐ
ＬＣＰフレームの同期を確立できないデッドロックに容
易に対応できて、同期確立処理の信頼性を向上できる。

【０１１５】さらに、請求項５記載のフレーム同期処理
装置によれば、同期確立後においても、周期毎に変わる
ＰＬＣＰフレームのトレイラービットを監視し、誤りを
検出したときには、その誤りを修正するので、ビット誤
りに容易に対応できて、より良い回線品質を維持でき
る。さらに、請求項６又は請求項７記載のフレーム同期
処理装置によれば、擬似同期からの復旧に伴う強制同期
再検出状態制御中は、強制再同期制御部が、アラーム処
理部でのアラーム処理を禁止するので、よりよい回線品
質を実現することができる。

【０１１６】さらに、請求項８又は請求項９記載のフレ
ーム同期処理装置によれば、送信信号を該信号の受信側
へ折り返す時の送信信号の同期を再検出している間は、
ループバック制御部が、アラーム処理部でのアラーム処
理を禁止するので、よりよい回線品質を実現することが
できる。さらに、請求項１０記載のフレーム同期処理装
置によれば、ループバック制御部が、受信した信号のＡ
ＴＭセルが保持部に書き込まれた後に、送信信号の折り
返しを行なうようになっているので、ＡＴＭセルが途中
で切れることがなく、回線品質を維持することができ
る。

【０１１７】また、請求項１１記載のフレーム同期処理
方法によれば、例えば、ＡＩＳセル等の発生により、サ
ブフレームの同期が擬似同期状態になっても、強制再同
期検出ステップにより第１検出ステップでサブフレーム
の同期が検出されてから所定時間が経過しても第２検出
ステップでマルチフレームの同期が検出されないと、第
１検出ステップから強制的に各フレームの同期検出処理
を再度行なわせるので、擬似同期状態発生時のデッドロ
ックを回避して同期確立処理の信頼性を向上できる。

【０１１８】また、請求項１２記載のフレーム同期処理
方法によれば、例えば、ＡＩＳセル等の発生により、サ
ブフレームの同期が擬似同期状態になっても、強制再同
期検出ステップにより第１検出ステップでサブフレーム
の同期が検出されてから所定時間が経過しても第３検出
ステップでマルチフレームの同期が検出されないと、第
１検出ステップから強制的に各フレームの同期検出処理
を再度行なわせるので、擬似同期状態発生時のデッドロ
ックを回避して同期確立処理の信頼性を向上できる。

【０１１９】また、請求項１３記載のフレーム同期処理
装置によれば、例えば、ＡＩＳセル等の発生により、一
部の単位フレームの同期が擬似同期状態になっても、強
制再同期制御部が、複数のフレーム同期検出部の内の一
部のフレーム同期検出部で同期を検出することができな
いときは、全てのフレーム同期検出部を強制的に同期再
検出状態に制御するので、擬似同期状態発生時のデッド
ロックを回避して同期確立処理の信頼性を向上できる。

【０１２０】また、請求項１４記載のフレーム同期処理
方法によれば、例えば、ＡＩＳセル等の発生により、一
部の単位フレームの同期が擬似同期状態になっても、再
同期検出ステップにより、フレーム同期検出ステップで
一部の単位フレームについての同期を検出できないとき
は、全ての単位フレームについての同期検出処理を強制
的に再度行なうので、擬似同期状態発生時のデッドロッ
クを回避して同期確立処理の信頼性を向上できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るフレーム同期処理
装置の構成を示すブロック図である。

【図２】本発明の実施形態に係るＤＳ３サブフレーム同
期検出部の構成を示すブロック図である。

【図３】本発明の実施の形態に係るＰＬＣＰフレーム同
期検出部の構成を示すブロック図である。

【図４】本発明の第１実施形態に係るフレーム同期処理
装置の動作を説明するためのフローチャートである。

【図５】本発明の第１実施形態に係るフレーム同期処理
装置の動作を説明するためのフローチャートである。

【図６】本発明の第２実施形態に係るフレーム同期処理
装置の構成を示すブロック図である。

【図７】本発明の第２実施形態に係るフレーム同期処理
装置のアラーム検出部のアラーム処理を説明するための
タイムチャートである。

【図８】本発明の実施形態の第３実施形態に係るフレー
ム同期処理装置の構成を示すブロック図である。

【図９】ＤＳ３信号のフレームフォーマットを示す図で
ある。

【図１０】ＰＬＣＰフレームにＡＴＭセルをマッピング
する方法を説明するための図である。

【図１１】ＰＬＣＰのフレームフォーマットを示す図で
ある。

【図１２】従来のフレーム同期処理装置を示すブロック
図である。

【図１３】従来のフレーム同期処理装置を示すブロック
図である。

【図１４】従来のアラーム処理を説明するためのタイム
チャートである。

【符号の説明】

１，１−１，１−２ フレーム同期処理装置 ２ ＤＳ３サブフレーム同期検出部（第１検出部） ２−１，３−１，４０−１ パターン検出部 ２−２，３−２，４０−２ パターンチェック部 ２−３，３−３，４０−３ 比較処理部 ２−３ａ，３−３ａ，４０−３ａ 書き込み制御部 ２−３ｂ，３−３ｂ，４０−３ｂ 比較部 ２−４，３−４，４０−４ カウンタ ２−５，３−５，４０−５ メモリ ２−６，３−６，４０−６ 状態監視・制御部 ３ ＤＳ３マルチフレーム同期検出部（第２検出部） ４ ＰＬＣＰフレーム同期検出部（第３検出部） ４−１ 検出部 ４−２ 判定部 ４−３ ＰＯＩ検出部 ４−４ ＰＯＩチェック部 ４−５ ＰＯＬ判定部 ４−６ フレームパターンチェック部 ４−７ Ｃ１検出部 ４−８ 誤り訂正部（誤り修正部） ４−９ トレイラー検出部 ４−１０ トレイラー判定部 ４−１１，４−１１ａ フレームカウンタ ５ 強制再Hunting 制御部（強制再同期制御部） ６，６ａ データインヒビット／ニブルスイッチ部 ６ｂ ＯＲ回路 ７，７ａ バイトスイッチ ８ ループバックコントロール部（ループバック制御
部） ９ 外部制御部 １０，１１ ＳＥＬ １２ ＤＳ３同期検出部 １３ アラーム検出部（警報検出部，アラーム処理部） １４ 挿入部 １５ メモリ（保持部，アラーム処理部） １８ トレイラー（スタッフビット） ２０，３０ 同期ブロック ５０ 制御ブロック（強制再同期制御部） ５０−１〜５０−３ 制御部 ２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０
−ｄｍ 同期検出部（フレーム同期検出部）

Claims (14)

【特許請求の範囲】
1. 【請求項１】 複数のサブフレームからなるマルチフレ
   ームの信号を受信して、該サブフレームの同期を検出
   し、該マルチフレームの同期を検出するフレーム同期処
   理装置であって、 該サブフレームの同期を検出する第１検出部と、 該第１検出部で該サブフレームの同期が検出されてから
   該マルチフレームの同期を検出する第２検出部と、 該第１検出部で該サブフレームの同期が検出されてから
   所定時間が経過しても該第２検出部で該マルチフレーム
   の同期が検出されないと、該第１検出部と該第２検出部
   とをそれぞれ強制的に同期再検出状態に制御する強制再
   同期制御部とをそなえて構成されていることを特徴とす
   る、フレーム同期処理装置。
2. 【請求項２】 該第１検出部で該サブフレームの同期が
   検出されると該サブレフレーム内に格納される該サブフ
   レーム及び該マルチフレームとは異なる他のフレームの
   同期を検出する第３検出部をそなえ、 該強制再同期制御部が、 該第１検出部で該サブフレームの同期が検出されてから
   所定時間が経過しても該第３検出部で該他のフレームの
   同期が検出されないと、該第１〜該第３検出部をそれぞ
   れ強制的に同期再検出状態に制御するように構成されて
   いることを特徴とする、請求項１記載のフレーム同期処
   理装置。
3. 【請求項３】 該マルチフレームが、ＤＳ３フレームに
   より構成されていることを特徴とする、請求項１記載の
   フレーム同期処理装置。
4. 【請求項４】 該マルチフレームが、ＤＳ３フレームに
   より構成されるとともに、該他のフレームが、少なくと
   もＰＬＣＰフレームにより構成されていることを特徴と
   する、請求項２記載のフレーム同期処理装置。
5. 【請求項５】 該第３検出部が、該ＰＬＣＰフレームの
   スタッフビットの誤りを検出して、検出した誤りを修正
   する誤り修正部をそなえていることを特徴とする、請求
   項４記載のフレーム同期処理装置。
6. 【請求項６】 同期検出後の該信号に基づいて所望のア
   ラーム処理を行なうアラーム処理部をそなえるととも
   に、 該強制再同期制御部が、 強制同期再検出状態制御中は該アラーム処理部でのアラ
   ーム処理を禁止するように構成されていることを特徴と
   する、請求項１〜５のいずれか１項に記載のフレーム同
   期処理装置。
7. 【請求項７】 該アラーム処理部が、 該信号を保持する保持部と、 該保持部に保持されていた信号を基に警報状態を検出し
   て警報情報を出力する警報検出部とをそなえ、 該強制再同期制御部が、 強制同期再検出状態制御中は、該信号の該保持部への書
   き込みを禁止するとともに、該警報検出部から該警報情
   報を出力しないように制御することを特徴とする、請求
   項６記載のフレーム同期処理装置。
8. 【請求項８】 同期検出後の該信号に基づいて所望のア
   ラーム処理を行なうアラーム処理部と、 送信信号を該信号の受信側へ折り返すループバック制御
   部とをそなえるとともに、 該ループバック制御部が、 該送信信号を該受信側へ折り返す際、上記の各検出部を
   それぞれ強制的に同期再検出状態に制御するように構成
   されていることを特徴とする、請求項１〜５のいずれか
   １項に記載のフレーム同期処理装置。
9. 【請求項９】 該アラーム処理部が、 該信号を保持する保持部と、 該保持部に保持されていた信号を基に警報状態を検出し
   て警報情報を出力する警報検出部とをそなえ、 該ループバック制御部が、 上記各検出部をそれぞれ強制的に同期再検出状態に制御
   している間は、該信号の該保持部への書き込みを禁止す
   るとともに、該警報検出部から該警報情報を出力しない
   ように制御することを特徴とする、請求項８記載のフレ
   ーム同期処理装置。
10. 【請求項１０】 該信号にＡＴＭセルが格納されている
    場合に、 該ループバック制御部が、 １つのＡＴＭセルの該保持部への書き込み完了後に、該
    折り返しを行なうように構成されていることを特徴とす
    る、請求項８又は請求項９記載のフレーム同期処理装
    置。
11. 【請求項１１】 複数のサブフレームからなるマルチフ
    レームの信号を受信して、該サブフレームの同期を検出
    して、該マルチフレームの同期を検出するフレーム同期
    処理方法であって、 該サブフレームの同期を検出する第１検出ステップと、 該第１検出ステップで該サブフレームの同期が検出され
    ると該マルチフレームの同期を検出する第２検出ステッ
    プと、 該第１検出ステップで該サブフレームの同期が検出され
    てから所定時間が経過しても該第２検出ステップで該マ
    ルチフレームの同期が検出されないと、該第１検出ステ
    ップから強制的に上記の各フレームの同期検出処理を再
    度行なう強制再同期検出ステップとをそなえて構成され
    ていることを特徴とする、フレーム同期処理方法。
12. 【請求項１２】 該第１検出ステップで該サブフレーム
    の同期が検出されると該サブレフレーム内に格納される
    該サブフレーム及び該マルチフレームとは異なる他のフ
    レームの同期を検出する第３検出ステップをそなえ、 該強制再同期検出ステップが、該第１検出ステップで該
    サブフレームの同期が検出されてから所定時間が経過し
    ても該第３検出ステップで該他のフレームの同期が検出
    されないと、該第１検出ステップから強制的に上記の各
    フレームの同期検出処理を再度行なわせるように構成さ
    れていることを特徴とする、請求項１１記載のフレーム
    同期処理方法。
13. 【請求項１３】 複数の単位フレームが入れ子状態で階
    層的に構成される伝送フレームを受信して、階層別に該
    単位フレームの同期を検出する複数のフレーム同期検出
    部と、 該複数のフレーム同期検出部の内の一部の該フレーム同
    期検出部で同期を検出することができないときは、全て
    のフレーム同期検出部を強制的に同期再検出状態に制御
    する強制再同期制御部とをそなえて構成されていること
    を特徴とする、フレーム同期処理装置。
14. 【請求項１４】 複数の単位フレームが入れ子状態で階
    層的に構成される伝送フレームを受信して、階層別に該
    単位フレームの同期を検出するフレーム同期検出ステッ
    プと、 該フレーム同期検出ステップで一部の該単位フレームに
    ついての同期を検出できないときは、強制的に全ての単
    位フレームについての同期検出処理を再度行なう強制再
    同期検出ステップとをそなえて構成されていることを特
    徴とする、フレーム同期処理方法。