JP4658759B2 - ディジタル信号伝送インタフェース回路とそのループ切り替え方法 - Google Patents

Description

本発明は、例えば、ＩＴＵ−Ｔ（国際電気通信連合）のＧ．７０４で標準化された２０４８ｋｂｉｔ／ｓ等のディジタル信号を伝送するディジタル信号伝送インタフェース回路、特にそのループ切り替えに関するものである。

ITU-T Recommendation G.704 "Synchronous frame structures used at 1544,6312,2048,8448 and 44736 kbit/s hierarchical levels"

図２は、上記非特許文献１に基づく従来のディジタル信号伝送インタフェース回路の構成図である。

このディジタル信号伝送インタフェース回路は、ディジタル通信網と交換機やコンピュータ等の通信装置との間に設置されるもので、ループ処理部１０、クロック抽出再生部２０、フレーム処理部３０、及び監視制御部４０で構成されている。

ループ処理部１０は、通常動作時にはディジタル通信網からの入力回線ＩＮと、このディジタル通信網への出力回線ＯＵＴをクロック抽出再生部２０に接続し、保守・試験動作時にはディジタル通信網からの入力回線ＩＮを出力回線ＯＵＴへ折り返すと共に、このクロック抽出再生部２０の出力側からディジタル通信網へ出力される信号をその入力側に折り返すものである。このため、ループ処理部１０は、入力回線ＩＮと出力回線ＯＵＴにそれぞれ対応する切り替えスイッチ１１，１２と、ループ接続するためのオン・オフスイッチ１３，１４を有している。

切り替えスイッチ１１の端子Ｘは入力回線ＩＮに接続され、端子Ｙはオン・オフスイッチ１３の一方の端子に接続され、端子Ｚはクロック抽出再生部２０の入力回線側に接続されている。オン・オフスイッチ１３の他方の端子は、クロック抽出再生部２０の出力回線側に接続されると共に、切り替えスイッチ１２の端子Ｘに接続されている。更に、入力回線ＩＮはオン・オフスイッチ１４の一方の端子に接続され、このオン・オフスイッチ１４の他方の端子が切り替えスイッチ１２の端子Ｙに接続されている。そして、切り替えスイッチ１２の端子Ｚが、出力回線ＯＵＴに接続されている。

これらの切り替えスイッチ１１，１２は、監視制御部４０から与えられるループ制御信号ＬＰＴ（または、ＬＰＮ）がレベル“Ｌ”の時には端子Ｘ−Ｚ間を接続し、レベル“Ｈ”の時には端子Ｙ−Ｚ間を接続するものである。また、オン・オフスイッチ１３，１４は、ループ制御信号ＬＰＴ（または、ＬＰＮ）が“Ｌ”の時にオフ、“Ｈ”の時にオンとなるものである。なお、ループ制御信号ＬＰＴは、通信装置側から出力された送信データＳＤを、この通信装置へ受信データＲＤとして折り返すための信号である。また、ループ制御信号ＬＰＴは、入力回線ＩＮから与えられた信号を出力回線ＯＵＴへ折り返すための信号である。

クロック抽出再生部２０は、ループ処理部１０側から与えられる受信ディジタル信号ＲＣＶからクロック成分を抽出してクロック信号ＣＬＫを再生すると共に、このクロック信号ＣＬＫに基づいてタイミング調整を行うものである。受信ディジタル信号ＲＣＶは、タイミング調整されて受信フレーム信号ＲＦとしてフレーム処理部３０へ出力される。一方、フレーム処理部３０から与えられる送信フレーム信号ＳＦは、クロック抽出再生部２０によってタイミング調整され、送信ディジタル信号ＳＮＤとしてループ制御部１０へ出力されるようになっている。

フレーム処理部３０は、クロック抽出再生部２０から与えられるクロック信号ＣＬＫに基づいて受信フレーム信号ＲＦのフレームを検出し、受信データＲＤを取り出して通信装置に出力すると共に、この通信装置から与えられる送信データＳＤを送信フレーム信号ＳＦに組み立て、クロック抽出再生部２０に与えるものである。

また、監視制御部４０は、ソフトウエアで制御されるマイクロプロセッサ等で構成され、ディジタル通信網や通信装置内の各部の警報を収集して監視すると共に、運用、保守、試験等の制御を行うものである。なお、クロック抽出再生部２０とフレーム処理部３０は、大部分が集積回路化されている。

このようなディジタル信号伝送インタフェース回路は、通常動作状態において、監視制御部４０からのループ制御信号ＬＰＴ，ＬＰＮは、“Ｌ”に設定される。これにより、切り替えスイッチ１１，１２は端子Ｘ側に切り替えられ、オン・オフスイッチ１３，１４はオフとなる。従って、入力回線ＩＮはクロック抽出再生部２０の入力回線側に接続され、このクロック抽出再生部２０の出力回線側が出力回線ＯＵＴに接続される。

一方、保守、試験等の場合、ループ制御信号ＬＰＴ，ＬＰＮが、“Ｈ”に設定される。これにより、切り替えスイッチ１１，１２は端子Ｙ側に切り替えられ、オン・オフスイッチ１３，１４はオンとなる。従って、入力回線ＩＮから入力された信号は、そのまま出力回線ＯＵＴに折り返され、通信装置側からクロック抽出再生部２０を介して出力された送信ディジタル信号ＳＮＤは、このクロック抽出再生部２０へ受信ディジタル信号ＲＣＶとして折り返される。

また、このディジタル信号伝送インタフェース回路では、通信装置をディジタル通信網と接続しない状態や未使用状態では、ループ制御信号ＬＰＴによって通信装置側から出力される送信データ（一般的に、オール“１”）ＳＤを、受信データＲＤとして折り返した状態で待機させるのが通例である。

しかしながら、前記ディジタル信号伝送インタフェース回路を、ＩＴＵ−ＴのＧ．７０４で標準化された２０４８ｋｂｉｔ／ｓ信号で使用すると、ループ切り替え処理を行ったときに、誤った同期状態になるおそれがあるという問題点があった。以下、図３〜図５を用いて、この問題の詳細を説明する。

図３は、図２のディジタル信号伝送インタフェース回路に適用されるフレーム構造を示す図である。

１２５μｓの１フレームは、３２タイムスロット（ＴＳ）で構成され、各タイムスロットは８ビットで構成されている。最初のタイムスロットＴＳ０は、フレーム同期、誤り検出符号、及び警報表示のために使用され、中間のタイムスロットＴＳ１６は、シグナリング伝送用に使用される。データは、ＴＳ１〜ＴＳ１５，ＴＳ１７〜ＴＳ３１の３０タイムスロットに多重化されて伝送される。

図４は、図３のＴＳ０のマルチフレーム構造を示す図である。
１マルチフレームは１６フレームで構成され、各フレームの先頭のタイムスロットＴＳ０に割り当てられた特定のパターンによって、そのフレームの検出とマルチフレームの検出が行われるようになっている。図４に示すように、マルチフレーム同期は、１フレームおきに設定されているフレーム同期パターンと、ＣＲＣ−４の誤り検出符号によって行うことができるようになっている。

図５は、図２の同期検出方法のアルゴリズムを示す図である。
図５のステップＳ１において、フレーム同期パターンの検出が行われ、ＴＳ０のパターンがＦＡＳ（ビット２〜８が“００１１０１１”）からＮｏＦＡＳ（ビット２が“１”）になり、更にＦＡＳに変化したことを検出したときに、フレーム同期状態となってステップＳ２へ移行する。

ステップＳ２では、マルチフレーム同期パターンの検出が行われ、ＴＳ０のビット１のパターンが、順次、０，０，１，０，１，１となることを８ｍｓの間に２回検出すると、マルチフレーム同期確立状態となってステップＳ３に移行する。検出できないときはステップＳ１へ戻って、再同期の処理が行われる。

ステップＳ３では、データ転送を行いながら同期確立状態の確認が継続して行われる。即ち、ＴＳ０が、交互にＦＡＳとＮｏＦＡＳに変化し、これが連続して誤らなければ同期か確立していると判定される。また、ＣＲＣ誤りが１０００回中に９１５回以上検出していなければ同期か確立していると判定される。同期外れが検出されると、ステップＳ１へ戻って、再同期の処理が行われる。

このような同期検出を行っているため、ディジタル通信網と通信装置の受信側のマルチフレームのタイミングが偶数フレームずれた状態で、フレーム同期外れ検知限界以下の短時間（１ｍｓ以下）に、通常動作から折り返し動作状態、または折り返し動作から通常動作状態への接続変更が行われると、マルチフレーム再同期が行われなくなる。このため、マルチフレームがずれたまま同期確立され、通信装置が誤同期状態となってしまう。

このように、ディジタル通信網と通信装置側のマルチフレーム構造が偶数フレームずれる状態は、一般的には起こりにくい。しかし、接続先が同一局舎内の通信装置である場合は、双方が同一クロック、同一フレームで動作している場合がほとんどであるので、十分に起こり得ると考えられる。

本発明は、ディジタル信号伝送インタフェース回路のループ切り替え時における誤同期を防止することを目的としている。

本発明は、通信装置内に設けられ、ディジタル通信網と該通信装置を切り分けて試験するためのループ処理部と、前記ループ処理部を介して与えられるディジタル信号からクロック成分を抽出してクロック信号を再生するクロック抽出再生部と、前記クロック信号に従って前記ディジタル信号のフレーム同期検出を行うフレーム処理部とを備えたディジタル信号伝送インタフェース回路において、前記ループ処理部は、切り替え制御信号が与えられたときに、前記ディジタル通信網から前記クロック抽出再生部に与えられるディジタル信号を切断した後、前記フレーム処理部によってフレーム同期外れを検出するための時間が経過した後、前記通信装置から出力されるディジタル信号を該クロック抽出再生部に与えるようにループ接続を行うことを特徴としている。

本発明では、切り替え制御信号が与えられたときに、まず、ディジタル通信網からクロック抽出再生部に与えられるディジタル信号を切断する。そして、フレーム処理部によってフレーム同期外れを検出するための時間が経過した後、通信装置から出力されるディジタル信号をクロック抽出再生部に与えるようにループ接続する。これにより、ループ接続された時点では、フレーム処理部がフレーム同期外れを検出しているので、通信装置から出力されたディジタル信号は、クロック抽出再生部によって再同期処理が行われる。これにより、正しい状態で同期が取られるので、マルチフレームがずれたまま同期確立されることがなくなり、誤同期を防止することができるという効果がある。

ループ処理部は、ディジタル通信網からのディジタル信号またはクロック抽出再生部からの折り返し信号を、第１の制御信号に従って選択してクロック抽出再生部へ与える第１のスイッチと、クロック抽出再生部からのディジタル信号またはディジタル通信網からの折り返し信号を、第２の制御信号に従って選択してディジタル通信網に出力する第２のスイッチと、クロック抽出再生部からのディジタル信号をオン・オフして折り返し信号として第１のスイッチへ与える第３のスイッチと、ディジタル通信網からのディジタル信号をオン・オフして折り返し信号として第２のスイッチへ与える第４のスイッチと、切り替え制御信号が与えられたときに、所定のタイミングに従って第１〜第４のスイッチを制御するタイミング部とで構成する。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例を示すディジタル信号伝送インタフェース回路の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。

このディジタル信号伝送インタフェース回路は、図２のディジタル信号伝送インタフェース回路と同様に、ディジタル通信網に接続された交換機やコンピュータ等の通信装置内に設置されるもので、ループ処理部１０Ａ、クロック抽出再生部２０、フレーム処理部３０、及び監視制御部４０で構成されている。

ループ処理部１０Ａは、通常動作時にはディジタル通信網からの入力回線ＩＮと、このディジタル通信網への出力回線ＯＵＴをクロック抽出再生部２０に接続し、保守・試験動作時にはディジタル通信網からの入力回線ＩＮを出力回線ＯＵＴへ折り返すと共に、このクロック抽出再生部２０の出力側からディジタル通信網へ出力される信号を、その入力側に折り返すものである。

ループ処理部１０Ａは、図２中のループ処理部１０Ａと同様に、入力回線ＩＮと出力回線ＯＵＴにそれぞれ対応する切り替えスイッチ１１，１２と、ループ接続するためのオン・オフスイッチ１３，１４を有すると共に、これらのスイッチ１１〜１４を制御するためのタイミング部１５が追加されている。

切り替えスイッチ１１の端子Ｘは入力回線ＩＮに接続され、端子Ｙはオン・オフスイッチ１３の一方の端子に接続され、端子Ｚはクロック抽出再生部２０の入力回線側に接続されている。オン・オフスイッチ１３の他方の端子は、クロック抽出再生部２０の出力回線側に接続されると共に、切り替えスイッチ１２の端子Ｘに接続されている。更に、入力回線ＩＮはオン・オフスイッチ１４の一方の端子に接続され、このオン・オフスイッチ１４の他方の端子が切り替えスイッチ１２の端子Ｙに接続されている。そして、切り替えスイッチ１２の端子Ｚが、出力回線ＯＵＴに接続されている。

これらの切り替えスイッチ１１，１２は、タイミング部１５からそれぞれ与えられる信号ＳＡ，ＳＢが“Ｌ”の時には端子Ｘ−Ｚ間を接続し、“Ｈ”の時には端子Ｙ−Ｚ間を接続するものである。また、オン・オフスイッチ１３，１４は、タイミング部１５からそれぞれ与えられる制御信号ＳＣ，ＳＤが“Ｌ”の時にオフ、“Ｈ”の時にオンとなるものである。

一方、タイミング部１５は、通信装置側から出力された送信データＳＤをこの通信装置へ受信データＲＤとして折り返すためのループ制御信号ＬＰＴが与えられたときに、所定のタイミングでスイッチ１１，１２，１３の順に切り替え、このループ制御信号ＬＰＴが停止したときには、スイッチ１３，１２，１１の順に元に戻すものである。更に、タイミング部１５は、入力回線ＩＮから与えられた信号を出力回線ＯＵＴへ折り返すためのループ制御信号ＬＰＮが与えられたときには、所定のタイミングでスイッチ１２，１１，１４の順に切り替え、このループ制御信号ＬＰＮが停止したときには、スイッチ１４，１１，１２の順に元に戻すようになっている。なお、ループ制御信号ＬＰＴ，ＬＰＮは、監視制御部４０から与えられるようになっている。

クロック抽出再生部２０は、ループ処理部１０Ａから与えられる受信ディジタル信号からクロック成分を抽出してクロック信号ＣＬＫを再生すると共に、このクロック信号ＣＬＫに基づいてタイミング調整を行うものである。受信ディジタル信号ＲＣＶは、タイミング調整されて受信フレーム信号ＲＦとしてフレーム処理部３０へ出力される。一方、フレーム処理部３０から与えられる送信フレーム信号ＳＦは、クロック抽出再生部２０によってタイミング調整され、送信ディジタル信号ＳＮＤとしてループ処理部１０Ａへ出力されるようになっている。

フレーム処理部３０は、クロック抽出再生部２０から与えられるクロック信号ＣＬＫに基づいて受信フレーム信号ＲＦのフレームを検出し、受信データＲＤを取り出して通信装置に出力すると共に、この通信装置から与えられる送信データＳＤを送信フレーム信号ＳＦに組み立て、クロック抽出再生部２０に与えるものである。また、このフレーム処理部３０では、受信フレーム信号ＲＦに基づいて、マルチフレーム同期の確立や検出等の処理が行われる。

また、監視制御部４０は、ソフトウエアで制御されるマイクロプロセッサ等で構成され、ディジタル通信網や通信装置内各部の警報を収集して監視すると共に、運用、保守、試験等の制御を行うものである。

図６は、図１中のループ処理部１０Ａの動作を示す信号波形図である。以下、この図６を参照しつつ、図１のループ切り替え時の動作を説明する。

通常動作状態において、監視制御部４０から出力されるループ制御信号ＬＰＴ，ＬＰＮは、“Ｌ”に設定される。これにより、ループ処理部１０Ａのタイミング部１５から出力される信号ＳＡ〜ＳＤはすべて“Ｌ”である。従って、図１に示すように、切り替えスイッチ１１，１２は端子Ｘ側に切り替えられ、オン・オフスイッチ１３，１４はオフとなる。これにより、入力回線ＩＮはクロック抽出再生部２０の入力回線側に接続され、このクロック抽出再生部２０の出力回線側が出力回線ＯＵＴに接続される。

保守・試験等において、通信装置側から出力された送信データＳＤを受信データＲＤとして折り返すために、監視制御部４０から出力されるループ制御信号ＬＰＴが“Ｈ”になると、まず信号ＳＡが“Ｈ”になる。これにより、切り替えスイッチ１１が端子Ｙ側へ切り替えられる。その後、遅延時間ｄ１が経過すると信号ＳＢが“Ｈ”になり、切り替えスイッチ１２が端子Ｙ側へ切り替えられる。更に、遅延時間ｄ２が経過すると信号ＳＣが“Ｈ”になり、オン・オフスイッチ１３がオンになる。これにより、クロック抽出再生部２０の出力回線側が、スイッチ１３，１１を介して入力回線側に折り返される。ここで、遅延時間ｄ１＋ｄ２を、同期外れが確実に検出される以上の時間、即ち８フレーム分の時間（１ｍｓ）以上に設定すれば、フレーム処理部３０で同期外れが検出され、再同期処理が行われる。

保守・試験等が終了して通常動作状態に戻すときには、監視制御部４０から出力していたループ制御信号ＬＰＴを“Ｌ”に戻す。これにより、まず信号ＳＣが“Ｌ”になり、オン・オフスイッチ１３がオフになって折り返し状態が解除される。その後、遅延時間ｄ３が経過すると信号ＳＢが“Ｌ”になり、切り替えスイッチ１２が端子Ｘ側へ切り替えられる。更に、遅延時間ｄ４が経過すると信号ＳＡが“Ｌ”になり、切り替えスイッチ１１が端子Ｘ側へ切り替えられる。これにより、通常動作状態に戻る。ここで、遅延時間ｄ３＋ｄ４を、８フレーム分の時間以上に設定すれば、フレーム処理部３０で同期外れが検出され、再同期処理が行われる。

一方、保守・試験等において、入力回線ＩＮから与えられた信号を出力回線ＯＵＴへ折り返すために、監視制御部４０から出力されるループ制御信号ＬＰＮが“Ｈ”になると、まず信号ＳＢが“Ｈ”になる。これにより、切り替えスイッチ１２が端子Ｙ側へ切り替えられる。その後、遅延時間ｄ１が経過すると信号ＳＡが“Ｈ”になり、切り替えスイッチ１１が端子Ｙ側へ切り替えられる。更に、遅延時間ｄ２が経過すると信号ＳＤが“Ｈ”になり、オン・オフスイッチ１４がオンになる。これにより、入力回線ＩＮが、スイッチ１４，１２を介して出力回線ＯＵＴに折り返される。

保守・試験等が終了して通常動作状態に戻すときには、監視制御部４０から出力していたループ制御信号ＬＰＮを“Ｌ”に戻す。これにより、まず信号ＳＤが“Ｌ”になり、オン・オフスイッチ１４がオフになって折り返し状態が解除される。その後、遅延時間ｄ３が経過すると信号ＳＡが“Ｌ”になり、切り替えスイッチ１１が端子Ｘ側へ切り替えられる。更に、遅延時間ｄ４が経過すると信号ＳＢが“Ｌ”になり、切り替えスイッチ１２が端子Ｘ側へ切り替えられる。これにより、通常動作状態に戻る。

また、保守・試験等において、ループ制御信号ＬＰＴ，ＬＰＮが同時に“Ｈ”になると、信号ＳＡ，ＳＢが“Ｈ”になり、切り替えスイッチ１２が端子Ｙ側へ切り替えられる。その後、遅延時間ｄ５が経過すると信号ＳＣ，ＳＤが“Ｈ”になり、オン・オフスイッチ１３，１４がオンになる。これにより、入力回線ＩＮが、スイッチ１４，１２を介して出力回線ＯＵＴに折り返されると共に、クロック抽出再生部２０の出力回線側が、スイッチ１３，１１を介して入力回線側に折り返される。

保守・試験等が終了して通常動作状態に戻すときには、ループ制御信号ＬＰＴ，ＬＰＮを“Ｌ”に戻す。これにより、まず信号ＳＣ，ＳＤが“Ｌ”になり、オン・オフスイッチ１３，１４がオフになって折り返し状態が解除される。その後、遅延時間ｄ６が経過すると信号ＳＡ，ＳＢが“Ｌ”になり、切り替えスイッチ１１，１２が端子Ｘ側へ切り替えられ、通常動作状態に戻る。ここで、遅延時間ｄ５，ｄ６を、８フレーム分の時間以上に設定すれば、フレーム処理部３０で同期外れが検出され、再同期処理が行われる。

以上のように、本実施例のディジタル信号伝送インタフェース回路は、ループ処理部１０Ａにおいて、ループ経路を開閉するスイッチ１１〜１４の制御を、タイミング１５で生成された信号ＳＡ〜ＳＤによって所定の遅延時間を持たせて行うようにしている。これにより、切り替えシーケンス中に受信ディジタル信号ＲＣＶが一定時間以上途絶えることになるので、確実に同期外れが発生し、フレーム処理部３０でフレーム再同期処理が行われる。従って、マルチフレームの誤同期状態でロックされることがなくなり、ループ切り替え時における誤同期を防止することができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） オン・オフスイッチ１３，１４の制御を、切り替えスイッチ１１，１２の制御の後、所定の遅延時間が経過した時点で行うようにしているが、フレーム処理部３０によってフレーム同期外れが検出されたときに、これらのオン・オフスイッチ１３，１４を制御するようにしても良い。
（２） ループ制御部１０Ａのスイッチ構成は、例示したものに限定されない。例えば、スイッチ１３，１４を削除し、スイッチ１１，１２の切り替え時間が長い（フレーム同期検出限界時間以上の時間、どちらの端子にも接続されない）スイッチを用いても良い。
（３） 対象とするディジタル信号は、ＩＴＵ−ＴのＧ．７０４で標準化された２０４８ｋｂｉｔ／ｓ信号に限定されない。

本発明の実施例を示すディジタル信号伝送インタフェース回路の構成図である。 従来のディジタル信号伝送インタフェース回路の構成図である。 図２のディジタル信号伝送インタフェース回路に適用されるフレーム構造を示す図である。 図３のＴＳ０のマルチフレーム構造を示す図である。 図２の同期検出方法のアルゴリズムを示す図である。 図１中のループ処理部１０Ａの動作を示す信号波形図である。

符号の説明

１０Ａ ループ処理部
１１，１２ 切り替えスイッチ
１３，１４ オン・オフスイッチ
１５ タイミング部
２０ クロック抽出再生部
３０ フレーム処理部
４０ 監視制御部

Claims (5)

1. 通信装置内に設けられ、
   ディジタル通信網と前記通信装置を切り分けて試験するためのループ処理部と、
   前記ループ処理部を介して与えられるディジタル信号からクロック成分を抽出してクロック信号を再生するクロック抽出再生部と、
   前記クロック信号に従って前記ディジタル信号のフレーム同期検出を行うフレーム処理部とを備えたディジタル信号伝送インタフェース回路において、
   前記ループ処理部は、
   切り替え制御信号が与えられたときに、前記ディジタル通信網から前記クロック抽出再生部に与えられるディジタル信号を切断した後、前記フレーム処理部によってフレーム同期外れを検出するための時間が経過した後、前記通信装置から出力されるディジタル信号を該クロック抽出再生部に与えるようにループ接続を行うことを特徴とするディジタル信号伝送インタフェース回路。
2. 前記ループ処理部は、
   前記ディジタル通信網からのディジタル信号または前記クロック抽出再生部からの折り返し信号を、第１の制御信号に従って選択して該クロック抽出再生部へ与える第１のスイッチと、
   前記クロック抽出再生部からのディジタル信号または前記ディジタル通信網からの折り返し信号を、第２の制御信号に従って選択して該ディジタル通信網に出力する第２のスイッチと、
   前記クロック抽出再生部からのディジタル信号をオン・オフして前記折り返し信号として前記第１のスイッチへ与える第３のスイッチと、
   前記ディジタル通信網からのディジタル信号をオン・オフして前記折り返し信号として前記第２のスイッチへ与える第４のスイッチと、
   前記切り替え制御信号が与えられたときに、所定のタイミングに従って前記第１から第４のスイッチを制御するタイミング部とを、
   備えたことを特徴とする請求項１記載のディジタル信号伝送インタフェース回路。
3. 前記ディジタル通信網で伝送されるディジタル信号は、国際電気通信連合のＧ．７０４で標準化された２０４８ｋｂｉｔ／ｓの信号であることを特徴とする請求項１または２記載のディジタル信号伝送インタフェース回路。
4. 通信装置内に設けられたディジタル信号伝送インタフェース回路においてディジタル通信網と該通信装置を切り分けて試験するためのループ試験モードが設定されたときに、
   前記ディジタル通信網から与えられるディジタル信号を切断した後、該ディジタル信号の切断によってフレーム同期外れが検出される時間を経過した後、前記通信装置から出力されるディジタル信号を該通信装置に折り返すようにループ接続を行うことを特徴とするディジタル信号伝送インタフェース回路のループ切り替え方法。
5. 前記ディジタル通信網で伝送されるディジタル信号は、国際電気通信連合のＧ．７０４で標準化された２０４８ｋｂｉｔ／ｓの信号であることを特徴とする請求項４記載のディジタル信号伝送インタフェース回路のループ切り替え方法。

Images