JP2697628B2 - 伝送路同期検出システム - Google Patents
伝送路同期検出システムInfo
- Publication number
- JP2697628B2 JP2697628B2 JP6219339A JP21933994A JP2697628B2 JP 2697628 B2 JP2697628 B2 JP 2697628B2 JP 6219339 A JP6219339 A JP 6219339A JP 21933994 A JP21933994 A JP 21933994A JP 2697628 B2 JP2697628 B2 JP 2697628B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- synchronization
- bit
- transmitting
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は伝送路同期検出システム
に関し、特にPCM(Pulse CodeModul
ation)端局装置のフレーム同期外れのときに受信
側から送信側に対局警報(Send Alarm)を送
信する伝送路同期検出システムに関する。
に関し、特にPCM(Pulse CodeModul
ation)端局装置のフレーム同期外れのときに受信
側から送信側に対局警報(Send Alarm)を送
信する伝送路同期検出システムに関する。
【0002】
【従来の技術】従来、PCM端局装置は、図2に示すよ
うに、送信側のPCM端局装置10及び受信側のPCM
端局装置20各々が送信部11,21と受信部12,2
2とから構成され、それら送信部11,21と受信部1
2,22との間が伝送路100,101で接続されてい
る。
うに、送信側のPCM端局装置10及び受信側のPCM
端局装置20各々が送信部11,21と受信部12,2
2とから構成され、それら送信部11,21と受信部1
2,22との間が伝送路100,101で接続されてい
る。
【0003】上記の送信側のPCM端局装置10と受信
側のPCM端局装置20との間で授受される信号のフレ
ームの構成は、図3に示すように、各フレームの先頭に
あるフレーム同期ビット領域a1〜a4とデータ領域b
1〜b4とからなっている。
側のPCM端局装置20との間で授受される信号のフレ
ームの構成は、図3に示すように、各フレームの先頭に
あるフレーム同期ビット領域a1〜a4とデータ領域b
1〜b4とからなっている。
【0004】送信側のPCM端局装置10には、図4に
示すようなフレーム同期ビット挿入回路が配設されてい
る。フレーム同期ビット挿入回路はフレーム同期ビット
パターン発生器31と、スイッチ(SW)32とから構
成されている。
示すようなフレーム同期ビット挿入回路が配設されてい
る。フレーム同期ビット挿入回路はフレーム同期ビット
パターン発生器31と、スイッチ(SW)32とから構
成されている。
【0005】これに対し、受信側のPCM端局装置20
には、図5に示すような同期検出回路が配設されてい
る。同期検出回路は1ビットのシフトレジスタ(F/
F)41〜44と、6ビットのシフトレジスタ(F/
F)45〜47と、ノット回路48と、アンド回路49
とから構成されている。
には、図5に示すような同期検出回路が配設されてい
る。同期検出回路は1ビットのシフトレジスタ(F/
F)41〜44と、6ビットのシフトレジスタ(F/
F)45〜47と、ノット回路48と、アンド回路49
とから構成されている。
【0006】ここで、例えばフレーム同期ビット領域a
1に“1”が、フレーム同期ビット領域a2に“0”
が、フレーム同期ビット領域a3に“1”が、フレーム
同期ビット領域a4に“1”が夫々フレーム同期ビット
挿入回路によって挿入されると、同期検出回路ではこの
フレーム同期ビットを検出することで、同期引き込みを
行っている。
1に“1”が、フレーム同期ビット領域a2に“0”
が、フレーム同期ビット領域a3に“1”が、フレーム
同期ビット領域a4に“1”が夫々フレーム同期ビット
挿入回路によって挿入されると、同期検出回路ではこの
フレーム同期ビットを検出することで、同期引き込みを
行っている。
【0007】すなわち、フレーム同期パターン“101
1”が1ビットのシフトレジスタ41〜44に夫々保持
されると、アンド回路49から“1”、つまり同期パタ
ーン検出信号が出力される。その同期パターン検出信号
に応答して同期引き込みが行われる。上記のフレーム同
期ビット領域a1〜a4の内容によってフレーム同期パ
ターンが形成されている。
1”が1ビットのシフトレジスタ41〜44に夫々保持
されると、アンド回路49から“1”、つまり同期パタ
ーン検出信号が出力される。その同期パターン検出信号
に応答して同期引き込みが行われる。上記のフレーム同
期ビット領域a1〜a4の内容によってフレーム同期パ
ターンが形成されている。
【0008】フレーム同期ビット領域a1〜a4にフレ
ーム同期ビット“1”,“0”,“1”,“1”を挿入
する場合、例えばデータ領域b1〜b4を6ビットとす
れば、1ビットの7倍の同期制御信号でデータがフレー
ム同期ビット領域a1〜a4となったときにスイッチ3
2を、フレーム同期ビット“1”,“0”,“1”,
“1”を順次発生するフレーム同期ビットパターン発生
器31側に接続するよう制御すればよい。
ーム同期ビット“1”,“0”,“1”,“1”を挿入
する場合、例えばデータ領域b1〜b4を6ビットとす
れば、1ビットの7倍の同期制御信号でデータがフレー
ム同期ビット領域a1〜a4となったときにスイッチ3
2を、フレーム同期ビット“1”,“0”,“1”,
“1”を順次発生するフレーム同期ビットパターン発生
器31側に接続するよう制御すればよい。
【0009】これによって、フレーム同期ビット領域a
1〜a4にフレーム同期ビット“1”,“0”,
“1”,“1”が挿入される。この場合、同期制御信号
でデータがデータ領域b1〜b4となったときにはスイ
ッチ32をデータ側に接続するよう制御する。
1〜a4にフレーム同期ビット“1”,“0”,
“1”,“1”が挿入される。この場合、同期制御信号
でデータがデータ領域b1〜b4となったときにはスイ
ッチ32をデータ側に接続するよう制御する。
【0010】受信側でフレーム同期ビット“1”,
“0”,“1”,“1”を検出する場合、受信データが
1ビットのシフトレジスタ41〜44と6ビットのシフ
トレジスタ45〜47とを順次シフトされ、1ビットの
シフトレジスタ41〜44の位置にフレーム同期ビット
“1”,“0”,“1”,“1”がきたときにアンド回
路49の出力が“1”となり、同期パターン検出信号が
出力される。
“0”,“1”,“1”を検出する場合、受信データが
1ビットのシフトレジスタ41〜44と6ビットのシフ
トレジスタ45〜47とを順次シフトされ、1ビットの
シフトレジスタ41〜44の位置にフレーム同期ビット
“1”,“0”,“1”,“1”がきたときにアンド回
路49の出力が“1”となり、同期パターン検出信号が
出力される。
【0011】
【発明が解決しようとする課題】上述した従来の同期検
出方式では、フレーム同期ビット領域に挿入すべきフレ
ーム同期ビットと同じパターンのデータがデータ領域に
1フレームの間隔で存在すると、同期検出回路でそのパ
ターンが検出されたときに擬似同期引き込みを行う可能
性が高い。
出方式では、フレーム同期ビット領域に挿入すべきフレ
ーム同期ビットと同じパターンのデータがデータ領域に
1フレームの間隔で存在すると、同期検出回路でそのパ
ターンが検出されたときに擬似同期引き込みを行う可能
性が高い。
【0012】このため、以後のデータ列の数フレームの
間、フレーム同期ビットの監視を引き続いて行い、フレ
ーム同期ビットを順次検出できることを確認し、擬似同
期引き込み状態でないことを判定しなければならない。
間、フレーム同期ビットの監視を引き続いて行い、フレ
ーム同期ビットを順次検出できることを確認し、擬似同
期引き込み状態でないことを判定しなければならない。
【0013】上記の擬似同期引き込みを防止するため、
特にノイズ等でフレーム同期ビットと同じパターンが発
生しやすいシステム立上げ後のある一定の期間内の擬似
同期引き込みを防止するために、その一定の期間中フレ
ーム同期ビットの次に固定データ情報を多重化して伝送
する方法が、特開平3−99536号公報に開示されて
いる。
特にノイズ等でフレーム同期ビットと同じパターンが発
生しやすいシステム立上げ後のある一定の期間内の擬似
同期引き込みを防止するために、その一定の期間中フレ
ーム同期ビットの次に固定データ情報を多重化して伝送
する方法が、特開平3−99536号公報に開示されて
いる。
【0014】しかしながら、この方法ではシステムが立
上がってからある一定の期間が過ぎると、フレーム同期
外れが発生しても固定データ情報の多重化を行っていな
いため、擬似同期引き込みを行う可能性が高く、また同
期引き込みに多大な時間がかかってしまう。
上がってからある一定の期間が過ぎると、フレーム同期
外れが発生しても固定データ情報の多重化を行っていな
いため、擬似同期引き込みを行う可能性が高く、また同
期引き込みに多大な時間がかかってしまう。
【0015】そこで、本発明の目的は上記の問題点を解
消し、フレーム同期外れが発生したときの擬似同期引き
込みを防止することができ、同期引き込み時間を短縮す
ることができる伝送路同期検出システムを提供すること
にある。
消し、フレーム同期外れが発生したときの擬似同期引き
込みを防止することができ、同期引き込み時間を短縮す
ることができる伝送路同期検出システムを提供すること
にある。
【0016】
【課題を解決するための手段】本発明による伝送路同期
検出システムは、フレーム同期ビット領域とデータ領域
とからなる送信側の端局装置からの信号の前記フレーム
同期ビット領域のビットからフレーム同期パターンを検
出する受信側の端局装置で同期外れが検出されたときに
前記受信側の端局装置から前記送信側の端局装置に対局
警報を送出するよう構成した伝送路同期検出システムで
あって、前記対局警報を検出している間前記データ領域
のすべてのビットを予め設定された同一レベルに固定し
て送信する手段を前記送信側の端局装置に備えている。
検出システムは、フレーム同期ビット領域とデータ領域
とからなる送信側の端局装置からの信号の前記フレーム
同期ビット領域のビットからフレーム同期パターンを検
出する受信側の端局装置で同期外れが検出されたときに
前記受信側の端局装置から前記送信側の端局装置に対局
警報を送出するよう構成した伝送路同期検出システムで
あって、前記対局警報を検出している間前記データ領域
のすべてのビットを予め設定された同一レベルに固定し
て送信する手段を前記送信側の端局装置に備えている。
【0017】本発明の他の伝送路同期検出システムは、
フレーム同期ビット領域とデータ領域とからなる送信側
の端局装置からの信号の前記フレーム同期ビット領域の
ビットからフレーム同期パターンを検出する受信側の端
局装置で同期外れが検出されたときに前記受信側の端局
装置から前記送信側の端局装置に対局警報を送出するよ
う構成した伝送路同期検出システムであって、前記対局
警報を検出する検出手段と、前記検出手段が前記対局警
報を検出している間前記データ領域のすべてのビットを
予め設定された同一レベルに固定して送出する送出手段
と、前記同一レベルの信号と送信データとを切替える切
替え手段と、前記フレーム同期パターンを前記切替え手
段の出力の前記フレーム同期ビット領域に挿入する挿入
手段とを前記送信側の端局装置に備えている。
フレーム同期ビット領域とデータ領域とからなる送信側
の端局装置からの信号の前記フレーム同期ビット領域の
ビットからフレーム同期パターンを検出する受信側の端
局装置で同期外れが検出されたときに前記受信側の端局
装置から前記送信側の端局装置に対局警報を送出するよ
う構成した伝送路同期検出システムであって、前記対局
警報を検出する検出手段と、前記検出手段が前記対局警
報を検出している間前記データ領域のすべてのビットを
予め設定された同一レベルに固定して送出する送出手段
と、前記同一レベルの信号と送信データとを切替える切
替え手段と、前記フレーム同期パターンを前記切替え手
段の出力の前記フレーム同期ビット領域に挿入する挿入
手段とを前記送信側の端局装置に備えている。
【0018】
【作用】送信側のPCM端局装置からのフレーム同期パ
ターンを検出する受信側のPCM端局装置で同期外れを
検出したときに送信側のPCM端局装置に対局警報を送
出するよう構成されたシステムにおいて、対局警報検出
部が対局警報を検出している間、フレーム同期パターン
のフレーム同期ビット領域以外のデータ領域を“0”固
定とする。
ターンを検出する受信側のPCM端局装置で同期外れを
検出したときに送信側のPCM端局装置に対局警報を送
出するよう構成されたシステムにおいて、対局警報検出
部が対局警報を検出している間、フレーム同期パターン
のフレーム同期ビット領域以外のデータ領域を“0”固
定とする。
【0019】これによって、システムが立上がってから
ある一定の期間が過ぎても、フレーム同期外れ時に擬似
同期引き込みが行われることがなくなり、フレーム同期
外れ時の同期引き込みが非常に早くなる。
ある一定の期間が過ぎても、フレーム同期外れ時に擬似
同期引き込みが行われることがなくなり、フレーム同期
外れ時の同期引き込みが非常に早くなる。
【0020】さらに、受信側のPCM端局装置の同期検
出回路の構成が従来例と変わらないので、既存の装置と
の対向も可能となり、送信側のPCM端局装置に簡単な
回路を追加するだけで上記の効果が得られる。
出回路の構成が従来例と変わらないので、既存の装置と
の対向も可能となり、送信側のPCM端局装置に簡単な
回路を追加するだけで上記の効果が得られる。
【0021】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【0022】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例によるフ
レーム同期ビット挿入回路は送信側のPCM端局装置に
配設されており、B/U(Bipolar/Unipo
lar)変換回路1と、同期検出部2と、対局警報(S
END)検出部3と、パルスジェネレータ(PG)4
と、同期パターン生成部5と、アンド回路6と、選択回
路(SEL)7と、U/B(Unipolar/Bip
olar)変換回路8とから構成されている。
ック図である。図において、本発明の一実施例によるフ
レーム同期ビット挿入回路は送信側のPCM端局装置に
配設されており、B/U(Bipolar/Unipo
lar)変換回路1と、同期検出部2と、対局警報(S
END)検出部3と、パルスジェネレータ(PG)4
と、同期パターン生成部5と、アンド回路6と、選択回
路(SEL)7と、U/B(Unipolar/Bip
olar)変換回路8とから構成されている。
【0023】本発明の一実施例のシステム構成は従来例
と同様に図2に示すような構成となっており、フレーム
構成も従来例と同様に図3に示すような構成となってい
る。また、同期検出回路も従来例と同様に受信側のPC
M端局装置20に配設されており、図5に示すような構
成となっている。
と同様に図2に示すような構成となっており、フレーム
構成も従来例と同様に図3に示すような構成となってい
る。また、同期検出回路も従来例と同様に受信側のPC
M端局装置20に配設されており、図5に示すような構
成となっている。
【0024】すなわち、送信側のPCM端局装置10及
び受信側のPCM端局装置20各々は、図2に示すよう
に、送信部11,21と受信部12,22とから構成さ
れ、それら送信部11,21と受信部12,22との間
が伝送路100,101で接続されている。
び受信側のPCM端局装置20各々は、図2に示すよう
に、送信部11,21と受信部12,22とから構成さ
れ、それら送信部11,21と受信部12,22との間
が伝送路100,101で接続されている。
【0025】これら送信側のPCM端局装置10と受信
側のPCM端局装置20との間で授受される信号のフレ
ームの構成は、図3に示すように、各フレームの先頭に
あるフレーム同期ビット領域a1〜a4とデータ領域b
1〜b4とからなっている。
側のPCM端局装置20との間で授受される信号のフレ
ームの構成は、図3に示すように、各フレームの先頭に
あるフレーム同期ビット領域a1〜a4とデータ領域b
1〜b4とからなっている。
【0026】受信側のPCM端局装置20には、図5に
示すような同期検出回路が配設されている。同期検出回
路は1ビットのシフトレジスタ41〜44と、6ビット
のシフトレジスタ45〜47と、ノット回路48と、ア
ンド回路49とから構成されている。
示すような同期検出回路が配設されている。同期検出回
路は1ビットのシフトレジスタ41〜44と、6ビット
のシフトレジスタ45〜47と、ノット回路48と、ア
ンド回路49とから構成されている。
【0027】これに対し、上記のフレーム同期ビット挿
入回路は送信側のPCM端局装置10の送信部11に配
設されている。
入回路は送信側のPCM端局装置10の送信部11に配
設されている。
【0028】ここで、例えばフレーム同期ビット領域a
1に“1”が、フレーム同期ビット領域a2に“0”
が、フレーム同期ビット領域a3に“1”が、フレーム
同期ビット領域a4に“1”が夫々フレーム同期ビット
挿入回路によって挿入されると、同期検出回路ではこの
フレーム同期ビットを検出することで、同期引き込みを
行っている。
1に“1”が、フレーム同期ビット領域a2に“0”
が、フレーム同期ビット領域a3に“1”が、フレーム
同期ビット領域a4に“1”が夫々フレーム同期ビット
挿入回路によって挿入されると、同期検出回路ではこの
フレーム同期ビットを検出することで、同期引き込みを
行っている。
【0029】すなわち、フレーム同期パターン“101
1”が1ビットのシフトレジスタ41〜44に夫々保持
されると、アンド回路49から“1”、つまり同期パタ
ーン検出信号が出力される。その同期パターン検出信号
に応答して同期引き込みが行われる。上記のフレーム同
期ビット領域a1〜a4の内容によってフレーム同期パ
ターンが形成されている。
1”が1ビットのシフトレジスタ41〜44に夫々保持
されると、アンド回路49から“1”、つまり同期パタ
ーン検出信号が出力される。その同期パターン検出信号
に応答して同期引き込みが行われる。上記のフレーム同
期ビット領域a1〜a4の内容によってフレーム同期パ
ターンが形成されている。
【0030】フレーム同期ビット領域a1〜a4にフレ
ーム同期ビット“1”,“0”,“1”,“1”を挿入
する場合、例えばデータ領域b1〜b4を6ビットとす
れば、1ビットの7倍の同期制御信号、つまりパルスジ
ェネレータ4からの出力でデータがフレーム同期ビット
領域a1〜a4となったことが通知されたときに選択回
路7が、フレーム同期ビット“1”,“0”,“1”,
“1”を順次発生する同期パターン生成部5側を選択す
るよう制御すればよい。
ーム同期ビット“1”,“0”,“1”,“1”を挿入
する場合、例えばデータ領域b1〜b4を6ビットとす
れば、1ビットの7倍の同期制御信号、つまりパルスジ
ェネレータ4からの出力でデータがフレーム同期ビット
領域a1〜a4となったことが通知されたときに選択回
路7が、フレーム同期ビット“1”,“0”,“1”,
“1”を順次発生する同期パターン生成部5側を選択す
るよう制御すればよい。
【0031】これによって、フレーム同期ビット領域a
1〜a4にフレーム同期ビット“1”,“0”,
“1”,“1”が挿入される。この場合、同期制御信号
でデータがデータ領域b1〜b4となったときには選択
回路7ではアンド回路6の出力を選択するよう制御す
る。
1〜a4にフレーム同期ビット“1”,“0”,
“1”,“1”が挿入される。この場合、同期制御信号
でデータがデータ領域b1〜b4となったときには選択
回路7ではアンド回路6の出力を選択するよう制御す
る。
【0032】受信側でフレーム同期ビット“1”,
“0”,“1”,“1”を検出する場合、受信データが
1ビットのシフトレジスタ41〜44と6ビットのシフ
トレジスタ45〜47とを順次シフトされ、1ビットの
シフトレジスタ41〜44の位置にフレーム同期ビット
“1”,“0”,“1”,“1”がきたときにアンド回
路49の出力が“1”となり、同期パターン検出信号が
出力される。
“0”,“1”,“1”を検出する場合、受信データが
1ビットのシフトレジスタ41〜44と6ビットのシフ
トレジスタ45〜47とを順次シフトされ、1ビットの
シフトレジスタ41〜44の位置にフレーム同期ビット
“1”,“0”,“1”,“1”がきたときにアンド回
路49の出力が“1”となり、同期パターン検出信号が
出力される。
【0033】上述した同期検出動作において、受信側の
PCM端局装置20でフレーム同期外れの発生が検出さ
れると、送信部21から伝送路101を介して送信側の
PCM端局装置10の受信部12に対局警報(SEND
ALM)が出力される。
PCM端局装置20でフレーム同期外れの発生が検出さ
れると、送信部21から伝送路101を介して送信側の
PCM端局装置10の受信部12に対局警報(SEND
ALM)が出力される。
【0034】フレーム同期ビット挿入回路の対局警報検
出部3は受信側のPCM端局装置20からの対局警報を
検出すると、検出信号“0”をアンド回路6に出力す
る。アンド回路6では対局警報検出部3からの検出信号
が“0”になると、出力データの選択回路7への送出を
禁止するので、アンド回路6から選択回路7への出力が
“0”固定となる。
出部3は受信側のPCM端局装置20からの対局警報を
検出すると、検出信号“0”をアンド回路6に出力す
る。アンド回路6では対局警報検出部3からの検出信号
が“0”になると、出力データの選択回路7への送出を
禁止するので、アンド回路6から選択回路7への出力が
“0”固定となる。
【0035】したがって、フレーム同期外れが発生する
と、対局警報検出部3が受信側のPCM端局装置20か
らの対局警報を検出している間、送信側のPCM端局装
置10と受信側のPCM端局装置20との間で授受され
る信号のフレームのデータ領域b1〜b4が“0”固定
となる。
と、対局警報検出部3が受信側のPCM端局装置20か
らの対局警報を検出している間、送信側のPCM端局装
置10と受信側のPCM端局装置20との間で授受され
る信号のフレームのデータ領域b1〜b4が“0”固定
となる。
【0036】受信側のPCM端局装置20では送信側の
PCM端局装置10に対局警報を送信している間も、送
信側のPCM端局装置10からの信号に対して同期引き
込みを行うためのフレーム同期パターンの検出を行って
いる。
PCM端局装置10に対局警報を送信している間も、送
信側のPCM端局装置10からの信号に対して同期引き
込みを行うためのフレーム同期パターンの検出を行って
いる。
【0037】すなわち、同期検出回路では受信データが
1ビットのシフトレジスタ41〜44と6ビットのシフ
トレジスタ45〜47とを順次シフトされ、1ビットの
シフトレジスタ41〜44の位置にフレーム同期ビット
“1”,“0”,“1”,“1”がきたときにアンド回
路49の出力が“1”となり、同期パターン検出信号が
出力される。
1ビットのシフトレジスタ41〜44と6ビットのシフ
トレジスタ45〜47とを順次シフトされ、1ビットの
シフトレジスタ41〜44の位置にフレーム同期ビット
“1”,“0”,“1”,“1”がきたときにアンド回
路49の出力が“1”となり、同期パターン検出信号が
出力される。
【0038】このとき、受信データのデータ領域b1〜
b4は“0”固定となっているため、フレーム同期ビッ
ト“1”,“0”,“1”,“1”のパターンはフレー
ム同期ビット領域a1〜a4にしか存在しない。
b4は“0”固定となっているため、フレーム同期ビッ
ト“1”,“0”,“1”,“1”のパターンはフレー
ム同期ビット領域a1〜a4にしか存在しない。
【0039】したがって、フレーム同期ビット“1”,
“0”,“1”,“1”のパターンがくれば、アンド回
路49から同期パターン検出信号が出力されることとな
る。同期パターン検出信号が出力されたときに、同期引
き込みが即時に完了するので、システムが立上がってか
らある一定の期間が過ぎても、フレーム同期外れ時の同
期引き込み時間を短縮することができる。
“0”,“1”,“1”のパターンがくれば、アンド回
路49から同期パターン検出信号が出力されることとな
る。同期パターン検出信号が出力されたときに、同期引
き込みが即時に完了するので、システムが立上がってか
らある一定の期間が過ぎても、フレーム同期外れ時の同
期引き込み時間を短縮することができる。
【0040】また、受信データにはフレーム同期ビット
“1”,“0”,“1”,“1”のパターンと同じパタ
ーンが存在しないので、システムが立上がってからある
一定の期間が過ぎても、フレーム同期外れ時に擬似同期
引き込みが行われることもなくなる。
“1”,“0”,“1”,“1”のパターンと同じパタ
ーンが存在しないので、システムが立上がってからある
一定の期間が過ぎても、フレーム同期外れ時に擬似同期
引き込みが行われることもなくなる。
【0041】尚、対局警報検出部3から検出信号として
“1”を出力し、アント回路6の代わりにオア回路を設
けることで、データ領域b1〜b4を“1”固定とする
こともできる。この場合も、上記と同様の効果が得られ
る。
“1”を出力し、アント回路6の代わりにオア回路を設
けることで、データ領域b1〜b4を“1”固定とする
こともできる。この場合も、上記と同様の効果が得られ
る。
【0042】このように、送信側のPCM端局装置10
からのフレーム同期パターンを検出する受信側のPCM
端局装置20で同期外れを検出したときに送信側のPC
M端局装置10に対局警報を送出するよう構成されたシ
ステムにおいて、対局警報検出部3が対局警報を検出し
ている間、フレーム同期パターンのフレーム同期ビット
領域a1〜a4以外のデータ領域b1〜b4をアンド回
路6で“0”固定とすることによって、システムが立上
がってからある一定の期間が過ぎても、フレーム同期外
れ時に擬似同期引き込みが行われることがなくなり、フ
レーム同期外れ時の同期引き込みが非常に早くなる。
からのフレーム同期パターンを検出する受信側のPCM
端局装置20で同期外れを検出したときに送信側のPC
M端局装置10に対局警報を送出するよう構成されたシ
ステムにおいて、対局警報検出部3が対局警報を検出し
ている間、フレーム同期パターンのフレーム同期ビット
領域a1〜a4以外のデータ領域b1〜b4をアンド回
路6で“0”固定とすることによって、システムが立上
がってからある一定の期間が過ぎても、フレーム同期外
れ時に擬似同期引き込みが行われることがなくなり、フ
レーム同期外れ時の同期引き込みが非常に早くなる。
【0043】さらに、受信側のPCM端局装置20の同
期検出回路の構成が従来例と変わらないので、既存の装
置との対向も可能となり、送信側のPCM端局装置10
に簡単な回路を追加するだけで上記の効果を得ることが
できる。
期検出回路の構成が従来例と変わらないので、既存の装
置との対向も可能となり、送信側のPCM端局装置10
に簡単な回路を追加するだけで上記の効果を得ることが
できる。
【0044】
【発明の効果】以上説明したように本発明によれば、送
信側の端局装置からのフレーム同期パターンを検出する
受信側の端局装置で同期外れを検出したときに送信側の
端局装置に対局警報を送出するシステムにおいて、対局
警報の受信中、フレーム同期パターンのフレーム同期ビ
ット挿入位置以外の位置に予め設定された固定パターン
を挿入して送信することによって、フレーム同期外れが
発生したときの擬似同期引き込みを防止することがで
き、同期引き込み時間を短縮することができるという効
果がある。
信側の端局装置からのフレーム同期パターンを検出する
受信側の端局装置で同期外れを検出したときに送信側の
端局装置に対局警報を送出するシステムにおいて、対局
警報の受信中、フレーム同期パターンのフレーム同期ビ
ット挿入位置以外の位置に予め設定された固定パターン
を挿入して送信することによって、フレーム同期外れが
発生したときの擬似同期引き込みを防止することがで
き、同期引き込み時間を短縮することができるという効
果がある。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図2】従来例のシステム構成を示すブロック図であ
る。
る。
【図3】従来例のフレーム構成を示す図である。
【図4】従来例のフレーム同期ビット挿入回路の構成を
示すブロック図である。
示すブロック図である。
【図5】従来例の同期検出回路の構成を示すブロック図
である。
である。
3 対局警報検出部 4 パルスジェネレータ 5 同期パターン生成部 6 アンド回路 7 選択回路
Claims (3)
- 【請求項1】 フレーム同期ビット領域とデータ領域と
からなる送信側の端局装置からの信号の前記フレーム同
期ビット領域のビットからフレーム同期パターンを検出
する受信側の端局装置で同期外れが検出されたときに前
記受信側の端局装置から前記送信側の端局装置に対局警
報を送出するよう構成した伝送路同期検出システムであ
って、前記対局警報を検出している間前記データ領域の
すべてのビットを予め設定された同一レベルに固定して
送信する手段を前記送信側の端局装置に有することを特
徴とする伝送路同期検出システム。 - 【請求項2】 フレーム同期ビット領域とデータ領域と
からなる送信側の端局装置からの信号の前記フレーム同
期ビット領域のビットからフレーム同期パターンを検出
する受信側の端局装置で同期外れが検出されたときに前
記受信側の端局装置から前記送信側の端局装置に対局警
報を送出するよう構成した伝送路同期検出システムであ
って、前記対局警報を検出する検出手段と、前記検出手
段が前記対局警報を検出している間前記データ領域のす
べてのビットを予め設定された同一レベルに固定して送
出する送出手段と、前記同一レベルの信号と送信データ
とを切替える切替え手段と、前記フレーム同期パターン
を前記切替え手段の出力の前記フレーム同期ビット領域
に挿入する挿入手段とを前記送信側の端局装置に有する
ことを特徴とする伝送路同期検出システム。 - 【請求項3】 前記切替え手段は、前記同一レベルの信
号と前記送信データとの論理演算を行う演算手段からな
ることを特徴とする請求項2記載の伝送路同期検出シス
テム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6219339A JP2697628B2 (ja) | 1994-09-14 | 1994-09-14 | 伝送路同期検出システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6219339A JP2697628B2 (ja) | 1994-09-14 | 1994-09-14 | 伝送路同期検出システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0884138A JPH0884138A (ja) | 1996-03-26 |
JP2697628B2 true JP2697628B2 (ja) | 1998-01-14 |
Family
ID=16733911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6219339A Expired - Fee Related JP2697628B2 (ja) | 1994-09-14 | 1994-09-14 | 伝送路同期検出システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2697628B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11239113A (ja) | 1998-02-24 | 1999-08-31 | Fujitsu Ltd | Sdh伝送方式における擬似同期防止方法並びに擬似同期防止式sdh伝送システム及び擬似同期防止式sdh伝送システムにおける送受信装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158348A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | フレ−ム同期方式 |
JPH0220937A (ja) * | 1988-07-08 | 1990-01-24 | Fujitsu Ltd | 同期検出回路 |
JPH04132345A (ja) * | 1990-09-21 | 1992-05-06 | Sumitomo Electric Ind Ltd | データ伝送方式と装置 |
JPH0530316A (ja) * | 1991-07-17 | 1993-02-05 | Mitsubishi Electric Corp | 同期確立方式 |
JPH0637739A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | データ伝送装置 |
-
1994
- 1994-09-14 JP JP6219339A patent/JP2697628B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0884138A (ja) | 1996-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4796278A (en) | Repeater for digital communication system | |
JP2697628B2 (ja) | 伝送路同期検出システム | |
JP2956391B2 (ja) | 光加入者伝送装置の加入者線インタフェース部 | |
KR100408077B1 (ko) | 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트 | |
JPS6035849A (ja) | クロツク切換制御方式 | |
JP2973740B2 (ja) | 回線監視方式 | |
JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
JP4658759B2 (ja) | ディジタル信号伝送インタフェース回路とそのループ切り替え方法 | |
JPS5989050A (ja) | フレ−ム同期引込み方式 | |
JP3320269B2 (ja) | セル転送方法及びセル送信装置及びセル受信装置 | |
KR910002626B1 (ko) | 다수의 시스템 연결운용시 상대 시스템 수신 불능상태 감시회로 | |
JP2937128B2 (ja) | Atm網加入者終端装置 | |
JP2822995B2 (ja) | 警報セル発生システム | |
JPH0832570A (ja) | フレーム疑似同期防止方式 | |
JPH0650886B2 (ja) | デイジタル伝送回路 | |
JP2000032066A (ja) | 光ファイバ伝送の瞬断検出装置 | |
JPH05276149A (ja) | 通信制御装置 | |
JPH0352350A (ja) | データ通信制御装置 | |
JP2001345788A (ja) | 通信回線用モニタ装置 | |
JPH04243336A (ja) | フレーム同期検出方式 | |
JPS63184465A (ja) | フアクシミリのビツト同期方式 | |
JPS598106B2 (ja) | モデムインタフェ−スを有する回線の送信制御方式 | |
JPS61144936A (ja) | 時分割方向制御伝送方式 | |
JPH0595387A (ja) | 回線監視回路 | |
JPH05292122A (ja) | データ通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |